JP2001077540A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JP2001077540A JP2001077540A JP25221899A JP25221899A JP2001077540A JP 2001077540 A JP2001077540 A JP 2001077540A JP 25221899 A JP25221899 A JP 25221899A JP 25221899 A JP25221899 A JP 25221899A JP 2001077540 A JP2001077540 A JP 2001077540A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- heating element
- substrate
- tungsten
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 発熱量の大きな発熱素子を実装しても基板の
水平方向に熱を逃がすことのできるセラミック基板を提
供する。 【解決手段】 同一基板上に複数の発熱素子が実装され
るセラミック基板であって、複数の発熱素子のうち発熱
量が最大の発熱素子が実装される領域において、発熱素
子の下側に導体からなる複数の配線層が放射状に段差を
設けて広がっていて、複数の配線層間が貫通孔を通して
導通していて、貫通孔には高融点金属が充填されている
セラミック基板。
水平方向に熱を逃がすことのできるセラミック基板を提
供する。 【解決手段】 同一基板上に複数の発熱素子が実装され
るセラミック基板であって、複数の発熱素子のうち発熱
量が最大の発熱素子が実装される領域において、発熱素
子の下側に導体からなる複数の配線層が放射状に段差を
設けて広がっていて、複数の配線層間が貫通孔を通して
導通していて、貫通孔には高融点金属が充填されている
セラミック基板。
Description
【０００１】
【発明の属する技術分野】本発明は、発熱素子を実装す
る基板、特に半導体素子等の発熱素子を実装するセラミ
ック基板に関する。
る基板、特に半導体素子等の発熱素子を実装するセラミ
ック基板に関する。
【０００２】
【従来の技術】半導体素子等の電子部品を保護すると同
時に、マザーボード上に形成された配線との容易な接続
を図るために、電子部品は種々の配線基板に搭載され
る。配線基板の中でも、セラミック基板は熱伝導性、耐
湿性、耐熱性等に優れるために信頼性が高く、多くの分
野で使用されている。
時に、マザーボード上に形成された配線との容易な接続
を図るために、電子部品は種々の配線基板に搭載され
る。配線基板の中でも、セラミック基板は熱伝導性、耐
湿性、耐熱性等に優れるために信頼性が高く、多くの分
野で使用されている。
【０００３】これらセラミック基板の中で、アルミナを
材料とするセラミック基板は機械的特性や熱伝導性等の
特性に優れるため、様々な用途に最も多く使用されてい
る。このようなセラミック基板に半導体素子のような発
熱素子を実装すると、発熱素子を実装していない側であ
る基板の裏面には熱が拡がるものの、基板の横方向へは
熱は伝わりにくい。その結果、発熱素子のジャンクショ
ン温度が上がってしまう傾向にある。特に、両面実装を
行うと封止用のキャップのせいで空気との熱抵抗が大き
くなるため、よけいに横方向への熱の伝わりを良くする
必要がある。
材料とするセラミック基板は機械的特性や熱伝導性等の
特性に優れるため、様々な用途に最も多く使用されてい
る。このようなセラミック基板に半導体素子のような発
熱素子を実装すると、発熱素子を実装していない側であ
る基板の裏面には熱が拡がるものの、基板の横方向へは
熱は伝わりにくい。その結果、発熱素子のジャンクショ
ン温度が上がってしまう傾向にある。特に、両面実装を
行うと封止用のキャップのせいで空気との熱抵抗が大き
くなるため、よけいに横方向への熱の伝わりを良くする
必要がある。
【０００４】
【発明が解決しようとする課題】上述した通り、従来の
セラミック基板においては、基板の横方向の熱伝導率が
低いという問題があった。そこで、本発明は、発熱量の
大きな発熱素子を実装しても基板の水平方向に熱を逃が
すことのできるセラミック基板を提供することを目的と
する。
セラミック基板においては、基板の横方向の熱伝導率が
低いという問題があった。そこで、本発明は、発熱量の
大きな発熱素子を実装しても基板の水平方向に熱を逃が
すことのできるセラミック基板を提供することを目的と
する。
【０００５】
【課題を解決するための手段】本発明のセラミック基板
は、同一基板上に複数の発熱素子が実装されるセラミッ
ク基板であって、前記複数の発熱素子のうち発熱量が最
大の発熱素子が実装される領域において、前記発熱素子
の下側に導体からなる複数の配線層が放射状に段差を設
けて広がっていて、前記複数の配線層間が貫通孔を通し
て導通していて、前記貫通孔には高融点金属が充填され
ていることを特徴としている。
は、同一基板上に複数の発熱素子が実装されるセラミッ
ク基板であって、前記複数の発熱素子のうち発熱量が最
大の発熱素子が実装される領域において、前記発熱素子
の下側に導体からなる複数の配線層が放射状に段差を設
けて広がっていて、前記複数の配線層間が貫通孔を通し
て導通していて、前記貫通孔には高融点金属が充填され
ていることを特徴としている。
【０００６】セラミック基板には、その表面に実装され
る半導体素子等と接続するためや、外部のマザーボード
上の配線と接続するために外部にも導体層が形成され
る。また、セラミック基板内部には、信号配線用の所定
パターンを有する導体や、電源用又は接地用のベタパタ
ーンを有する導体層が水平方向に１層以上形成される。
このような内部導体層同士を接続するためや、外部導体
層と内部導体層とを接続するために貫通孔、すなわちビ
アを形成する。
る半導体素子等と接続するためや、外部のマザーボード
上の配線と接続するために外部にも導体層が形成され
る。また、セラミック基板内部には、信号配線用の所定
パターンを有する導体や、電源用又は接地用のベタパタ
ーンを有する導体層が水平方向に１層以上形成される。
このような内部導体層同士を接続するためや、外部導体
層と内部導体層とを接続するために貫通孔、すなわちビ
アを形成する。
【０００７】本発明のセラミック基板において、前記高
融点金属はタングステンまたはタングステン合金であ
る。
融点金属はタングステンまたはタングステン合金であ
る。
【０００８】アルミナセラミック基板の焼成温度は１５
００℃以上と高いが、本発明によればタングステンやモ
リブデンのような高融点金属を用いるため、セラミック
基板と配線層や貫通孔を同時焼成することもできる。
００℃以上と高いが、本発明によればタングステンやモ
リブデンのような高融点金属を用いるため、セラミック
基板と配線層や貫通孔を同時焼成することもできる。
【０００９】本発明のセラミック基板の一態様によれ
ば、基板の一主面上にのみ前記発熱量が最大の発熱素子
が実装されることを特徴としている。
ば、基板の一主面上にのみ前記発熱量が最大の発熱素子
が実装されることを特徴としている。
【００１０】また、本発明のセラミック基板の他の態様
によれば、基板の両主面上に前記発熱量が最大の発熱素
子が実装されることを特徴としている。この態様におけ
る両面実装セラミック基板は、小容量・高性能が要求さ
れる分野、例えば医療、航空機分野において有用であ
る。
によれば、基板の両主面上に前記発熱量が最大の発熱素
子が実装されることを特徴としている。この態様におけ
る両面実装セラミック基板は、小容量・高性能が要求さ
れる分野、例えば医療、航空機分野において有用であ
る。
【００１１】本発明のセラミック基板において、前記放
射状の段差は、前記発熱素子の実装面から内層あるいは
反対の基板面に向かって４５度以上の広がりを有するよ
うに形成されている。
射状の段差は、前記発熱素子の実装面から内層あるいは
反対の基板面に向かって４５度以上の広がりを有するよ
うに形成されている。
【００１２】本発明によれば、発熱量の大きい素子の裏
面側の空きスペース、配線層およびスルーホールにタン
グステンなどの導体を用いることより、熱伝導性を高め
て発熱素子の温度を下げることができる。
面側の空きスペース、配線層およびスルーホールにタン
グステンなどの導体を用いることより、熱伝導性を高め
て発熱素子の温度を下げることができる。
【００１３】
【発明の実施の形態】以下、本発明に係るセラミック基
板の実施の形態を図面に基づいて説明する。
板の実施の形態を図面に基づいて説明する。
【００１４】本発明の一実施形態に関わるセラミック基
板の断面図を図１に、平面図を図２に示す。
板の断面図を図１に、平面図を図２に示す。
【００１５】セラミック基板１上に導電性エポキシを介
して発熱素子である半導体素子２を実装し、半導体素子
２とセラミック基板１とをボンディングワイヤにより電
気的に接続して回路を形成する。
して発熱素子である半導体素子２を実装し、半導体素子
２とセラミック基板１とをボンディングワイヤにより電
気的に接続して回路を形成する。
【００１６】このとき、半導体素子２の裏面部は空きス
ペースとし、空いたスペースの表面および内部に導体パ
ターン層４を下方に末広がりの放射状に段差を設けて形
成する。導体パターン層の数は特に限定されないが、例
えば７層程度形成する。最下部には電源・グラウンドが
配置される。
ペースとし、空いたスペースの表面および内部に導体パ
ターン層４を下方に末広がりの放射状に段差を設けて形
成する。導体パターン層の数は特に限定されないが、例
えば７層程度形成する。最下部には電源・グラウンドが
配置される。
【００１７】半導体素子２と導体パターン４間、および
導体パターン４間を接続する放熱のためのタングステン
からなるビアホール５を形成する。
導体パターン４間を接続する放熱のためのタングステン
からなるビアホール５を形成する。
【００１８】本実施形態によれば、セラミック基板の熱
伝導率は０．１６７Ｗ／ｃｍ・℃、タングステンの熱伝
導率は１．１９Ｗ／ｃｍ・℃であるため、熱の広がりを
改善しながら、発熱素子の温度上昇を効果的に抑えるこ
とができる。
伝導率は０．１６７Ｗ／ｃｍ・℃、タングステンの熱伝
導率は１．１９Ｗ／ｃｍ・℃であるため、熱の広がりを
改善しながら、発熱素子の温度上昇を効果的に抑えるこ
とができる。
【００１９】また、ビアホールにはタングステンばかり
でなくタングステン合金も用いることができる。例えば
タングステン−モリブデン合金のような高融点金属から
なる合金が挙げられる。
でなくタングステン合金も用いることができる。例えば
タングステン−モリブデン合金のような高融点金属から
なる合金が挙げられる。
【００２０】セラミック基板１の基板材料としては、１
５００℃程度以上の焼成温度を必要とするもので、例え
ばアルミナ、窒化アルミニウム等が挙げられる。
５００℃程度以上の焼成温度を必要とするもので、例え
ばアルミナ、窒化アルミニウム等が挙げられる。
【００２１】このセラミック基板１は、通常、以下の方
法により製造される。まず、Ａｌ2Ｏ3 等のセラミック
粉末、バインダとなる樹脂及び溶剤を混合してスラリを
形成した後、ドクターブレード法等によりテープ状のグ
リーンシートを形成する。次に、該グリーンシートにパ
ンチングを行ってビア５を形成し、このビア５にタング
ステン粒子又はタングステンを主成分とする合金粒子を
含む導体ペーストを充填し、グリーンシートの表面に導
体ペーストを塗布して所定の導体パターン層を形成す
る。その後、これらのグリーンシートを積層、熱圧着し
た後、所定寸法に切断し、脱脂処理、及び焼成処理を施
すことによりセラミック基板１を完成させる。なお、必
要であれば外部の導体層にメッキ処理を施してもよい。
法により製造される。まず、Ａｌ2Ｏ3 等のセラミック
粉末、バインダとなる樹脂及び溶剤を混合してスラリを
形成した後、ドクターブレード法等によりテープ状のグ
リーンシートを形成する。次に、該グリーンシートにパ
ンチングを行ってビア５を形成し、このビア５にタング
ステン粒子又はタングステンを主成分とする合金粒子を
含む導体ペーストを充填し、グリーンシートの表面に導
体ペーストを塗布して所定の導体パターン層を形成す
る。その後、これらのグリーンシートを積層、熱圧着し
た後、所定寸法に切断し、脱脂処理、及び焼成処理を施
すことによりセラミック基板１を完成させる。なお、必
要であれば外部の導体層にメッキ処理を施してもよい。
【００２２】上記製造工程において、ビア用の高融点金
属粒子として、多角形状および球形状のものいずれも用
いることができるが、球形状粒子を用いると、高融点金
属粒子の充填性が改善され、ビアの充填率が高くなっ
て、体積抵抗率を小さくすることができる。この場合、
高融点金属粒子として、球形状のものを使用することに
加え、粒度分布にある程度広がりのある粒子を使用する
のが好ましい。これにより、粒子間の空隙を小さい粒子
で埋めることができ、充填性が向上する。
属粒子として、多角形状および球形状のものいずれも用
いることができるが、球形状粒子を用いると、高融点金
属粒子の充填性が改善され、ビアの充填率が高くなっ
て、体積抵抗率を小さくすることができる。この場合、
高融点金属粒子として、球形状のものを使用することに
加え、粒度分布にある程度広がりのある粒子を使用する
のが好ましい。これにより、粒子間の空隙を小さい粒子
で埋めることができ、充填性が向上する。
【００２３】また、基板材料としてアルミナを使用した
場合、アルミナの熱膨張係数（７．８１×１０-6／℃）
は、タングステンの熱膨張係数（４．００×１０-6／
℃）とやや離れているため、ビアの形成材料としてタン
グステンを使用する場合は、タングステン粉末にアルミ
ナを添加して熱膨張係数を調整してもよい。
場合、アルミナの熱膨張係数（７．８１×１０-6／℃）
は、タングステンの熱膨張係数（４．００×１０-6／
℃）とやや離れているため、ビアの形成材料としてタン
グステンを使用する場合は、タングステン粉末にアルミ
ナを添加して熱膨張係数を調整してもよい。
【００２４】一方、導体ペースト用のタングステン粒子
として、多角形状のタングステン粒子を使用すると、球
形状粒子を使用した場合と比較して、その接着強度を２
倍程度以上とすることができる。タングステン粒子の平
均粒子径は特に限定されるものではない。
として、多角形状のタングステン粒子を使用すると、球
形状粒子を使用した場合と比較して、その接着強度を２
倍程度以上とすることができる。タングステン粒子の平
均粒子径は特に限定されるものではない。
【００２５】上記実施の形態に係るセラミック基板によ
れば、ビアホールを基板の下方に向かって放射状に広が
るように形成し、ビアホール内部をセラミックよりも導
電性に優れたタングステンからなる導体で充填したた
め、半導体素子のような発熱素子を実装しても基板の水
平方向に効率よく熱が逃げていく。
れば、ビアホールを基板の下方に向かって放射状に広が
るように形成し、ビアホール内部をセラミックよりも導
電性に優れたタングステンからなる導体で充填したた
め、半導体素子のような発熱素子を実装しても基板の水
平方向に効率よく熱が逃げていく。
【００２６】また、セラミック基板１の構成材料がアル
ミナ又は窒化アルミニウムであるので、機械的特性や熱
伝導性等の諸特性に優れたものとなる。
ミナ又は窒化アルミニウムであるので、機械的特性や熱
伝導性等の諸特性に優れたものとなる。
【００２７】本発明の他の実施形態に関わるセラミック
基板の平面図を図３に示す。
基板の平面図を図３に示す。
【００２８】図３は、導体パターン４ａに信号線がある
場合である。このように、信号線などの配線があるため
に完全なベタパターンでなくても、これらを避けるよう
に各導体パターンにビア５を形成することができ、これ
により水平方向への優れた放熱性を確保することができ
る。
場合である。このように、信号線などの配線があるため
に完全なベタパターンでなくても、これらを避けるよう
に各導体パターンにビア５を形成することができ、これ
により水平方向への優れた放熱性を確保することができ
る。
【００２９】本発明のさらに他の実施形態に関わるセラ
ミック基板の断面図を図４に示す。
ミック基板の断面図を図４に示す。
【００３０】セラミック基板１上に導電性エポキシを介
して発熱素子である半導体素子２を両面に実装し、それ
ぞれの半導体素子２とセラミック基板１とをボンディン
グワイヤにより電気的に接続して回路を形成する。
して発熱素子である半導体素子２を両面に実装し、それ
ぞれの半導体素子２とセラミック基板１とをボンディン
グワイヤにより電気的に接続して回路を形成する。
【００３１】このとき、各半導体素子２の下側は空きス
ペースとし、空いたスペースの内部に導体パターン４を
それぞれの下方に末広がりの放射状に段差を設けて形成
する。導体パターン層の数は特に限定されないが例え
ば、片面に８ないし９層程度形成する。電源・接地につ
いては両端部からリードにより引き出して配置される。
ペースとし、空いたスペースの内部に導体パターン４を
それぞれの下方に末広がりの放射状に段差を設けて形成
する。導体パターン層の数は特に限定されないが例え
ば、片面に８ないし９層程度形成する。電源・接地につ
いては両端部からリードにより引き出して配置される。
【００３２】半導体素子２と導体パターン４間、および
導体パターン４間を接続する放熱のためのタングステン
からなるビアホール５をそれぞれ形成する。
導体パターン４間を接続する放熱のためのタングステン
からなるビアホール５をそれぞれ形成する。
【００３３】上記実施の形態に係るセラミック基板によ
れば、ビアホールを基板の下方に向かって放射状に広が
るように形成し、ビアホール内部をセラミックよりも導
電性に優れたタングステンからなる導体で充填したた
め、半導体素子のような発熱素子を両面に実装しても基
板の水平方向に効率よく熱が逃げていく。
れば、ビアホールを基板の下方に向かって放射状に広が
るように形成し、ビアホール内部をセラミックよりも導
電性に優れたタングステンからなる導体で充填したた
め、半導体素子のような発熱素子を両面に実装しても基
板の水平方向に効率よく熱が逃げていく。
【００３４】
【発明の効果】上述した通り、本発明のセラミック基板
によれば、発熱量の大きな発熱素子を実装しても水平方
向へ熱を逃がすことができ、発熱素子のジャンクション
温度が上がらず、信頼性を高めることができる。
によれば、発熱量の大きな発熱素子を実装しても水平方
向へ熱を逃がすことができ、発熱素子のジャンクション
温度が上がらず、信頼性を高めることができる。
【図１】 本発明に係わる一実施形態によるセラミック
基板の拡大断面図。
基板の拡大断面図。
【図２】 本発明に係わる一実施形態によるセラミック
基板の拡大平面図。
基板の拡大平面図。
【図３】 本発明に係わる他の実施形態によるセラミッ
ク基板の拡大平面図。
ク基板の拡大平面図。
【図４】 本発明に係わるさらに他の実施形態によるセ
ラミック基板の拡大断面図。
ラミック基板の拡大断面図。
１…セラミック基板 ２…半導体素子 ３…ボンディングパッド ４…導体パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/02 Ｈ０５Ｋ 1/02 Ｑ 1/09 1/09 Ｂ 1/11 1/11 Ｎ Ｆターム(参考） 4E351 AA07 AA08 AA09 BB01 BB31 BB49 CC12 CC22 DD17 DD21 GG04 5E317 AA24 BB04 BB16 BB17 BB18 CC22 CC25 CD32 CD34 GG03 GG20 5E338 AA03 AA18 BB05 BB12 BB25 BB75 CC01 CC08 CD01 EE02 5E346 AA12 AA15 AA43 BB01 BB11 CC17 CC31 CC36 DD02 DD34 EE24 FF18 FF45 HH17
Claims (5)
- 【請求項１】 同一基板上に複数の発熱素子が実装され
るセラミック基板であって、 前記複数の発熱素子のうち発熱量が最大の発熱素子が実
装される領域において、前記発熱素子の下側に導体から
なる複数の配線層が放射状に段差を設けて広がってい
て、前記複数の配線層間が貫通孔を通して導通してい
て、前記貫通孔には高融点金属が充填されていることを
特徴とするセラミック基板。 - 【請求項２】 前記高融点金属がタングステンまたはタ
ングステン合金であることを特徴とする請求項１記載の
セラミック基板。 - 【請求項３】 基板の一主面上にのみ前記発熱量が最大
の発熱素子が実装されることを特徴とする請求項１記載
のセラミック基板。 - 【請求項４】 基板の両主面上に前記発熱量が最大の発
熱素子が実装されることを特徴とする請求項１記載のセ
ラミック基板。 - 【請求項５】 前記放射状の段差が、前記発熱素子の実
装面から内層あるいは反対の基板面に向かって４５度以
上の広がりを有するように形成されていることを特徴と
する請求項１記載のセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25221899A JP2001077540A (ja) | 1999-09-06 | 1999-09-06 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25221899A JP2001077540A (ja) | 1999-09-06 | 1999-09-06 | セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077540A true JP2001077540A (ja) | 2001-03-23 |
Family
ID=17234164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25221899A Abandoned JP2001077540A (ja) | 1999-09-06 | 1999-09-06 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077540A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353576A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 配線基板 |
| JP2015076567A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
| JP2018121005A (ja) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286590A (ja) * | 1990-04-03 | 1991-12-17 | Nippon Cement Co Ltd | セラミック配線基板 |
| JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
| JPH08335782A (ja) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | 多層基板 |
| JPH09307238A (ja) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | 多層回路基板 |
-
1999
- 1999-09-06 JP JP25221899A patent/JP2001077540A/ja not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286590A (ja) * | 1990-04-03 | 1991-12-17 | Nippon Cement Co Ltd | セラミック配線基板 |
| JPH08148839A (ja) * | 1994-11-21 | 1996-06-07 | Nippondenso Co Ltd | 混成集積回路装置 |
| JPH08335782A (ja) * | 1995-06-07 | 1996-12-17 | Nippondenso Co Ltd | 多層基板 |
| JPH09307238A (ja) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | 多層回路基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353576A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 配線基板 |
| JP2015076567A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
| JP2018121005A (ja) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
| JP7011395B2 (ja) | 2017-01-27 | 2022-01-26 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646093B2 (en) | Thermal management of dies on a secondary side of a package | |
| US7098080B2 (en) | Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core | |
| JP3671457B2 (ja) | 多層基板 | |
| US6480014B1 (en) | High density, high frequency memory chip modules having thermal management structures | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| JP2004235647A (ja) | 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体 | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| KR100925314B1 (ko) | 단일 비아 고정 패드를 구비한 다층 세라믹 기판 | |
| JP2002261402A (ja) | 電子回路ユニットの回路基板 | |
| JPS63307768A (ja) | 半導体搭載用多層回路板 | |
| JP2001077540A (ja) | セラミック基板 | |
| JPH05191002A (ja) | 多層回路板 | |
| JPH0982857A (ja) | マルチチップパッケージ構造 | |
| US5808870A (en) | Plastic pin grid array package | |
| JP6007566B2 (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| KR20020010489A (ko) | 집적 회로 패키지 | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| US8772918B2 (en) | Semiconductor die package and embedded printed circuit board | |
| JP2009129960A (ja) | 半導体装置およびその製造方法 | |
| JP2005223348A (ja) | 多層基板 | |
| JP2965223B2 (ja) | 放熱用複合基板 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPS6219072B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060216 |