CN102884619B - 电子部件收纳用部件、电子模块及电子装置 - Google Patents

电子部件收纳用部件、电子模块及电子装置 Download PDF

Info

Publication number
CN102884619B
CN102884619B CN201180022000.6A CN201180022000A CN102884619B CN 102884619 B CN102884619 B CN 102884619B CN 201180022000 A CN201180022000 A CN 201180022000A CN 102884619 B CN102884619 B CN 102884619B
Authority
CN
China
Prior art keywords
conductor
matrix
region
electronic unit
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180022000.6A
Other languages
English (en)
Other versions
CN102884619A (zh
Inventor
辻野真广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN102884619A publication Critical patent/CN102884619A/zh
Application granted granted Critical
Publication of CN102884619B publication Critical patent/CN102884619B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

本发明提供一种电子部件收纳用部件、电子模块及电子装置。本发明的一个方式的电子部件收纳用部件具备：基体，其具有用于装载电子部件的装载区域；连接导体，其从所述基体的上表面直到下表面进行设置，与所述电子部件电连接；布线导体，其设置于所述基体的下表面，一个端部与所述连接导体电连接且另一个端部被引出到所述基体的侧方；以及接地导体，其设置于所述基体的下表面，且与所述布线导体一起形成共面线路。所述布线导体的下表面与所述接地导体的下表面相比位于上方。

Description

电子部件收纳用部件、电子模块及电子装置
技术领域
本发明涉及电子部件收纳用部件、电子模块及电子装置。
背景技术
光通信用的半导体元件等电子部件例如被装载于电子部件收纳用部件。电子部件收纳用部件通过装配于安装基板而被安装。作为这样的电子部件收纳用部件，例如举出在专利文献1中记载的封装件。
专利文献1中记载的封装件具备：装载有半导体集成电路芯片(电子部件)的封装件基板(基体)、从封装件基板的上表面直到下表面进行设置的通孔(连接导体)、设置于封装件基板的下表面的信号线金属薄膜(布线导体)、以及设置于封装件基板的下表面且位于夹着信号线金属薄膜的位置的接地金属薄膜(接地导体)。该专利文献1中记载的封装件通过固定于安装基板而能够使用。
然而，专利文献1中记载的封装件，在安装于安装基板时，有时难以进行阻抗的匹配。具体而言，在布线导体之中的位于基体正下方的区域与布线导体之中的被引出到基体的侧方的区域之间，周围的介电常数发生较大差异。这是因为，在位于基体正下方的区域中，基体位于上方而安装基板位于下方。也就是说，从布线基板看去，在上下方向的两侧存在电介质。与之相对，在被引出到基体的侧方的区域中，安装基板位于下方。也就是说，从布线基板看去，仅在上下方向的单侧存在电介质。因而，在这些区域之间难以进行阻抗的匹配。
专利文献1：日本特开平4-336702号公报
发明内容
基于本发明一个方式的电子部件收纳用部件，具备：基体，其具有用于装载电子部件的装载区域；连接导体，其从基体的上表面直到下表面进行设置、且与电子部件电连接；布线导体，其设置于基体的下表面，一个端部与连接导体电连接且另一个端部被引出到基体的侧方；以及接地导体，其设置于基体的下表面，且与布线导体一起形成共面线路，布线导体的下表面与接地导体的下表面相比位于上方。
附图说明
图1A是表示本发明的第1实施方式的电子部件收纳用部件的例子的立体图。
图1B是图1A所示的电子部件收纳用部件的仰视图。
图2是图1所示的电子部件收纳用封装件的A-A’线处的剖视图。
图3A是表示本发明的第1实施方式的电子部件收纳用部件的变形例的立体图。
图3B是图3A所示的电子部件收纳用部件的仰视图。
图4是表示本发明的第1实施方式的电子部件收纳用部件的第1变形例的仰视图。
图5是表示本发明的第1实施方式的电子部件收纳用部件的第2变形例的仰视图。
图6是表示本发明的第1实施方式的电子部件收纳用部件的第3变形例的仰视图。
图7是表示本发明的第1实施方式的电子部件收纳用部件的第4变形例的仰视图。
图8A是表示本发明的第2实施方式的电子部件收纳用部件的立体图。
图8B是图8A所示的电子部件收纳用部件的仰视图。
图9A是表示本发明的第2实施方式的电子部件收纳用部件的变形例的立体图。
图9B是图9A所示的电子部件收纳用部件的剖视图。
图10是表示本发明的1个实施方式的电子模块以及电子装置的例子的分解立体图。
图11是表示本发明的另一实施方式的电子模块以及电子装置的例子的分解立体图。
图12是在共面线路的线路方向切割图10以及图11中记载的电子装置的布线导体附近的剖视图。
图13是在共面线路的线路方向切割图10以及图11中记载的电子装置的接地导体附近的剖视图。
具体实施方式
以下，参照附图来说明本发明的几个实施方式的例子。其中，在以下的例子中，作为电子部件而使用了光半导体元件，但是并不特别限定，也可使用集成电路等。
如图1A、图1B以及图2所示，本发明的第1实施方式的电子部件收纳用部件(以下，也称为电子部件收纳用封装件，或者单独称为封装件。)1具备：基体11，其具有用于装载电子部件2的装载区域；框体13，其以包围装载区域的方式设置于基体11的上表面；连接导体3，其从基体11的上表面直到下表面进行设置、且与电子部件2电连接；布线导体4，其设置于基体11的下表面、一个端部与连接导体3电连接且另一个端部被引出到基体11的侧方；装配构件9，其设置于基体11的下表面，在仰视时具有与基体11重合的内侧区域92、和与基体11的侧面相比位于外侧、且具备用于装配于安装基板15的孔91的外侧区域93；以及接地导体5，其设置于基体11的下表面、且与布线导体4一起形成共面线路。
并且，布线导体4的下表面与接地导体5的下表面相比位于上方。具体而言，与基体11的下表面垂直的方向上的接地导体5的厚度大于布线导体4的厚度。由此，在将封装件1安装于安装基板之际，能够容易地进行阻抗的匹配。具体而言，能够使布线导体4之中的位于基体11正下方的区域的周围的介电常数接近于布线导体4之中的被引出到基体11的侧方的区域的周围的介电常数。这是因为，在通过以连接构件等将布线导体4之中被引出到基体11的侧方的区域粘接于安装基板，由此将封装件1安装于安装基板之际，能够使在布线导体4之中位于基体11正下方的区域与安装基板之间所产生的间隙增大。其结果，能够使布线导体4之中的位于基体11正下方的区域的周围的介电常数接近于从布线导体4看去仅在上下方向的单侧存在电介质的情况。因而，在这些区域之间容易进行阻抗的匹配。
具体而言，如果是布线导体4以及安装基板由氧化铝(Al2O3)陶瓷构成的情况，布线导体4与安装基板的相对介电常数约为10，存在于间隙的空气的相对介电常数约为1。即、在布线导体4之中的被引出到基体11的侧方的区域的周围，从布线导体4看去，上侧的介电常数约为1，下侧的介电常数约为10。另外，在布线导体4之中的位于基体11正下方的区域的周围，从布线导体4看去，上侧的介电常数约为10，约为1的介电常数的间隙位于下侧。此外，在后面叙述关于具体的接地导体5的厚度以及布线导体4的厚度的详细说明。
另外，在将封装件1安装于安装基板15之际，与布线导体4相比，接地导体5先与安装基板15接触。因此，能够减小布线导体4从安装基板15受到的按压力。其结果，能够抑制因该按压力引起的布线导体4的变形，所以还能够良好地确保基于布线导体4的信号的传输特性。
第1实施方式的示例的封装件1中的基体11具有位于上表面、下表面以及上表面与下表面之间的多个侧面。具体而言，基体11在俯视时的形状为四边形状，在其上表面形成了具备后述的端子连接导体101的阶梯部121，使其与框体13的内周面相接。此外，在基体11的上表面具有隔着副底座21装载电子部件2的装载区域。
由于在基体11的上表面的装载区域装载有电子部件2，因而作为基体11而言要求至少在配设电子部件2的部分具有高的绝缘性。作为第1实施方式涉及的基体11，例如能够使用氧化铝(Al2O3)陶瓷、氮化铝(AlN)陶瓷或多铝红柱石(3Al2O3·2SiO2)陶瓷等电介质材料。
第1实施方式中的框体13以包围装载区域的方式位于基体11的上表面。作为框体13，与基体11同样地能够使用电介质材料。另外，作为框体13，例如也可以使用铁(Fe)、铜(Cu)、镍(Ni)、铬(Cr)、钴(Co)或钨(W)这样的金属构件、或者使用由这些金属构成的合金。框体13具有多个侧面，且在作为这些侧面之一的第1侧面111具有向外周面以及内周面开口的贯通孔131。并且，第1实施方式的封装件1具有被装配于该框体13的贯通孔131内的光纤装配部8。第1实施方式中的光纤装配部8为圆筒形状的构件。光纤装配部8按照其一个端部位于框体13的内侧且另一个端部位于框体13的外侧的方式被固定于框体13。通过由光纤装配部8固定光纤23，从而能够谋求光纤23的定位。另外，在作为电子部件2而使用光半导体元件的情况下，通过将光纤23固定在为圆筒形状的光纤装配部8的中空部分，能够进行光半导体元件与光纤23之间的光传输。优选，光纤装配部8至少具有能固定光纤23这种程度的强度。具体而言，能够由铁、铜、镍、铬、钴或钨这样的金属材料形成。其中，框体13和基体11既可以分开形成也可以一体地形成。
第1实施方式中的连接导体3从基体11的上表面直到下表面进行设置。连接导体3具有将由电子部件2发出的电信号从基体11的上表面向下表面传输的功能、或者将从外部输入的电信号从基体11的下表面向上表面传输的功能。连接导体3的一个端部露出在基体11的上表面。连接导体3以及电子部件2经由配设在基体11的上表面的布线而被电连接。该电连接的代表性连接方法为引线接合(wire bonding)30。另外，连接导体3的另一个端部露出在基体11的下表面。
作为连接导体3，例如能够使用钨、钼(Mo)或锰(Mn)等金属材料。作为连接导体3的形成方法，举出下述方法：形成将基体11的上表面与下表面之间贯通的贯通孔，并且在该贯通孔中配设金属膏剂。作为在贯通孔配设金属膏剂的方法，使用公知的吸引法等即可。连接导体3也可通过将金属材料填充于贯通孔的整个内部而形成。另外，也可以按照覆盖贯通孔的内壁的方式形成，从而配置成在内周侧形成空洞。
布线导体4设置于基体11的下表面。在第1实施方式的封装件1中，作为布线导体4而使用带状的金属构件。布线导体4的一个端部与连接导体3电连接，并且布线导体4的另一个端部与作为基体11的侧面之一的第2侧面112相比被引出到基体11的外侧。布线导体4由例如铜等金属材料形成。布线导体4向基体11下表面装配是通过以连接构件等使连接导体3以及布线导体4接合来进行的。
本例的封装件1还具备配设在基体11的上表面的内部接地导体6。内部接地导体6在基体11的上表面，以包围连接导体3的一个端部的方式配设。为使连接导体3与内部接地导体6不短路，而在连接导体3与内部接地导体6之间确保了规定间隔。内部接地导体6例如能够通过金属化法形成。内部接地导体6由钨、钼或锰等金属材料构成。内部接地导体6是为了降低在由连接导体3传输高频信号时的介电损耗而设置的。
本例的封装件1具备设置在基体11的下表面的接地导体5(外部接地导体5)。在本例中，作为外部接地导体5而使用带状的金属板。外部接地导体5位于夹着布线导体4的位置，被设置于基体11的下表面的2个地方。在外部接地导体5与布线导体4之间，为使外部接地导体5以及布线导体4在电气上不短路，而确保了规定间隔。由此，外部接地导体5与布线导体4一起形成了共面线路。作为外部接地导体5，优选使用导电性良好的构件，例如由与布线导体4同样的金属材料形成即可。外部接地导体5向基体11下表面装配是通过以连接构件等使后述的接地连接导体7以及外部接地导体5接合而进行的。
另外，优选外部接地导体5的弹性系数大于布线导体4的弹性系数。由此，在布线导体4和外部接地导体5两方受到按压力的情况下，力不容易集中于外部接地导体5。其结果，因为能够进一步抑制布线导体4的变形，所以能够抑制信号传输特性的下降。
本例的封装件1具备接地连接导体7，该接地连接导体7从基体11的上表面直到下表面进行设置、且使内部接地导体6以及外部接地导体5电连接。具体而言，接地连接导体7按照从基体11的上表面直到下表面分别对应于2个外部接地导体5以及内部接地导体6的方式设置于2个地方，位于夹着连接导体3的位置。在接地连接导体7与连接导体3之间，为使这些导体不短路，而确保了规定间隔。接地连接导体7的一个端部露出在基体11的上表面，并且另一个端部露出在基体11的下表面。
作为接地连接导体7的形成方法，与连接导体3同样地举出下述方法：形成使基体11的上表面与下表面之间贯通的贯通孔，并且在该贯通孔中配设金属膏剂。其中，在此提及的内部接地导体6、外部接地导体5以及接地连接导体7中的“接地”意味着与作为所谓的地线电位的外部的基准电位(未图示)电连接，作为基准电位而言其电位未必是为0V。
本例的封装件1具有配设于基体11的下表面的作为装配构件的多个螺纹固定部9。各自的螺纹固定部9设置于基体11的下表面、且在仰视基体11时具有与基体11重合的内侧区域92、和与基体11的侧面相比位于外侧的外侧区域93。各螺纹固定部9为长方形状的构件，从外侧区域93的一个主面朝至另一个主面设置有孔91。通过在这些螺纹固定部9中以螺纹固定的方式装配封装件1以及后述的安装基板15，由此能够将封装件1固定于安装基板15。
螺纹固定部9由例如铜等金属板形成。螺纹固定部9与基体11的接合是通过以金属化法在基体11的下表面另行形成金属膜，并使用连接构件等使该金属膜以及螺纹固定部9接合而进行的。
其中，与基体11的下表面垂直的方向上的螺纹固定部9的厚度大于与基体11的下表面垂直的方向上的布线导体4的厚度，另外若考虑在将电子部件收纳用封装件1装配于安装基板15时的电子部件收纳用封装件1的稳定性，则优选与垂直于基体11的下表面的方向上的外部接地导体5的厚度相同。其中，在此提及的相同包括制造上不可避免这种程度的误差。
本实施方式的例子中的封装件1具备从基体11中的阶梯部121的上表面至基体11的下表面贯通而被引出的多个端子连接导体101。虽然未图示，但端子连接导体101例如通过引线接合而与电子部件2电连接。
引线端子102是用于将端子连接导体101和外部布线电连接的构件。引线端子102为带状的构件，在基体11的下表面并排设置有多个。引线端子102各自的一端与端子连接导体101之中的位于基体11的下表面的端部接合，另一端被引出到基体11的侧方。引线端子102由例如铜等金属材料形成。
一般而言，连接导体3以及布线导体4被用于传输高频信号，与此相对，端子连接导体101以及引线端子102被用于向电子部件2供电。这多个端子连接导体101隔开规定间隔进行配设，以避免彼此在电气上短路。端子连接导体101能够以与连接导体3同样的方法形成。
此外，如图3A以及图3B所示，优选外部接地导体5在仰视时不仅具有与基体11重合的第1区域51还具有位于基体11的外侧的第2区域52。由此，能够减小从基体11正下方至基体11的外侧的、由布线导体4和外部接地导体5形成的共面线路的阻抗的变化，能够提高高频信号的传输特性。
而且，如图3A以及图3B所示，优选外部接地导体5在第2区域52具有用于以螺纹固定的方式装配于安装基板15的孔520。使用设置有该孔520的外部接地导体5以及设置有孔91的螺纹固定部9，将封装件1螺纹固定于安装基板15，由此能够进行更紧固的固定。作为孔520，既可以从外部接地导体5的上表面直到下表面设置贯通孔，也可以在仰视外部接地导体5时在外部接地导体5的端部设置开口部。此外，若考虑孔520以及被旋入的螺钉对外部接地导体5与布线导体4之间的寄生电容的影响，则优选在仰视封装件1时，按照在外部接地导体5的外周的边之中位于与布线导体4对置的边的相反侧的边进行开口的方式设置孔520。由此，降低了外部接地导体5与布线导体4之间的寄生电容的变化。因此，降低对高频信号传输特性的影响。
另外，如图4所示，优选外部接地导体5在仰视时，第2区域52具有与第1区域51相邻的第3区域53、和与第3区域53相比位于基体11的外侧的第4区域54，且第4区域54与布线导体4之间的间隔大于第3区域53与布线导体4之间的间隔。由此，能够使由布线导体4和外部接地导体5形成的传输回路中的阻抗阶段性变化，因而能够进一步提高传输特性。此外，在外部接地导体5形成孔520的情况下，优选形成于第4区域54。由此，能够进一步降低在使用孔520进行螺纹固定之际向布线导体4施加的按压力。例如，如果第3区域53与布线导体4之间的间隔为500～700μm，则第4区域54与布线导体4之间的间隔能够设定为1000～1200μm。
进而，如图5所示，优选外部接地导体5中的第3区域53在仰视时，随着远离基体11而第3区域53与布线导体4之间的间隔变大。由此，能够使得由布线导体4和外部接地导体5形成的传输电路中的阻抗的变化变得更平滑，因而能够进一步提高高频信号的传输特性。
另外，如图6所示，优选2个外部接地导体5例如在基体11的下表面相连从而一体地形成。在该情况下，外部接地导体5例如呈从3个方向包围布线导体4的一个端部这种形状。由此，一体地形成外部接地导体5，从而能够在提高外部接地导体5的强度的同时，进一步降低布线导体4的两侧的外部接地导体5的电位差。由此，能够进一步提高作为基准电位的可靠性。其结果，能够提高高频信号的传输特性。
进而，如图7所示，优选外部接地导体5以及螺纹固定部9被一体地形成。由此，能够使在螺纹固定时螺纹固定部9产生的应力分散给外部接地导体5。因而，能够在螺纹固定部9中稳定地进行螺纹固定。因此，能够提高电子部件收纳用封装件1的可靠性。另外，通过一体地形成外部接地导体5以及螺纹固定部9，也能够减少部件个数。
接着，说明本发明的第2实施方式的示例的电子部件收纳用封装件10。其中，在本例的各构成中，关于具有与第1实施方式同样的功能的构件赋予相同的参考符号，并省略其详细说明。
如图8A以及图8B所示，第2实施方式的示例的电子部件收纳用封装件10与第1实施方式的示例的电子部件收纳用封装件1同样地，具备布线导体4。在第1实施方式的示例的电子部件收纳用封装件1中设置了1个布线导体4，而在本实施方式的示例的电子部件收纳用封装件10中设置了多个布线导体4。
在本例中，外部接地导体5位于分别夹着2个布线导体4的位置。另外，在2个布线导体4之间，夹着外部接地导体5。由此，能够降低布线导体4之间的电磁影响。
另外，如图9A以及图9B所示，优选位于夹着布线导体4的位置的外部接地导体5和位于被布线导体4夹着的位置的外部接地导体5例如在基体11的下表面相连从而被一体地形成。由此，既能提高外部接地导体5相对于压力的强度，又能进一步降低位于夹着布线导体4的位置的外部接地导体5和位于被布线导体4夹着的位置的外部接地导体5的电位差，从而能够提高高频信号的传输特性。
另外，在本例的电子部件收纳用封装件10中，外部接地导体5以及作为装配构件的螺纹固定部9，可以与第1实施方式的示例中的外部接地导体5以及螺纹固定部9同样地，适当变更形状。
本发明的一个实施方式的示例的电子模块100如图10以及图11所示，具备被收纳于上述实施方式的示例的封装件1、10中的电子部件2。本例中的作为电子部件2的光半导体元件，隔着副底座21而装载于电子部件装载区域上。光半导体元件具有将电信号变换成光信号的功能、或者将光信号变换成电信号的功能。作为例示的光半导体元件，举出激光二极管以及光电二极管。尽管光半导体元件也可直接装载于电子部件装载区域，但优选装载于副底座21上。这是因为，能够由副底座21来调整光半导体元件的高度位置，能够提高与光纤23的光学耦合的精度。
本例的电子模块100具备设置于光纤装配部8的光纤23。光纤23从基体11的外侧向光纤装配部8插入地设置。光纤23与光半导体元件进行光学耦合。
本例的电子模块100具备透光性构件22。透光性构件22设置于副底座21的上表面，且位于光纤23与光半导体元件之间。透光性构件22具有将由光半导体元件发出的光收集于光纤23的功能、或者将由光纤23发出的光收集于光半导体元件的功能。其中，在此提及的透光性，光的透过率不一定必须为100％。即、只要是满足上述功能这种程度的透过率即可。例如，也可以是80％左右的透过率。透光性构件22例如是由玻璃、塑料形成的透镜。
本例的电子模块100具备盖体14。盖体14为四边形状的板构件，设置于框体13的上表面。通过将盖体14与框体13接合，从而光半导体元件被气密密封。由此，能够提高光半导体元件的可靠性。作为盖体14的材料，使用氧化铝陶瓷、氮化铝陶瓷以及多铝红柱石陶瓷等电介质材料、铁、镍、铬、钴以及钨这样的金属材料。
本发明的一个实施方式的示例的电子装置200具备：电子模块100、以及装配有电子模块100的安装基板15。
本实施方式的示例中的安装基板15由树脂或陶瓷等电介质材料形成。在安装基板15的上表面形成有第1电路图案151、第2电路图案152以及接地图案153。第1电路图案151、第2电路图案152以及接地图案153例如通过烧结以钼及锰等为原料的金属膏剂而获得。电子部件收纳用封装件1、10按照第1电路图案151和布线导体4被电连接、第2电路图案152和引线端子102被电连接、以及接地图案153和外部接地导体5被电连接的方式安装于安装基板15。
具体而言，如图12以及图13所示那样进行，即：在第1电路图案151的上表面与布线导体4之中的被引出到基体11的侧方的区域的下表面之间、第2电路图案152的上表面与引线端子102的下表面之间、以及接地图案153的上表面与外部接地导体5的下表面之间，设置连接构件16。作为连接构件16，例如能够使用SnAgCu焊料、SnZnBi焊料、SnCu焊料或SnAgInBi焊料等。
通过使布线导体4的下表面与外部接地导体5的下表面相比位于上方，由此能够增大布线导体4之中的位于基体11正下方的区域与安装基板15之间的间隙S1。即、较之外部接地导体5和布线导体4的高度相等的情况，仅通过外部接地导体5与布线导体4的高度差，就能够在上下方向上增大布线导体4与安装基板15之间的间隙。即、电子装置200具备电子模块100和装配有电子模块100的安装基板15，布线导体4之中的位于基体11正下方的区域与安装基板15之间的间隙S1大于外部接地导体5之中的位于基体11正下方的区域与安装基板15之间的间隙S2。
由此，在将封装件1、10安装于安装基板15之际，能够容易地进行阻抗的匹配。具体而言，通过在上下方向上增大布线导体4与安装基板15之间的间隙S1，由此能够使布线基板4之中的位于基体11正下方的区域的周围的介电常数接近于布线导体4之中的被引出到基体11的侧方的区域的周围的介电常数。因而，在这些区域之间容易进行阻抗的匹配。
另外，在安装基板15以与装配构件9的孔91连续的方式设置孔部。通过孔91和孔部来组合螺钉，从而能够由安装基板15强固地固定电子部件收纳用封装件1、10。
此外，说明在图11所示的电子装置200中流动10～40GHz左右的频率的高频信号时的尺寸的例子。将2个布线导体4的宽度设为150μm，将外部接地导体5之中的位于2个布线导体4之间的区域、即位于基体11的侧面的正下方的区域的宽度设为400μm，将该区域与2个布线导体4之间的间隔设为900μm。
在该情况下，能够将布线导体4的厚度例如设定为100～500μm，与之相应地，按照间隙S1的高度方向的大小成为期望大小的方式决定外部接地导体5的厚度。将间隙S1的高度方向的值设定得越大，则越能接近布线导体4之中的位于基体11正下方的区域与从基体11的侧面被引出的区域之间的介电常数。然而，若过渡地增大间隙S1，则会在间隙S1的内部产生高频信号的谐振。因此，如果是上述条件，则优选间隙S1的高度方向的大小设定为100～500μm。
此外，本发明并不限定于上述的实施方式的示例，只要在不脱离本发明宗旨的范围内就可以进行各种变更、实施方式的组合。
<实施例>
作为实施例，制作本发明的第2实施方式的示例的电子部件收纳用部件10、电子模块100以及电子装置200并进行了评价。制作出的电子装置200为图11示出的电子装置200。
制作出的电子装置200的尺寸如下。关于2个布线导体4，宽度为150μm、厚度为100μm。关于外部接地导体5，厚度为200μm，外部接地导体5之中的位于2个布线导体4之间的区域、即位于基体11的侧面的正下方的区域的宽度为400μm。该区域与2个布线导体4之间的间隔分别为900μm。第1电路图案151以及接地图案153的厚度为20μm。关于连接构件16的厚度，设置在布线导体4与第1电路图案151之间的连接构件16的厚度为150μm，设置在外部接地导体5与接地图案153之间的连接构件16的厚度为50μm。即、间隙S1的高度方向的大小为170μm。
接着，在制作出的电子装置200中流动频率为10GHz、20GHz、30GHz以及40Ghz的高频信号，并测量了反射损耗的大小。其中，作为比较例而准备了与本实施例不同之处仅在于布线导体4的厚度、以及在布线导体4与第1电路图案151之间设置的连接构件16的厚度的电子装置。具体而言，布线导体的厚度为200μm，在布线导体4与第1电路图案151之间设置的连接构件的厚度为50μm。在比较例的电子装置中也进行同样的测量。
[表1]
表1.比较每个频率的反射损耗
10GHz 20GHz 30GHz 40Ghz
实施例 -28dB -30dB -22dB -25dB
比较例 -23dB -21dB -16dB -16dB
如表1所示，关于流动10GHz的高频信号时的反射损耗，在实施例中为-28dB，在比较例中为-23dB。关于流动20GHz的高频信号时的反射损耗，在实施例中为-30dB，在比较例中为-21dB。关于流动30GHz的高频信号时的反射损耗，在实施例中为-22dB，在比较例中为-16dB。关于流动40GHz的高频信号时的反射损耗，在实施例中为-25dB，在比较例中为-16dB。无论在哪个频率下，实施例的反射损耗都小于比较例的反射损耗。这是因为，实施例与比较例相比取得了阻抗的匹配。以上，确认出通过使用本发明的电子装置200，能够容易地进行阻抗匹配。
符号说明
1、10：电子部件收纳用部件(电子部件收纳用封装件、封装件)
100：电子模块
200：电子装置
2：电子部件
3：连接导体
4：布线导体
5：接地导体(外部接地导体)
51：第1区域
52：第2区域
520：孔
53：第3区域
54：第4区域
9：装配构件(螺纹固定部)
91：孔
11：基体
13：框体
15：安装基板

Claims (4)

1.一种电子部件收纳用部件，其特征在于，具备：
基体，其具有用于装载电子部件的装载区域；
连接导体，其从所述基体的上表面直到下表面进行设置、且与所述电子部件电连接；
布线导体，其设置于所述基体的下表面，一个端部与所述连接导体电连接并且另一个端部被引出到所述基体的侧方；以及
接地导体，其设置于所述基体的下表面，与所述布线导体一起形成共面线路，
所述布线导体的下表面与所述接地导体的下表面相比位于上方，
在仰视时，所述接地导体具有与所述基体相重合的第1区域、和与所述基体的侧面相比位于外侧的第2区域，
在仰视时，所述接地导体的所述第2区域具有与所述第1区域相邻的第3区域、和与该第3区域相比位于所述基体的外侧且与所述布线导体之间的间隔大于所述第3区域与所述布线导体之间的间隔的第4区域，
所述接地导体在所述第4区域具备用于装配于安装基板的孔。
2.根据权利要求1所述的电子部件收纳用部件，其特征在于，
在仰视时，所述接地导体的所述第3区域随着远离所述基体而与所述布线导体之间的间隔变大。
3.一种电子模块，其具备：
权利要求1所述的电子部件收纳用部件；以及
电子部件，其被装载于该电子部件收纳用部件的所述装载区域。
4.一种电子装置，其具备：
权利要求3所述的电子模块；以及
安装基板，其装配有该电子模块。
CN201180022000.6A 2010-07-30 2011-07-29 电子部件收纳用部件、电子模块及电子装置 Expired - Fee Related CN102884619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-172221 2010-07-30
JP2010172221 2010-07-30
PCT/JP2011/067495 WO2012015040A1 (ja) 2010-07-30 2011-07-29 電子部品収納用部品、電子モジュールおよび電子装置

Publications (2)

Publication Number Publication Date
CN102884619A CN102884619A (zh) 2013-01-16
CN102884619B true CN102884619B (zh) 2016-08-17

Family

ID=45530239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180022000.6A Expired - Fee Related CN102884619B (zh) 2010-07-30 2011-07-29 电子部件收纳用部件、电子模块及电子装置

Country Status (5)

Country Link
US (1) US9078347B2 (zh)
EP (1) EP2600396B1 (zh)
JP (1) JP5697669B2 (zh)
CN (1) CN102884619B (zh)
WO (1) WO2012015040A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351422B2 (en) * 2012-01-24 2016-05-24 Kyocera Corporation Package for housing electronic component and electronic device
JP2014022510A (ja) * 2012-07-17 2014-02-03 Japan Oclaro Inc 光モジュール
JP5992785B2 (ja) * 2012-09-19 2016-09-14 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP5981660B2 (ja) * 2013-09-25 2016-08-31 京セラ株式会社 電子部品収納用パッケージおよび電子装置
CN105655886A (zh) * 2016-03-14 2016-06-08 长葛市和合电气有限公司 具有备用安装板块的配电柜
JP6940286B2 (ja) * 2017-02-23 2021-09-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
US10141303B1 (en) 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
JP7303457B2 (ja) * 2019-09-18 2023-07-05 日本電信電話株式会社 光モジュール用パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235811A (ja) * 1994-02-21 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波線路
CN1763924A (zh) * 2005-11-28 2006-04-26 上海三基电子工业有限公司 一种电子电路的封装工艺
CN101364133A (zh) * 2007-08-09 2009-02-11 富士通株式会社 电子部件安装构件及电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518982A (en) * 1981-02-27 1985-05-21 Motorola, Inc. High current package with multi-level leads
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JP2605502B2 (ja) 1991-05-14 1997-04-30 三菱電機株式会社 パッケージ
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
JP3667274B2 (ja) 2001-11-12 2005-07-06 京セラ株式会社 高周波用パッケージ
US6933450B2 (en) 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
JP4009217B2 (ja) * 2002-06-27 2007-11-14 京セラ株式会社 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP4003579B2 (ja) * 2002-08-09 2007-11-07 住友電気工業株式会社 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
JP4653005B2 (ja) * 2006-04-17 2011-03-16 富士通株式会社 電子部品パッケージ
TWI360912B (en) * 2008-04-25 2012-03-21 Univ Nat Chiao Tung Vertical transition structure
JPWO2011007507A1 (ja) * 2009-07-17 2012-12-20 日本電気株式会社 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
WO2012165434A1 (ja) * 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235811A (ja) * 1994-02-21 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波線路
CN1763924A (zh) * 2005-11-28 2006-04-26 上海三基电子工业有限公司 一种电子电路的封装工艺
CN101364133A (zh) * 2007-08-09 2009-02-11 富士通株式会社 电子部件安装构件及电子装置

Also Published As

Publication number Publication date
US20130128467A1 (en) 2013-05-23
EP2600396B1 (en) 2017-03-15
US9078347B2 (en) 2015-07-07
EP2600396A4 (en) 2016-01-06
EP2600396A1 (en) 2013-06-05
JPWO2012015040A1 (ja) 2013-09-12
JP5697669B2 (ja) 2015-04-08
WO2012015040A1 (ja) 2012-02-02
CN102884619A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102884619B (zh) 电子部件收纳用部件、电子模块及电子装置
CN106206465B (zh) 半导体装置用管座和半导体装置
KR101640298B1 (ko) Ｔｏ 하우징 및 이의 제조 방법
US7991029B2 (en) Optical module
CN112558239B (zh) 光组件及光模块
US20050116239A1 (en) Circuit interconnect for optoelectronic device
US10014233B2 (en) Electronic component containing package and electronic device
US11703378B2 (en) Optical module
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
CN102437874B (zh) 光接收器的前端模块
US6798310B2 (en) Coaxial DC block
US7471520B2 (en) Impedance matching external component connections with uncompensated leads
JP6971921B2 (ja) 差動伝送線路、配線基板および半導体用パッケージ
CN103250240A (zh) 元件收纳用封装、半导体装置用部件以及半导体装置
CN109638633B (zh) 具有高回波损耗的to-壳体
US20140367557A1 (en) Optical receiver module
US20180031779A1 (en) Optical semiconductor device
CN106415821A (zh) 元件收纳用封装以及安装结构体
EP4203006A2 (en) Electronic component with lid to manage radiation feedback
JP2019186379A (ja) 光モジュール
US6498294B1 (en) Package for high frequency device
CN114556724B (zh) 光半导体装置
US20040173376A1 (en) Electrical connection arrangement, component and method for high speed optical transceivers
US20190165443A1 (en) Waveguide And Waveguide Arrangement With Waveguide Transition
JP2006041272A (ja) 半導体装置用パッケージ、および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20170729

CF01 Termination of patent right due to non-payment of annual fee