JP2008205058A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008205058A
JP2008205058A JP2007037302A JP2007037302A JP2008205058A JP 2008205058 A JP2008205058 A JP 2008205058A JP 2007037302 A JP2007037302 A JP 2007037302A JP 2007037302 A JP2007037302 A JP 2007037302A JP 2008205058 A JP2008205058 A JP 2008205058A
Authority
JP
Japan
Prior art keywords
copper foil
metal plate
semiconductor device
external terminal
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007037302A
Other languages
English (en)
Inventor
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007037302A priority Critical patent/JP2008205058A/ja
Publication of JP2008205058A publication Critical patent/JP2008205058A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laser Beam Processing (AREA)

Abstract

【目的】従来の厚さのエミッタ銅箔およびコレクタ銅箔と従来の厚さの外部端子とをレーザ溶接で接合する半導体装置において、安定した強固な溶接部を有する半導体装置を提供すること。
【解決手段】外部端子１１とコレクタ銅箔５および外部端子１１とエミッタ銅箔６との間にそれぞれ金属板１４を挟んでスポットレーザ溶接することによって、外部端子１１の厚さより薄いコレクタ銅箔５およびエミッタ銅箔６を溶接部１２が貫通することがなくなり、安定した強固な溶接部１２を有する半導体装置とすることができる。
【選択図】 図１

Description

この発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＰＩＭ（Ｐｏｗｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｍｏｄｕｌｅ）などの半導体装置のパッケージ内で使用される絶縁回路基板上の銅箔と外部端子とをレーザ溶接により電気的に接続する半導体装置に関する。
図６は、従来の半導体装置の要部断面図である。従来の半導体装置の組立て工程について説明する。裏面銅箔３、セラミックス４、コレクタ銅箔５およびエミッタ銅箔６からなる絶縁回路基板の裏面銅箔３と銅ベース１をはんだ２により接合し、コレクタ銅箔５と半導体チップ８をはんだ７により接合する。
通常、これらのはんだ接合は、１回の加熱工程にて行われる。この後、半導体チップ８の上部の図示しないエミッタ電極とエミッタ銅箔６とを超音波振動にてアルミワイヤ９にて接続する。
次に、外部端子１１がインサート成型された端子ケース１０と銅ベース１とを図示しないシリコーン系接着剤にて加熱接着する。この後、コレクタ銅箔５と外部端子１１およびエミッタ銅箔６と外部端子１１とをスポットレーザ溶接する。この場合のレーザ溶接におけるレーザ光の照射位置は、外部端子１１の上側である。その後、図示しない樹脂を充填し半導体チップ８の表面を被覆する。このようにして、従来の半導体装置を作製する。
また、特許文献によれば、半導体素子を搭載するための配線パターンを形成した基板とリードとをレーザにより接合してなる半導体素子搭載用基板であって、基板の電極パッドと接合するリードの先端部分がリードの他の部分より薄く形成されていることが開示されている。
特開平７−９４８４５号公報
図６に示す外部端子１１とコレクタ銅箔５および外部端子１１とエミッタ銅箔６とをスポットレーザ溶接する際につぎのような課題がある。
図７は、溶接部の様子を示す図であり、同図（ａ）は溶接部が銅箔を貫通した図、同図（ｂ）は溶接部がセラミックスを貫通した図である。
コレクタ銅箔５およびエミッタ銅箔６の厚みが外部端子１１の厚みよりも薄いため、スポットレーザ溶接の際に溶接部１２がコレクタ銅箔５およびエミッタ銅箔６を貫通してセラミックス４に到達する場合がある（同図（ａ））。溶融部１２がセラミックス４に到達するとセラミックス４はレーザ光の吸収率が高いので一気にセラミックス４を貫通して裏面銅箔３に溶接部１２が達してしまう（同図（ｂ））。
このように、溶接部１２がセラミックス４を貫通すると、銅ベース１とコレクタ銅箔５およびエミッタ銅箔６が電気的に短絡して素子不良を招き製造歩留まりを低下させる。また、溶接部１２がセラミックス４を貫通しない場合でも、溶接部１２の先端と裏面銅箔３の間隔が狭くなりセラミックス４の耐圧が低下して素子不良を招く。
通常、半導体装置に用いられる外部端子１１の厚さは１．０〜１．５ｍｍ程度、コレクタ銅箔５およびエミッタ銅箔６の厚さは０．２５ｍｍ〜０．４ｍｍ程度であり、外部端子１１の厚さに対し、コレクタ銅箔５およびエミッタ銅箔６の厚さは１／２以下である。
スポットレーザによる金属板の溶接は、レーザ光を照射する側の金属板の厚さがその下側の金属板の厚さより厚い場合、溶け込み深さのコントロールが困難となり、安定した強固な溶接部を得ることが難しい。
安定した強固な溶接部を得るために、外部端子１１の厚さをコレクタ銅箔５およびエミッタ銅箔６の厚さ以下に薄くすると、半導体装置をモータなどの機器に接続するときのボルト締めよる外部端子１１の接続耐力が低下して外部端子１１が変形する。この接続耐力を確保するために、外部端子１１の厚さを、通常、１．０ｍｍ〜１．５ｍｍにする。
一方、コレクタ銅箔５およびエミッタ銅箔６の方の厚さを外部端子１１の厚さより厚くすることも考えられるが、現状技術（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法など）で作製可能な絶縁回路基板上の銅箔厚さは最大で０．６ｍｍ程度であり、外部端子１１の厚さより厚くすることは困難である。例え銅箔の厚さを外部端子１１の厚さ並みにできたとしても、製造コストが高くなり好ましくない。
この発明の目的は、前記の課題を解決して、従来の厚さのエミッタ銅箔およびコレクタ銅箔と従来の厚さの外部端子とをレーザ溶接で接合する半導体装置において、安定した強固な溶接部を有する半導体装置を提供することである。
前記の目的を達成するために、絶縁基板上に形成される回路パターンと、該回路パターンの一部と固着する金属板と、前記回路パターン上に固着される半導体チップと、該半導体チップに主電流を流すための外部端子とを有し、前記金属板と前記外部端子とをレーザ溶接による溶接部で接合する構成とする。
また、前記金属板の厚さが、前記外部導体の厚さより厚いとよい。
また、前記金属板が、平板であるとよい。
また、前記金属板が、レーザ光の光路延長上に空洞を有するとよい。
また、前記金属板の形状が、コの字型であり、コの字の下部が回路パターンと固着し、コの字の上部が外部端子とレーザ溶接で固着するとよい。
また、前記金属板の形状が、Ω型であり、Ωの下部が回路パターンと固着し、Ωの上部が外部端子とレーザ溶接で固着するとよい。
また、前記回路パターンが、コレクタ銅箔およびエミッタ銅箔であるとよい。
また、前記回路パターンと前記金属板との固着が、はんだ接合もしくは超音波接合であるとよい。
この発明によれば、外部端子とコレクタ銅箔および外部端子とエミッタ銅箔との間にそれぞれ金属板を挟んでスポットレーザ溶接することによって、外部端子の厚さより薄いコレクタ銅箔およびエミッタ銅箔を溶接部が貫通することがなくなり、安定した強固な溶接部を有する半導体装置とすることができる。
また、溶接部が安定し強固になったことと、セラミックスを溶接部が貫通しなくなったことで、半導体装置の製造歩留まりを向上させることができる。
実施の形態を以下の実施例で説明する。尚、従来技術の図６の部位と同一部位には同一符号を付した。
図１は、この発明の第１実施例の半導体装置の要部断面図である。基本的な構造は、図６に示した従来の半導体装置と同じだが、異なるのは、コレクタ銅箔５と外部端子１１との間およびエミッタ銅箔６と外部端子１１との間に金属平板１４を挿入している点である。
セラミックス４(絶縁基板)と、このセラミックス４の裏側に形成された裏面銅箔３と、ゼラミックス４の表側に形成された回路パターンであるコレクタ銅箔５およびエミッタ銅箔６からなる絶縁回路基板の裏面銅箔３と銅ベース１をはんだ２により接合し、コレクタ銅箔５と半導体チップ８をはんだ７により接合する。また、金属平板１４をコレクタ銅箔５およびエミッタ銅箔６とをはんだ１３で接合する。このはんだ２およびはんだ１３による接合は超音波接合であっても構わない。
次に、半導体チップ８の上部の図示しないエミッタ電極とエミッタ銅箔６とを超音波振動にてアルミワイヤ９にて接続する。
次に、外部端子１１がインサート成型された端子ケース１０と銅ベース１とを図示しないシリコーン系接着剤にて加熱接着する。この後、金属平板１４と外部端子１１とをスポットレーザ溶接する。この場合のレーザ溶接におけるレーザ光の照射位置は、外部端子１１の上側である。その後、図示しない樹脂を充填し半導体チップ８の表面を被覆する。このようにして、本発明の半導体装置を作製する。
この金属平板１４は、コレクタ銅箔５表面およびエミッタ銅箔６表面に前記したようにはんだ１３にて接合されている。この金属平板１４とコレクタ銅箔５およびエミッタ銅箔６とのはんだ接合は、銅ベース１と裏面銅箔とのはんだ接合、コレクタ銅箔５と半導体チップ８とのはんだ接合と同じ工程で実施することができる。
すなわち、新たにはんだ接合工程を増やすことなく、金属平板１４をはんだ接合することができる。
金属平板１４を絶縁回路基板のコレクタ銅箔５およびエミッタ銅箔６にはんだ接合した後、外部端子１１と金属平板１４とをスポットレーザ溶接する。ここで用いる金属平板１４の厚さは、外部端子１１の厚さ以上とすることで、溶接部１２が金属平板１４の下に位置する絶縁回路基板のコレクタ銅箔５およびエミッタ銅箔６に到達することなく、信頼性の高いレーザ溶接による安定した強固な接合が実現できる。
図２は、この発明の第２実施例の半導体装置の要部断面図である。図１の場合との差異は、外部端子１１とスポットレーザ溶接を行う金属板の形状であり、本実施例の場合は、金属板は平板ではなく、コの字型金属板１５としている。金属板が平板で、レーザエネルギーによる熱でその下のはんだ１３が溶融してしまうような場合においても、コの字型金属板１５とすることで、熱伝導経路が長くなり短時間のスポットレーザ溶接ではコの字型金属１５の下側の金属板ｂに熱が伝達されないため、はんだ１３が溶融するのを抑えることができる。
また、外部端子１１の厚みやコの字型金属板１５の厚みおよびこれらの材料の表面状態やレーザパワーに変動が生じた場合、レーザ溶接時にコの字型の上部の金属板ａが溶融しその溶融部１２の中心に貫通孔が形成されることがある。その場合、この貫通孔を介してレーザ光がコの字型の下側の金属板ｂに照射される。
しかし、コの字型の下側の金属板ｂにはレーザ光の焦点が結ばないためレーザ光のエネルギーが弱まりコの字型の下側の金属板ｂは溶融しない。このように、コの字型金属板１５を挿入することで、絶縁回路基板のコレクタ銅箔５およびエミッタ銅箔６への溶接部１２の到達を防止することができる。そのため、信頼性の高いレーザ溶接による安定した強固な接合を実現することができる。
図３は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。図１および図２の場合との差異は、外部端子１１の下に位置する金属板の形状をΩ型としたところである。Ω型と命名したのは門の形をしていてその門柱の足元が外へ広がった形状がΩに似ているためである。
このΩ型金属板１６は、はんだ１３によりコレクタ銅箔５およびエミッタ銅箔６と接合されている。この場合も同様に、薄いコレクタ銅箔５およびエミッタ銅箔６と厚い外部端子１１とを溶接せず、間に厚いΩ型金属板１６を挿入することで、コの字型金属板を挿入した場合と同様に、絶縁回路基板のコレクタ銅箔５およびエミッタ銅箔６への溶接部１２の到達を防止することができる。そのため、信頼性の高いレーザ溶接による安定した強固な接合を実現することができる。この場合のΩ型金属板１６の厚さは、外部端子１１の厚さ以上とする。
前記の第２、第３実施例で示したコの字型やΩ型に限らず、図４に示すように、金属板２１に空隙２２を設け、この空隙２２をレーザ光の光路２３の延長上に位置するようにすることで同様の効果が得られる。具体例として、図５に示すような、金属板２１として天蓋１６を有する円筒１７（同図（ａ））や中心が空隙２２になっている四角柱１８（同図（ｂ））などがある。また、円筒１７や四角柱１８の側壁の一部が切れて図示しないスリット状の開口部が形成されていても構わない。
あるいは、同図（ｃ）に占めすように、断面が□字状の角状のパイプ１８ａを切断し、一方の面をコレクタ銅箔５あるいはエミッタ銅箔６にはんだ接合し、対向する面に外部端子１１をスポットレーザ溶接する構成としてもよい。
同図（ｃ）の角状のパイプ１８ａは長尺のパイプを切断するだけでよいので安価に用意することができる。また、断面が□字状なのでレーザ光の光路２３の延長上に空隙２２があり、同様の効果が得られる。
なお、前記の金属平板１４、コの字型金属板１５，Ω型金属板１６および角状のパイプ１８ａなどの金属板の材質としては、低電気抵抗材（電気伝導率の大きな材料）である銅・銅合金を用いると良い。また、前記半導体チップ８の上側にはアルミワイヤ９がボンディングされているが、リードフレームによる配線などの場合もある。
また、前記のスポットレーザ溶接に用いるレーザ光の波長が、０．１９μｍ〜１０．６μｍであるとよい。
この発明の第１実施例の半導体装置の要部断面図 この発明の第２実施例の半導体装置の要部断面図 この発明の第３実施例の半導体装置の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図 金属板に空洞を形成した概念図 金属板の形状を示す図で、（ａ）は天蓋を有する円筒の図、（ｂ）は天蓋を有し、中心が空洞の四角柱の図 従来の半導体装置の要部断面図 溶接部の様子を示す図であり、（ａ）は溶接部が銅箔を貫通した図、（ｂ）は溶接部がセラミックスを貫通した図
符号の説明
１ 銅ベース
２、７、１３ はんだ
３ 裏面銅箔
４ セラミックス
５ コレクタ銅箔
６ エミッタ銅箔
８ 半導体チップ
９ アルミワイヤ
１０ 端子ケース
１１ 外部端子
１２ 溶接部
１４ 金属平板
１５ コの字型金属板
１６ 天蓋
１７ 円筒
１８ 四角柱
１８ａ 角状のパイプ
２１ 金属板
２２ 空隙
２３ レーザ光の光路

Claims (8)

  1. 絶縁基板上に形成される回路パターンと、該回路パターンの一部と固着する金属板と、前記回路パターン上に固着される半導体チップと、該半導体チップに主電流を流すための外部端子とを有し、前記金属板と前記外部端子とをレーザ溶接による溶接部で接合することを特徴とする半導体装置。
  2. 前記金属板の厚さが、前記外部導体の厚さより厚いことを特徴とする請求項１に記載の半導体装置。
  3. 前記金属板が、平板であることを特徴とする請求項１に記載の半導体装置。
  4. 前記金属板が、レーザ光の光路延長上の前記溶融部と前記回路パターンとの間に空洞を有することを特徴とする請求項１または２であることを特徴とする半導体装置。
  5. 前記金属板の形状が、コの字型であり、コの字の下部が回路パターンと固着し、コの字の上部が外部端子とレーザ溶接で固着することを特徴とする請求項４に記載の半導体装置。
  6. 前記金属板の形状が、Ω型であり、Ωの下部が回路パターンと固着し、Ωの上部が外部端子とレーザ溶接で固着することを特徴とする請求項４に記載の半導体装置。
  7. 前記回路パターンが、コレクタ銅箔およびエミッタ銅箔であることを特徴とする請求項１に記載の半導体装置。
  8. 前記回路パターンと前記金属板との固着が、はんだ接合もしくは超音波接合であることを特徴とする請求項１に記載の半導体装置。
JP2007037302A 2007-02-19 2007-02-19 半導体装置 Pending JP2008205058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037302A JP2008205058A (ja) 2007-02-19 2007-02-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037302A JP2008205058A (ja) 2007-02-19 2007-02-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2008205058A true JP2008205058A (ja) 2008-09-04

Family

ID=39782280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037302A Pending JP2008205058A (ja) 2007-02-19 2007-02-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2008205058A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210942A (ja) * 2007-02-26 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN103545285A (zh) * 2012-07-09 2014-01-29 英飞凌科技股份有限公司 半导体模块和用于测定流过负载接口的电流的方法
US20140110833A1 (en) * 2012-10-24 2014-04-24 Samsung Electro-Mechanics Co., Ltd. Power module package
CN109994439A (zh) * 2019-05-06 2019-07-09 合肥中恒微半导体有限公司 一种高耐温度循环的igbt模块及其封装工艺
JP2020017562A (ja) * 2018-07-23 2020-01-30 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
JP6667737B1 (ja) * 2019-06-03 2020-03-18 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2021141149A (ja) * 2020-03-04 2021-09-16 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176142A (ja) * 1985-01-31 1986-08-07 Toshiba Corp 基板構造体
JPS6363588A (ja) * 1986-09-05 1988-03-19 Matsushita Electric Ind Co Ltd リ−ドフレ−ム取付方法
JPH03174747A (ja) * 1989-09-20 1991-07-29 Fuji Electric Co Ltd 半導体装置
JPH09321216A (ja) * 1996-05-27 1997-12-12 Toshiba Corp 電力用半導体装置
JPH10335523A (ja) * 1997-05-29 1998-12-18 Fuji Electric Co Ltd 半導体装置
JPH113972A (ja) * 1997-06-12 1999-01-06 Toshiba Corp 半導体装置
JP2000068447A (ja) * 1998-08-26 2000-03-03 Toyota Central Res & Dev Lab Inc パワーモジュール
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
JP2002043779A (ja) * 2000-07-21 2002-02-08 Denso Corp 電子部品の組み付け構造
WO2005048347A2 (de) * 2003-11-11 2005-05-26 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176142A (ja) * 1985-01-31 1986-08-07 Toshiba Corp 基板構造体
JPS6363588A (ja) * 1986-09-05 1988-03-19 Matsushita Electric Ind Co Ltd リ−ドフレ−ム取付方法
JPH03174747A (ja) * 1989-09-20 1991-07-29 Fuji Electric Co Ltd 半導体装置
JPH09321216A (ja) * 1996-05-27 1997-12-12 Toshiba Corp 電力用半導体装置
JPH10335523A (ja) * 1997-05-29 1998-12-18 Fuji Electric Co Ltd 半導体装置
JPH113972A (ja) * 1997-06-12 1999-01-06 Toshiba Corp 半導体装置
JP2000068447A (ja) * 1998-08-26 2000-03-03 Toyota Central Res & Dev Lab Inc パワーモジュール
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
JP2002043779A (ja) * 2000-07-21 2002-02-08 Denso Corp 電子部品の組み付け構造
WO2005048347A2 (de) * 2003-11-11 2005-05-26 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210942A (ja) * 2007-02-26 2008-09-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN103545285A (zh) * 2012-07-09 2014-01-29 英飞凌科技股份有限公司 半导体模块和用于测定流过负载接口的电流的方法
US10074593B2 (en) 2012-07-09 2018-09-11 Infineon Technologies Ag Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
US20140110833A1 (en) * 2012-10-24 2014-04-24 Samsung Electro-Mechanics Co., Ltd. Power module package
US11183457B2 (en) 2018-07-23 2021-11-23 Mitsubishi Electric Corporation Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter
JP2020017562A (ja) * 2018-07-23 2020-01-30 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
CN110828409A (zh) * 2018-07-23 2020-02-21 三菱电机株式会社 半导体装置、电力变换装置、半导体装置的制造方法及电力变换装置的制造方法
CN110828409B (zh) * 2018-07-23 2024-07-05 三菱电机株式会社 半导体装置、电力变换装置及它们的制造方法
US20220028794A1 (en) * 2018-07-23 2022-01-27 Mitsubishi Electric Corporation Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter
JP7005449B2 (ja) 2018-07-23 2022-01-21 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の製造方法、および、電力変換装置の製造方法
CN109994439A (zh) * 2019-05-06 2019-07-09 合肥中恒微半导体有限公司 一种高耐温度循环的igbt模块及其封装工艺
CN109994439B (zh) * 2019-05-06 2024-03-22 合肥中恒微半导体有限公司 一种高耐温度循环的igbt模块及其封装工艺
WO2020245880A1 (ja) * 2019-06-03 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP6667737B1 (ja) * 2019-06-03 2020-03-18 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2021141149A (ja) * 2020-03-04 2021-09-16 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法
JP7387232B2 (ja) 2020-03-04 2023-11-28 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5183642B2 (ja) 半導体装置およびその製造方法
CN103035542B (zh) 用于生产功率半导体设置的方法
JP6602480B2 (ja) 半導体装置
US10442035B2 (en) Laser welding method
JP5239291B2 (ja) 半導体装置およびその製造方法
JP5090088B2 (ja) 半導体装置およびその製造方法
JP6686691B2 (ja) 電子装置
JP2008205058A (ja) 半導体装置
JP4985012B2 (ja) 半導体装置およびその製造方法
JP5103863B2 (ja) 半導体装置
JP4775327B2 (ja) 半導体装置の製造方法
JP4858238B2 (ja) レーザ溶接部材およびそれを用いた半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
CN109075149A (zh) 半导体装置以及半导体装置的制造方法
JP6206494B2 (ja) 半導体装置
JP4798020B2 (ja) 半導体装置およびその製造方法
JP6485397B2 (ja) 電子装置及びその製造方法
US20140084438A1 (en) Semiconductor device and method of manufacturing same
JP2009105266A (ja) 半導体装置の製造方法
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
JP2019133965A (ja) 半導体装置及びその製造方法
JP7055109B2 (ja) 半導体装置
JP2017168590A (ja) 半導体装置
JP2020013866A (ja) 電力用半導体装置の製造方法
JPH11121684A (ja) 電力用トランジスタの実装構造

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120801