JPH10335523A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10335523A JPH10335523A JP9139600A JP13960097A JPH10335523A JP H10335523 A JPH10335523 A JP H10335523A JP 9139600 A JP9139600 A JP 9139600A JP 13960097 A JP13960097 A JP 13960097A JP H10335523 A JPH10335523 A JP H10335523A
- Authority
- JP
- Japan
- Prior art keywords
- terminal frame
- resin case
- terminal
- case
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】外囲樹脂ケースに注入するゲル状封止樹脂の充
填量を減らして樹脂の溢れ出しを防ぎつつ、異極端子間
で必要な絶縁を確保できるよう改良する。 【解決手段】ＩＧＢＴ素子１、セラミックス基板２、金
属ベース３、外囲樹脂ケース４、エミッタ，コレクタ，
ゲートの各端子フレーム５，６，７、および樹脂ケース
内に充填したシリコーンゲル９とで構成したＩＧＢＴモ
ジュールにおいて、エミッタ，コレクタの端子フレーム
を上下に相対位置をずらして樹脂ケース内に布設し、各
端子フレームから立ち上がるエミッタ，コレクタの主端
子片５ｂ，６ｂを外囲樹脂ケースの上面に引き出すとと
もに、上位側に布設したエミッタ端子フレームに対して
は、その主端子片の立ち上がり基部を含む周域を外囲樹
脂ケースと同材の成形樹脂１０で封止してシリコーンゲ
ルの上方に露呈させ、下位側のコレクタ端子フレームを
シリコーンゲルに埋没させて封止する。
填量を減らして樹脂の溢れ出しを防ぎつつ、異極端子間
で必要な絶縁を確保できるよう改良する。 【解決手段】ＩＧＢＴ素子１、セラミックス基板２、金
属ベース３、外囲樹脂ケース４、エミッタ，コレクタ，
ゲートの各端子フレーム５，６，７、および樹脂ケース
内に充填したシリコーンゲル９とで構成したＩＧＢＴモ
ジュールにおいて、エミッタ，コレクタの端子フレーム
を上下に相対位置をずらして樹脂ケース内に布設し、各
端子フレームから立ち上がるエミッタ，コレクタの主端
子片５ｂ，６ｂを外囲樹脂ケースの上面に引き出すとと
もに、上位側に布設したエミッタ端子フレームに対して
は、その主端子片の立ち上がり基部を含む周域を外囲樹
脂ケースと同材の成形樹脂１０で封止してシリコーンゲ
ルの上方に露呈させ、下位側のコレクタ端子フレームを
シリコーンゲルに埋没させて封止する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ(Insul
ated Gate Bipolar Transister) モジュールなどを実施
対象とした半導体装置、詳しくはその組立構造に関す
る。
ated Gate Bipolar Transister) モジュールなどを実施
対象とした半導体装置、詳しくはその組立構造に関す
る。
【０００２】
【従来の技術】まず、頭記したＩＧＢＴモジュールを対
象に、従来における半導体装置の組立構造を図２に示
す。図において、１はＩＧＢＴのチップ素子、２はチッ
プ素子をマウントしたセラミックス基板、３はセラミッ
クス基板２を搭載した放熱用の金属ベース、４は端子ケ
ースを兼ねた外囲樹脂ケース、４ａは外囲樹脂ケース４
の上蓋、５は外部導出端子用のエミッタ端子フレーム、
６はコレクタ端子フレーム、７はゲート端子フレーム、
８はＩＧＢＴ素子１とセラミックス基板２の導体パター
ン２ａとの間を接続するボンディングワイヤ、９は外囲
樹脂ケース４に充填したシリコーンゲル（ゲル状封止樹
脂）である。なお、図中でＥはエミッタ，Ｃはコレク
タ，Ｇはゲートの各端子記号を表す。
象に、従来における半導体装置の組立構造を図２に示
す。図において、１はＩＧＢＴのチップ素子、２はチッ
プ素子をマウントしたセラミックス基板、３はセラミッ
クス基板２を搭載した放熱用の金属ベース、４は端子ケ
ースを兼ねた外囲樹脂ケース、４ａは外囲樹脂ケース４
の上蓋、５は外部導出端子用のエミッタ端子フレーム、
６はコレクタ端子フレーム、７はゲート端子フレーム、
８はＩＧＢＴ素子１とセラミックス基板２の導体パター
ン２ａとの間を接続するボンディングワイヤ、９は外囲
樹脂ケース４に充填したシリコーンゲル（ゲル状封止樹
脂）である。なお、図中でＥはエミッタ，Ｃはコレク
タ，Ｇはゲートの各端子記号を表す。
【０００３】ここで、前記の各端子フレーム５，６，７
はセラミックス基板２の上方に引き回して外囲樹脂ケー
ス４の内方に布設されており、その脚片５ａ，６ａ，７
ａをセラミックス基板２に形成したエミッタ，コレク
タ，ゲートに対応する導体パターン２ａにはんだ付けし
ている。また、エミッタ端子フレーム５，コレクタ端子
フレーム６には主回路端子として上方に起立したエミッ
タ主端子片５ｂ，コレクタ主端子片６ｂを溶接接合し、
上蓋４ａを貫通して外囲樹脂ケース４の上面側に引出し
ている。そして、外囲樹脂ケース４を金属ベース３に接
着した後の組立状態で、外囲樹脂ケース内に液状のシリ
コーンを注入した後に上蓋４ａを被せ、次いで加熱処理
工程に移してシリコーンをゲル化してチップ素子１，お
よび各端子フレーム５，６，７を樹脂封止し、必要な絶
縁を確保するようにしている。
はセラミックス基板２の上方に引き回して外囲樹脂ケー
ス４の内方に布設されており、その脚片５ａ，６ａ，７
ａをセラミックス基板２に形成したエミッタ，コレク
タ，ゲートに対応する導体パターン２ａにはんだ付けし
ている。また、エミッタ端子フレーム５，コレクタ端子
フレーム６には主回路端子として上方に起立したエミッ
タ主端子片５ｂ，コレクタ主端子片６ｂを溶接接合し、
上蓋４ａを貫通して外囲樹脂ケース４の上面側に引出し
ている。そして、外囲樹脂ケース４を金属ベース３に接
着した後の組立状態で、外囲樹脂ケース内に液状のシリ
コーンを注入した後に上蓋４ａを被せ、次いで加熱処理
工程に移してシリコーンをゲル化してチップ素子１，お
よび各端子フレーム５，６，７を樹脂封止し、必要な絶
縁を確保するようにしている。
【０００４】なお、図示ではチップ素子１が１個のみ描
かれているが、実際のＩＧＢＴモジュールでは、金属ベ
ース３の上にＩＧＢＴチップ素子１を複数個ずつマウン
トした複数枚のセラミックス基板２を並置搭載し、各セ
ラミックス基板２の間にまたがる端子フレーム５，６，
７を介して各チップ素子１を並列接続するなどして大容
量のＩＧＢＴモジュールを構成している。
かれているが、実際のＩＧＢＴモジュールでは、金属ベ
ース３の上にＩＧＢＴチップ素子１を複数個ずつマウン
トした複数枚のセラミックス基板２を並置搭載し、各セ
ラミックス基板２の間にまたがる端子フレーム５，６，
７を介して各チップ素子１を並列接続するなどして大容
量のＩＧＢＴモジュールを構成している。
【０００５】
【発明が解決しようとする課題】前記構成の半導体装置
では、主回路の外部導出端子であるエミッタ端子フレー
ム５，コレクタ端子フレーム６が外囲樹脂ケース４内の
限られたスペース内に接近して布設されており、かつそ
の端子フレームから立ち上がる主端子片５ｂ，６ｂを左
右に並べてケースの上面に引出してある。したがって、
外囲樹脂ケース４にシリコーンゲル９を充填して異極端
子間の必要な絶縁耐圧を確保するためには、シリコーン
ゲル９の充填量を各端子フレーム５，６が全てシリコー
ンゲル９の中に埋没するように設定する必要がある。
では、主回路の外部導出端子であるエミッタ端子フレー
ム５，コレクタ端子フレーム６が外囲樹脂ケース４内の
限られたスペース内に接近して布設されており、かつそ
の端子フレームから立ち上がる主端子片５ｂ，６ｂを左
右に並べてケースの上面に引出してある。したがって、
外囲樹脂ケース４にシリコーンゲル９を充填して異極端
子間の必要な絶縁耐圧を確保するためには、シリコーン
ゲル９の充填量を各端子フレーム５，６が全てシリコー
ンゲル９の中に埋没するように設定する必要がある。
【０００６】この場合に、モジュールのパッケージをで
きるだけ薄形化するために、外囲樹脂ケース４の高さ寸
法をその内方に布設した端子フレームの配線高さに合わ
せて殆ど同じ高さに設計したものでは、図示のように外
囲樹脂ケース４に注入したシリコーンゲル９の充填レベ
ルＨ2 と外囲樹脂ケース４の上面高さとが殆ど同じにな
る。
きるだけ薄形化するために、外囲樹脂ケース４の高さ寸
法をその内方に布設した端子フレームの配線高さに合わ
せて殆ど同じ高さに設計したものでは、図示のように外
囲樹脂ケース４に注入したシリコーンゲル９の充填レベ
ルＨ2 と外囲樹脂ケース４の上面高さとが殆ど同じにな
る。
【０００７】このために、半導体装置の組立工程で外囲
樹脂ケース内に液状のシリコーンを注入する際、あるい
は樹脂を注入したモジュール組立体をコンベヤなどに載
せて次のゲル化工程に移送する際に加わる僅かな振動，
衝撃などで液状のシリコーンが外囲樹脂ケース４から溢
れ出し、パッケージの外表面に付着するなどして製品の
外観不良を引き起こすことが多く発生し、このことが製
品の歩留りを低下させる原因の一つになっている。
樹脂ケース内に液状のシリコーンを注入する際、あるい
は樹脂を注入したモジュール組立体をコンベヤなどに載
せて次のゲル化工程に移送する際に加わる僅かな振動，
衝撃などで液状のシリコーンが外囲樹脂ケース４から溢
れ出し、パッケージの外表面に付着するなどして製品の
外観不良を引き起こすことが多く発生し、このことが製
品の歩留りを低下させる原因の一つになっている。
【０００８】この発明は上記の点に鑑みなされたもので
あり、外囲樹脂ケースに充填するゲル状封止樹脂の充填
量を減らして組立工程での封止樹脂の溢れ出しを防ぎつ
つ、異極端子フレーム相互間の絶縁を確保できるように
その組立構造を改良した半導体装置を提供することを目
的とする。
あり、外囲樹脂ケースに充填するゲル状封止樹脂の充填
量を減らして組立工程での封止樹脂の溢れ出しを防ぎつ
つ、異極端子フレーム相互間の絶縁を確保できるように
その組立構造を改良した半導体装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明によれば、絶縁基板の導体パターンにマウ
ントした半導体素子と、絶縁基板を搭載した放熱用金属
ベースと、金属ベースに組合せた端子ケース兼用の上蓋
付き外囲樹脂ケースと、外囲樹脂ケースの内方に布設し
てその脚部を絶縁基板の導体パターンにはんだ接合した
半導体素子の各電極に対応する外部導出端子用の端子フ
レームとからなり、前記各端子フレームから立ち上がる
主端子片を外囲樹脂ケースの上面側に並べて引き出すと
ともに、外囲樹脂ケース内にゲル状封止樹脂を充填した
半導体装置において、異極の主回路端子フレームを上下
に相対位置をずらして外囲樹脂ケースの内方に布設する
とともに、上位側に布設した端子フレームに対しては、
少なくとも主端子片の立ち上がり基部を含む周域を外囲
樹脂ケースと同材で封止し、下位側に布設した端子フレ
ームを外囲樹脂ケース内に注入したゲル状封止樹脂で封
止するものとし、そのゲル状封止樹脂の充填量は、具体
的に下位側に布設した端子フレームがゲル状樹脂の中に
埋没し、上位側に布設した端子フレームがゲル状封止樹
脂の上に露呈するようなレベルに定めるものとする。
に、この発明によれば、絶縁基板の導体パターンにマウ
ントした半導体素子と、絶縁基板を搭載した放熱用金属
ベースと、金属ベースに組合せた端子ケース兼用の上蓋
付き外囲樹脂ケースと、外囲樹脂ケースの内方に布設し
てその脚部を絶縁基板の導体パターンにはんだ接合した
半導体素子の各電極に対応する外部導出端子用の端子フ
レームとからなり、前記各端子フレームから立ち上がる
主端子片を外囲樹脂ケースの上面側に並べて引き出すと
ともに、外囲樹脂ケース内にゲル状封止樹脂を充填した
半導体装置において、異極の主回路端子フレームを上下
に相対位置をずらして外囲樹脂ケースの内方に布設する
とともに、上位側に布設した端子フレームに対しては、
少なくとも主端子片の立ち上がり基部を含む周域を外囲
樹脂ケースと同材で封止し、下位側に布設した端子フレ
ームを外囲樹脂ケース内に注入したゲル状封止樹脂で封
止するものとし、そのゲル状封止樹脂の充填量は、具体
的に下位側に布設した端子フレームがゲル状樹脂の中に
埋没し、上位側に布設した端子フレームがゲル状封止樹
脂の上に露呈するようなレベルに定めるものとする。
【００１０】かかる構成によれば、上下に並ぶ異極の端
子フレーム相互間，および各端子フレームから引出した
主端子片基部の相互間における必要な絶縁は、上位の端
子フレームを封止した外囲樹脂ケースと同材の成形樹
脂，および下位の端子フレームを封止した樹脂ケース内
に充填したゲル状封止樹脂により確保される。しかも、
外囲樹脂ケース内に注入するゲル状封止樹脂の充填量
は、外囲樹脂ケースが満杯になるまで注入する必要はな
く、下位側に布設した端子フレームの高さレベルに合わ
せて該端子フレームが埋没するような低いレベルに設定
すればよい。したがって、組立工程の途上で液状の封止
樹脂を外囲樹脂ケースに注入した封止樹脂がケースから
溢れ出るのを確実に回避できる。
子フレーム相互間，および各端子フレームから引出した
主端子片基部の相互間における必要な絶縁は、上位の端
子フレームを封止した外囲樹脂ケースと同材の成形樹
脂，および下位の端子フレームを封止した樹脂ケース内
に充填したゲル状封止樹脂により確保される。しかも、
外囲樹脂ケース内に注入するゲル状封止樹脂の充填量
は、外囲樹脂ケースが満杯になるまで注入する必要はな
く、下位側に布設した端子フレームの高さレベルに合わ
せて該端子フレームが埋没するような低いレベルに設定
すればよい。したがって、組立工程の途上で液状の封止
樹脂を外囲樹脂ケースに注入した封止樹脂がケースから
溢れ出るのを確実に回避できる。
【００１１】また、前記の半導体装置が絶縁ゲート型バ
イポーラトランジスタ（ＩＧＢＴ）のモジュールである
場合には、外囲樹脂ケース内にインサート成形したエミ
ッタ端子フレーム，コレクタ端子フレーム，およびゲー
ト端子フレームのうち、エミッタ端子フレームとコレク
タ端子フレームを上下に相対位置をずらして樹脂ケース
の内方に布設した上で、各端子フレームから上方に立ち
上がるエミッタ主端子片，コレクタ主端子片をケース蓋
を貫通して外囲樹脂ケースの上面に引き出すとともに、
上側に敷設した端子フレームに対しては、その主端子片
の立ち上がり基部を含む周域を外囲樹脂ケースと同材で
封止し、下部側の端子フレームを外囲樹脂ケース内に注
入したシリコーンゲルで封止して組み立てるものとす
る。
イポーラトランジスタ（ＩＧＢＴ）のモジュールである
場合には、外囲樹脂ケース内にインサート成形したエミ
ッタ端子フレーム，コレクタ端子フレーム，およびゲー
ト端子フレームのうち、エミッタ端子フレームとコレク
タ端子フレームを上下に相対位置をずらして樹脂ケース
の内方に布設した上で、各端子フレームから上方に立ち
上がるエミッタ主端子片，コレクタ主端子片をケース蓋
を貫通して外囲樹脂ケースの上面に引き出すとともに、
上側に敷設した端子フレームに対しては、その主端子片
の立ち上がり基部を含む周域を外囲樹脂ケースと同材で
封止し、下部側の端子フレームを外囲樹脂ケース内に注
入したシリコーンゲルで封止して組み立てるものとす
る。
【００１２】
【発明の実施の形態】次に、この発明の実施の形態を図
示実施例に基づいて説明する。なお、実施例の図中で、
図２と同一部材には同じ符号が付してある。まず、図１
はＩＧＢＴモジュールを対象としたこの発明の基本的な
実施例の構成図であり、図２の従来構成と異なる点は、
外囲樹脂ケース４の内方で上下に高さ位置を相対的にず
らして布設したエミッタ端子フレーム５，コレクタ端子
フレーム６のうち、上位側に布設したエミッタ端子フレ
ーム５に対して、その主端子片５ｂの立ち上がり基部を
含めた周域を外囲樹脂ケース４と同材な成形樹脂１０で
封止するとともに、外囲樹脂ケース４に充填したシリコ
ーンゲル９の充填レベルＨ1 を、下位側に布設したコレ
クタ端子フレーム６がシリコーンゲル９の中に埋没し、
上位側に布設したエミッタ端子フレーム５がシリコーン
ゲル９の上方に露呈するようなレベルに設定されてい
る。
示実施例に基づいて説明する。なお、実施例の図中で、
図２と同一部材には同じ符号が付してある。まず、図１
はＩＧＢＴモジュールを対象としたこの発明の基本的な
実施例の構成図であり、図２の従来構成と異なる点は、
外囲樹脂ケース４の内方で上下に高さ位置を相対的にず
らして布設したエミッタ端子フレーム５，コレクタ端子
フレーム６のうち、上位側に布設したエミッタ端子フレ
ーム５に対して、その主端子片５ｂの立ち上がり基部を
含めた周域を外囲樹脂ケース４と同材な成形樹脂１０で
封止するとともに、外囲樹脂ケース４に充填したシリコ
ーンゲル９の充填レベルＨ1 を、下位側に布設したコレ
クタ端子フレーム６がシリコーンゲル９の中に埋没し、
上位側に布設したエミッタ端子フレーム５がシリコーン
ゲル９の上方に露呈するようなレベルに設定されてい
る。
【００１３】かかる構成によれば、シリコーンゲル９の
充填レベルＨ1 は図２に示した充填レベルＨ2 に比べて
低くなり、外囲樹脂ケース４の満杯レベルよりも低レベ
ルである。したがって、組立工程で外囲樹脂ケース内に
注入した液状のシリコーンがケースから溢れ出てケース
の外面に付着するのを回避できる。しかも、シリコーン
ゲル９の上方に露呈しているエミッタ端子フレーム５に
対しては、該端子フレームから立ち上がるエミッタ主端
子片５ｂの基部周域が成形樹脂１０で封止されているの
で、シリコーンゲル９の中に没入しているコレクタ端子
フレーム６との間、およびエミッタ端子フレーム５に接
近してコレクタ端子フレーム６から上方に引出したコレ
クタ主端子片６ｂとの間の異極間に必要な絶縁耐圧が確
保される。
充填レベルＨ1 は図２に示した充填レベルＨ2 に比べて
低くなり、外囲樹脂ケース４の満杯レベルよりも低レベ
ルである。したがって、組立工程で外囲樹脂ケース内に
注入した液状のシリコーンがケースから溢れ出てケース
の外面に付着するのを回避できる。しかも、シリコーン
ゲル９の上方に露呈しているエミッタ端子フレーム５に
対しては、該端子フレームから立ち上がるエミッタ主端
子片５ｂの基部周域が成形樹脂１０で封止されているの
で、シリコーンゲル９の中に没入しているコレクタ端子
フレーム６との間、およびエミッタ端子フレーム５に接
近してコレクタ端子フレーム６から上方に引出したコレ
クタ主端子片６ｂとの間の異極間に必要な絶縁耐圧が確
保される。
【００１４】次に、１２個のＩＧＢＴチップ素子を並列
に接続して構成したＩＧＢＴモジュールを例に、その具
体的な組立構造を図３ないし図６に示す。なお、図３〜
図６の図中に付した各符号は図１における各部材の符号
に対応している。まず、図３において、金属ベース３に
は４枚のセラミックス基板２が並置搭載されており、各
枚のセラミックス基板２ごとに３個のＩＧＢＴチップ素
子１，および各ＩＧＢＴチップ素子１に並列接続したダ
イオードのチップ素子１１が導体パターン２ａの上にマ
ウントされている。また、周知のように導体パターン２
ａはエミッタＥ，コレクタＣ，ゲートＧに対応したパタ
ーンに区分されており、各パターンにはエミッタ，コレ
クタ，ゲートの各端子フレームを接続するはんだ付けラ
ンド２Ｅ，２Ｃ，２Ｇが形成されている。
に接続して構成したＩＧＢＴモジュールを例に、その具
体的な組立構造を図３ないし図６に示す。なお、図３〜
図６の図中に付した各符号は図１における各部材の符号
に対応している。まず、図３において、金属ベース３に
は４枚のセラミックス基板２が並置搭載されており、各
枚のセラミックス基板２ごとに３個のＩＧＢＴチップ素
子１，および各ＩＧＢＴチップ素子１に並列接続したダ
イオードのチップ素子１１が導体パターン２ａの上にマ
ウントされている。また、周知のように導体パターン２
ａはエミッタＥ，コレクタＣ，ゲートＧに対応したパタ
ーンに区分されており、各パターンにはエミッタ，コレ
クタ，ゲートの各端子フレームを接続するはんだ付けラ
ンド２Ｅ，２Ｃ，２Ｇが形成されている。
【００１５】図４は、エミッタ，コレクタ，ゲートの各
端子フレーム５，６，７を組み込んだ端子ケース兼用の
外囲樹脂ケース４を図３の回路組立体に固着した組立状
態の平面図を示している。次に、各端子フレーム５，
６，７を組み込んだ外囲樹脂ケース４の詳細構造を図５
(a) 〜(c) 、および図６(a) 〜(c) に示す。ここで、エ
ミッタ端子フレーム５，コレクタ端子フレーム６は銅板
を打ち抜いて図６(b),(c) で示すように曲げ加工し、さ
らに別部品のエミッタ主端子片５ｂ，コレクタ主端子片
６ｂを溶接接合して作られたものである。また、エミッ
タ，コレクタの補助端子片５ｃ，６ｃはそれぞれエミッ
タ端子フレーム５，コレクタ端子フレーム６の端部に引
出し形成されている。なお、図示してないが、ゲート端
子フレーム７についても同様に銅板を打ち抜いて作製
し、そのフレームにセラミックス基板２とはんだ接合す
る脚片７ａ，および外部に導出する端子片７ｂが折り曲
げ形成されている。
端子フレーム５，６，７を組み込んだ端子ケース兼用の
外囲樹脂ケース４を図３の回路組立体に固着した組立状
態の平面図を示している。次に、各端子フレーム５，
６，７を組み込んだ外囲樹脂ケース４の詳細構造を図５
(a) 〜(c) 、および図６(a) 〜(c) に示す。ここで、エ
ミッタ端子フレーム５，コレクタ端子フレーム６は銅板
を打ち抜いて図６(b),(c) で示すように曲げ加工し、さ
らに別部品のエミッタ主端子片５ｂ，コレクタ主端子片
６ｂを溶接接合して作られたものである。また、エミッ
タ，コレクタの補助端子片５ｃ，６ｃはそれぞれエミッ
タ端子フレーム５，コレクタ端子フレーム６の端部に引
出し形成されている。なお、図示してないが、ゲート端
子フレーム７についても同様に銅板を打ち抜いて作製
し、そのフレームにセラミックス基板２とはんだ接合す
る脚片７ａ，および外部に導出する端子片７ｂが折り曲
げ形成されている。
【００１６】そして、各端子フレームを外囲樹脂ケース
４に組み込むには、端子フレーム５，６，７をそれぞれ
所定の位置に位置決めして外囲樹脂ケース４の成形金型
にセットし、金型に成形樹脂を注入して一体にインサー
ト成形するとともに、このモールド成形時にエミッタ主
端子片５ｂの立ち上がり基部を含むエミッタ端子フレー
ム５の周りを図６(a) で示すように成形樹脂１０で封止
する。なお、図５で示すように、エミッタ端子フレーム
５，コレクタ端子フレーム６の端部は外囲樹脂ケース４
の内方に突き出した左右のＵ字形アーム部４ｂ，および
膨出部４ｃに支持され、ゲート端子フレーム７は外囲樹
脂ケース４の内周面に沿ってその周壁の中に埋設されて
いる。
４に組み込むには、端子フレーム５，６，７をそれぞれ
所定の位置に位置決めして外囲樹脂ケース４の成形金型
にセットし、金型に成形樹脂を注入して一体にインサー
ト成形するとともに、このモールド成形時にエミッタ主
端子片５ｂの立ち上がり基部を含むエミッタ端子フレー
ム５の周りを図６(a) で示すように成形樹脂１０で封止
する。なお、図５で示すように、エミッタ端子フレーム
５，コレクタ端子フレーム６の端部は外囲樹脂ケース４
の内方に突き出した左右のＵ字形アーム部４ｂ，および
膨出部４ｃに支持され、ゲート端子フレーム７は外囲樹
脂ケース４の内周面に沿ってその周壁の中に埋設されて
いる。
【００１７】次に、前記した外囲樹脂ケース４を図４の
ように金属ベース３の周縁に重ね合わせて接着し、さら
に各端子フレーム５，６，７から下方に延びた脚片５
ａ，６ａ，７ａとセラミックス基板２の導体パターン２
ａとの間ははんだ付けした後、外囲樹脂ケース４の中に
シリコーンゲルを注入する。この場合に、図１で述べた
ようにシリコーンゲル９の充填量は、コレクタ端子フレ
ーム６がシリコーンゲルの層内に埋没し、エミッタ端子
フレーム５がシリコーンゲル９の上に露呈するような充
填レベルＨ1 に設定する。そして、シリコーンゲルの充
填後に外囲樹脂ケース４に上蓋４ａを被せ、エミッタ，
コレクタの各主端子片５ｂ，６ｂを曲げ加工して製品が
完成する。
ように金属ベース３の周縁に重ね合わせて接着し、さら
に各端子フレーム５，６，７から下方に延びた脚片５
ａ，６ａ，７ａとセラミックス基板２の導体パターン２
ａとの間ははんだ付けした後、外囲樹脂ケース４の中に
シリコーンゲルを注入する。この場合に、図１で述べた
ようにシリコーンゲル９の充填量は、コレクタ端子フレ
ーム６がシリコーンゲルの層内に埋没し、エミッタ端子
フレーム５がシリコーンゲル９の上に露呈するような充
填レベルＨ1 に設定する。そして、シリコーンゲルの充
填後に外囲樹脂ケース４に上蓋４ａを被せ、エミッタ，
コレクタの各主端子片５ｂ，６ｂを曲げ加工して製品が
完成する。
【００１８】
【発明の効果】以上述べたように、この発明の構成によ
れば、絶縁基板の導体パターンにマウントした半導体素
子と、絶縁基板を搭載した放熱用金属ベースと、金属ベ
ースに組合せた端子ケース兼用の上蓋付き外囲樹脂ケー
スと、外囲樹脂ケースの内方に布設してその脚部を絶縁
基板の導体パターンにはんだ接合した半導体素子の各電
極に対応する外部導出端子用の端子フレームとからな
り、前記各端子フレームから立ち上がる主端子片を外囲
樹脂ケースの上面側に並べて引き出すとともに、外囲樹
脂ケース内にゲル状封止樹脂を充填した半導体装置にお
いて、異極の主回路端子フレームを上下に位置をずらし
て外囲樹脂ケースの内方に布設するとともに、上位側に
布設した端子フレームに対しては、少なくとも主端子片
の立ち上がり基部を含む周域を外囲樹脂ケースと同材で
封止し、下位側に布設した端子フレームを外囲樹脂ケー
ス内に注入したゲル状封止樹脂で封止するものとし、そ
のゲル状封止樹脂の充填量は、具体的に下位側に布設し
た端子フレームがゲル状樹脂の中に埋没し、上位側に布
設した端子フレームがゲル状封止樹脂の上に露呈するよ
うなレベルに定めたことにより、 (1) 上下に並ぶ異極の端子フレーム相互間，および各端
子フレームから引出した主端子片基部の相互間に必要な
絶縁耐圧が、上位の端子フレームを封止した外囲樹脂ケ
ースと同材の成形樹脂，および下位の端子フレームを封
止した樹脂ケース内に充填したゲル状封止樹脂により確
保される。
れば、絶縁基板の導体パターンにマウントした半導体素
子と、絶縁基板を搭載した放熱用金属ベースと、金属ベ
ースに組合せた端子ケース兼用の上蓋付き外囲樹脂ケー
スと、外囲樹脂ケースの内方に布設してその脚部を絶縁
基板の導体パターンにはんだ接合した半導体素子の各電
極に対応する外部導出端子用の端子フレームとからな
り、前記各端子フレームから立ち上がる主端子片を外囲
樹脂ケースの上面側に並べて引き出すとともに、外囲樹
脂ケース内にゲル状封止樹脂を充填した半導体装置にお
いて、異極の主回路端子フレームを上下に位置をずらし
て外囲樹脂ケースの内方に布設するとともに、上位側に
布設した端子フレームに対しては、少なくとも主端子片
の立ち上がり基部を含む周域を外囲樹脂ケースと同材で
封止し、下位側に布設した端子フレームを外囲樹脂ケー
ス内に注入したゲル状封止樹脂で封止するものとし、そ
のゲル状封止樹脂の充填量は、具体的に下位側に布設し
た端子フレームがゲル状樹脂の中に埋没し、上位側に布
設した端子フレームがゲル状封止樹脂の上に露呈するよ
うなレベルに定めたことにより、 (1) 上下に並ぶ異極の端子フレーム相互間，および各端
子フレームから引出した主端子片基部の相互間に必要な
絶縁耐圧が、上位の端子フレームを封止した外囲樹脂ケ
ースと同材の成形樹脂，および下位の端子フレームを封
止した樹脂ケース内に充填したゲル状封止樹脂により確
保される。
【００１９】(2) しかも、外囲樹脂ケース内に注入する
ゲル状封止樹脂の充填量は、外囲樹脂ケースが満杯にな
るまで注入する必要はなく、下位側に布設した端子フレ
ームの高さレベルに合わせて該端子フレームが埋没する
ような低いレベルに設定すればよいので、組立工程の途
上で液状の封止樹脂を外囲樹脂ケースに注入した封止樹
脂がケースから溢れ出るのを確実に回避できる。
ゲル状封止樹脂の充填量は、外囲樹脂ケースが満杯にな
るまで注入する必要はなく、下位側に布設した端子フレ
ームの高さレベルに合わせて該端子フレームが埋没する
ような低いレベルに設定すればよいので、組立工程の途
上で液状の封止樹脂を外囲樹脂ケースに注入した封止樹
脂がケースから溢れ出るのを確実に回避できる。
【００２０】これにより、異極端子間に十分な絶縁を確
保しつつ、ゲル状封止樹脂を外囲樹脂ケース内に充填す
る工程では、従来のように封止樹脂が外囲樹脂ケースか
ら溢れ出てケース外面に付着するといった外観不良を回
避して製品の歩留りを向上できる。
保しつつ、ゲル状封止樹脂を外囲樹脂ケース内に充填す
る工程では、従来のように封止樹脂が外囲樹脂ケースか
ら溢れ出てケース外面に付着するといった外観不良を回
避して製品の歩留りを向上できる。
【図１】本発明の基本実施例による半導体装置の組立構
造を略示的に表した断面図
造を略示的に表した断面図
【図２】図１に対応する従来の半導体装置の組立構造を
表す断面図
表す断面図
【図３】ＩＧＢＴモジュールを対象に、その金属ベース
上に複数枚のセラミックス基板を搭載した組立状態を表
す平面図
上に複数枚のセラミックス基板を搭載した組立状態を表
す平面図
【図４】図３の組立体の上に、端子フレームを布設した
外囲樹脂ケースを固着した組立状態を表す平面図
外囲樹脂ケースを固着した組立状態を表す平面図
【図５】図４における外囲樹脂ケースの詳細構造図であ
り、(a) は平面図、(b),(c) はそれぞれ(a) 図の矢視Ｘ
−Ｘ，Ｙ−Ｙ断面図
り、(a) は平面図、(b),(c) はそれぞれ(a) 図の矢視Ｘ
−Ｘ，Ｙ−Ｙ断面図
【図６】図５における端子フレームの構造図であり、
(a) はエミッタ端子フレームから引出したエミッタ主端
子片周辺部分の斜視図、(b),(c) はそれぞれエミッタ端
子フレーム, コレクタ端子フレームの平面図
(a) はエミッタ端子フレームから引出したエミッタ主端
子片周辺部分の斜視図、(b),(c) はそれぞれエミッタ端
子フレーム, コレクタ端子フレームの平面図
１ ＩＧＢＴチップ素子（半導体素子） ２ セラミックス基板（絶縁基板） ２ａ 導体パターン ３ 金属ベース ４ 外囲樹脂ケース ４ａ 上蓋 ５ エミッタ端子フレーム ５ａ 脚片 ５ｂ エミッタ主端子片 ５ｃ エミッタ補助端子片 ６ コレクタ端子フレーム ６ａ 脚片 ６ｂ コレクタ主端子片 ６ｃ コレクタ補助端子片 ７ ゲート端子フレーム ９ シリコーンゲル（ゲル状封止樹脂） １０ コレクタ端子フレーム封止用の成形樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５２Ｑ ６５５Ｚ
Claims (3)
- 【請求項１】絶縁基板の導体パターンにマウントした半
導体素子と、絶縁基板を搭載した放熱用金属ベースと、
金属ベースに組合せた端子ケース兼用の上蓋付き外囲樹
脂ケースと、外囲樹脂ケースの内方に布設してその脚部
を絶縁基板の導体パターンにはんだ接合した半導体素子
の各電極に対応する外部導出端子用の端子フレームとか
らなり、前記各端子フレームから立ち上がる主端子片を
外囲樹脂ケースの上面側に並べて引き出すとともに、外
囲樹脂ケース内にゲル状封止樹脂を充填した半導体装置
において、異極の主回路端子フレームを上下に相対位置
をずらして外囲樹脂ケースの内方に布設するとともに、
上位側に布設した端子フレームに対しては、少なくとも
主端子片の立ち上がり基部を含む周域を外囲樹脂ケース
と同材で封止し、下位側に布設した端子フレームを外囲
樹脂ケース内に注入したゲル状封止樹脂で封止したこと
を特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、外囲
樹脂ケース内に注入するゲル状樹脂の充填レベルを、下
位側に布設した端子フレームがゲル状樹脂の中に埋没
し、上位側に布設した端子フレームがゲル状樹脂の上に
露呈するようなレベルに定めたことを特徴とする半導体
装置。 - 【請求項３】請求項１，または２記載の半導体装置にお
いて、半導体素子が絶縁ゲート型バイポーラトランジス
タ（ＩＧＢＴ）であり、外囲樹脂ケース内にインサート
成形したエミッタ端子フレーム，コレクタ端子フレー
ム，およびゲート端子フレームのうち、エミッタ端子フ
レームとコレクタ端子フレームを上下に位置をずらして
樹脂ケースの内方に布設した上で、各端子フレームから
上方に立ち上がるミッタ主端子片，コレクタ主端子片を
ケース蓋を貫通して外囲樹脂ケースの上面に引き出すと
ともに、上位側に敷設した端子フレームに対しては、そ
の主端子片の立ち上がり基部を含む周域を外囲樹脂ケー
スと同材で封止し、下位側の端子フレームを外囲樹脂ケ
ース内に注入したシリコーンゲルで封止したことを特徴
とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09139600A JP3132651B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
| US09/082,480 US6011302A (en) | 1997-05-29 | 1998-05-21 | Semiconductor device with reduced amount of sealing resin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09139600A JP3132651B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335523A true JPH10335523A (ja) | 1998-12-18 |
| JP3132651B2 JP3132651B2 (ja) | 2001-02-05 |
Family
ID=15249054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09139600A Expired - Fee Related JP3132651B2 (ja) | 1997-05-29 | 1997-05-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132651B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205058A (ja) * | 2007-02-19 | 2008-09-04 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008210942A (ja) * | 2007-02-26 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| WO2011115081A1 (ja) * | 2010-03-16 | 2011-09-22 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2015026724A (ja) * | 2013-07-26 | 2015-02-05 | 住友電気工業株式会社 | 半導体モジュール |
| CN112510000A (zh) * | 2020-11-17 | 2021-03-16 | 扬州国扬电子有限公司 | 一种驱动回路低寄生电感的功率模块 |
-
1997
- 1997-05-29 JP JP09139600A patent/JP3132651B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205058A (ja) * | 2007-02-19 | 2008-09-04 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008210942A (ja) * | 2007-02-26 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| WO2011115081A1 (ja) * | 2010-03-16 | 2011-09-22 | 富士電機システムズ株式会社 | 半導体装置 |
| CN102576706A (zh) * | 2010-03-16 | 2012-07-11 | 富士电机株式会社 | 半导体器件 |
| US8441117B2 (en) | 2010-03-16 | 2013-05-14 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP5418668B2 (ja) * | 2010-03-16 | 2014-02-19 | 富士電機株式会社 | 半導体装置 |
| JP2015026724A (ja) * | 2013-07-26 | 2015-02-05 | 住友電気工業株式会社 | 半導体モジュール |
| CN112510000A (zh) * | 2020-11-17 | 2021-03-16 | 扬州国扬电子有限公司 | 一种驱动回路低寄生电感的功率模块 |
| CN112510000B (zh) * | 2020-11-17 | 2024-04-09 | 扬州国扬电子有限公司 | 一种驱动回路低寄生电感的功率模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132651B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004321B1 (ko) | 반도체 장치 | |
| US5293069A (en) | Ceramic-glass IC package assembly having multiple conductive layers | |
| CN101263596A (zh) | 可逆多占地面积封装和制造方法 | |
| US10854524B2 (en) | Power semiconductor module | |
| JP6149932B2 (ja) | 半導体装置 | |
| JP2739954B2 (ja) | 電力用半導体装置とその製造方法 | |
| CN101556946A (zh) | 形成半导体封装件的方法及其结构 | |
| JPS59138339A (ja) | 半導体装置 | |
| JPH10125856A (ja) | パワー半導体装置 | |
| JP3132651B2 (ja) | 半導体装置 | |
| US20050161778A1 (en) | Power module and power module assembly | |
| US6011302A (en) | Semiconductor device with reduced amount of sealing resin | |
| JPH1041460A (ja) | 半導体装置 | |
| US20210242111A1 (en) | Power semiconductor device and method for fabricating a power semiconductor device | |
| JP2017092388A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JP2000244077A (ja) | 樹脂成形基板と電子部品組み込み樹脂成形基板 | |
| JPS62104145A (ja) | 半導体装置 | |
| JP2759023B2 (ja) | 半導体装置、その製造方法およびその製造に使用されるケースユニット | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 | |
| JPS5931048A (ja) | 半導体装置 | |
| JP3392039B2 (ja) | 電力用ダイオードモジュール | |
| JPH0662550U (ja) | 複合半導体装置 | |
| KR100431315B1 (ko) | 반도체패키지및그제조방법 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |