JP2008210942A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008210942A
JP2008210942A JP2007045338A JP2007045338A JP2008210942A JP 2008210942 A JP2008210942 A JP 2008210942A JP 2007045338 A JP2007045338 A JP 2007045338A JP 2007045338 A JP2007045338 A JP 2007045338A JP 2008210942 A JP2008210942 A JP 2008210942A
Authority
JP
Japan
Prior art keywords
electrode pad
control
external electrode
circuit board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007045338A
Other languages
English (en)
Other versions
JP4798020B2 (ja
Inventor
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007045338A priority Critical patent/JP4798020B2/ja
Publication of JP2008210942A publication Critical patent/JP2008210942A/ja
Application granted granted Critical
Publication of JP4798020B2 publication Critical patent/JP4798020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

【目的】レーザ溶接で制御端子を接続する半導体装置において、レーザ溶接部が絶縁回路基板に到達しない半導体装置およびその製造方法を提供する
【解決手段】半導体チップ4の制御電極パッド5と絶縁回路基板の外部電極パッド3とをリードフレーム14で接続し、このリードフレーム14に制御端子15をレーザ溶接にて接合することによって、レーザ溶接部16が絶縁回路基板のセラミックス1に到達するのを防止して、溶接バラツキによる絶縁回路基板の絶縁耐圧不良とスパッタ飛散による電気的短絡不良を防止することができ、製造歩留まりを向上できる。
【選択図】 図1

Description

この発明は、半導体チップの表面に形成された制御電極パッド(ゲート電極パッドおよびセンシング電極パッド)と絶縁回路基板の表面に形成された外部電極パッドとをリードフレームで接続し、このリードフレームに制御端子をレーザ溶接した半導体装置およびその製造方法に関する。
図8は、従来の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。
この半導体装置は、セラミックス1と、セラミックス1上に形成した各種の外部電極パッド3とコレクタ銅箔2と、コレクタ銅箔2にはんだ9で接合した半導体チップ4と、半導体チップ4上に形成された各種の制御電極パッド5と、外部電極パッド3と制御電極パッド5を電気的に接続するアルミワイヤ6と、外部電極パッド3とレーザ溶接で接合する制御端子7と、この制御端子7をあらかじめインサートして固着した図示しない樹脂ケースとで構成される。制御電極パッド5はゲート電極パッドやセンシング電極パッドなどであり、ゲート電極パッドはIGBTなどの制御半導体素子のゲート電極パッドであり、センシング電極パッドはこの制御半導体素子の温度などを検出・監視するセンシング電極パッドである。
図9〜図11は、図8の半導体装置の製造方法を工程順に示した製造工程図である。図の(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図である。ここでは制御端子7の接続方法について説明する。
まず、図9に示すように、厚さ0.4mmの外部電極パッド3及び厚さ0.4mmのコレクタ銅箔2をその表面に予め形成してある厚さ0.3mmのセラミックス1(AlやSi又はAlN)のコレクタ銅箔2と半導体チップ4とをはんだ9により接合する。
次に、図10に示すように、制御電極パッド5(アルミニウム)と外部電極パッド3(銅)とをφ125μm〜φ400μmのアルミワイヤ6にて接続する。アルミワイヤ6と制御電極パッド5及びアルミワイヤ6と外部電極パッド3とは、超音波接合される。
この後、図11に示すように、外部電極パッド3と制御端子7をレーザ溶接で接合する。ここで用いられるレーザは、点溶接(スポット溶接)であるので照射時間が短時間のパルスレーザである。外部電極パッド3と制御端子7はレーザ溶接部8にて接合される。
また、特許文献によれば、半導体素子を搭載するための配線パターンを形成した基板とリードとをレーザにより接合してなる半導体素子搭載用基板であって、基板の電極パッドと接合するリードの先端部分がリードの他の部分より薄く形成されていることが開示されている。
特開平7−94845号公報
前記した外部電極パッド3と制御端子7との接合構造においては、以下の課題がある。すなわち、溶接バラツキが生じた場合に、外部電極パッド3及びセラミックス1をレーザ光が貫通し、セラミックスの絶縁耐圧が低下して絶縁耐圧不良となる。
図12は、制御端子と外部電極パッドのレーザ溶接状態を示す図であり、同図(a)は正常な場合の図、同図(b)は異常な場合の図である。
図12(a)において、レーザ溶接で適正溶け込み深さが得られ、レーザ溶接部8における溶融部は外部電極パッド3内で停止していて問題は無い。
しかし、図12(b)に示すように、絶縁回路基板のセラミック1をレーザ溶接部8が貫通した場合、セラミックス1の裏側に形成した図示しない裏面銅箔と表側に形成した外部電極パッド3の間で絶縁不良を招く。
また、絶縁回路基板のセラミックス1までレーザ溶接部8が到達すると、セラミックス1のレーザエネルギーの吸収率が高いために、セラミックス1の温度が急激に上昇して、瞬時にセラミックス1が溶融してセラミックス1に貫通孔11が開き、溶融した電極パッド3や制御端子7の一部がスパッタ10となって大量に飛散する。このスパッタ10が半導体チップ4表面や図示しない回路部分に飛散することで焼損したり、短絡したりする。
この発明の目的は、前記の課題を解決して、レーザ溶接部が絶縁回路基板に到達しない半導体装置およびその製造方法を提供することである。
前記の目的を達成するために、外部電極パッドを有する絶縁回路基板と、該絶縁回路基板上に固着し制御電極パッドを有する半導体チップとを具備する半導体装置において、前記外部電極パッドと前記制御電極パッドとを互いに接続する接続導体板(リードフレーム)と、該接続導体板にレーザ溶接で固着される制御端子とを備えた構成とする。
また、前記接続導体板は、複数の外部電極パッドと複数の制御電極パッドとをそれぞれ接続するために複数設けられ、該複数の接続導体板は、相互に樹脂で固定されているとよい。
また、前記制御電極パッドは、ゲート信号またはセンシング信号を伝えるパッドである。
また、外部電極パッドを有する絶縁回路基板と、該絶縁回路基板上に固着し制御電極パッドを有する制御用半導体チップとを具備し、前記外部電極パッドと前記制御電極パッドとを接続導体板で互いに接続し、該接続導体板に制御端子をレーザ溶接で固着する半導体装置の製造方法において、
位置決め治具を用いて前記接続導体板の一端を前記外部電極パッドに、他端を前記制御電極パッドにそれぞれ位置決めする工程と、前記接続導体板の一端を前記外部電極パッドに、他端を前記制御電極パッドにそれぞれ固着する工程と、前記固定治具を前記接続導体板から取り去る工程と、前記接続導体板に前記制御端子をレーザ溶接する工程と、を含む製造方法とする。
この発明によれば、半導体チップの制御電極パッドと絶縁回路基板の外部電極パッドとを接続導体板(リードフレーム)で接続し、この接続導体板に制御端子をレーザ溶接にて接合することによって、レーザ溶接部が絶縁回路基板のセラミックスに到達するのを防止して、溶接バラツキによる絶縁回路基板の絶縁耐圧不良とスパッタ飛散による電気的短絡不良を防止することができ、製造歩留まりを向上できる。
実施の形態を以下の実施例で説明する。
図1は、この発明の第1実施例の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。この半導体装置は、例えば、パワーICのように、半導体チップにIGBT(絶縁ゲート型バイポーラトランジスタ)やMOSFET(MOSゲート型電界効果トランジスタ)などのゲート電極を有する制御半導体素子と、この制御半導体素子の温度や電流および印加電圧などを検知・監視するセンシング機能を有する素子(検知・監視素子)などが内蔵された場合を例として挙げた。図ではエミッタ電極(もしくはソース電極)は省略されている。本実施例では制御端子が3個の場合を例に挙げたがこれに限るものではない。
勿論、半導体チップとしてはIGBTやMOSFETなどの制御半導体素子のみの場合もあるがここでは説明を省略する。
図1の半導体装置は、セラミックス1と、セラミックス1上に形成した各種の外部電極パッド3とコレクタ銅箔2と、コレクタ銅箔2にはんだ9で接合した半導体チップ4と、半導体チップ4上に形成された各種の制御電極パッド5と、外部電極パッド3および制御電極パッド5にはんだ12、13で固着されるリードフレーム14(接続導体板)と、このリードフレーム14とレーザ溶接で接合する制御端子15と、図示しない樹脂ケースとで構成される。樹脂ケースにはあらかじめ制御端子15がインサートされて固着されている。制御電極パッド5はゲート電極パッドやセンシング電極パッドなどであり、ゲート電極パッドはIGBTなどの制御半導体素子のゲート信号を伝達する電極パッドであり、センシング電極パッドはこの制御半導体素子の温度などを検出・監視するセンシング信号を伝達する電極パッドである。図1の例では制御電極パッドは3つあり、それぞれに対応する外部電極パッド3とリードフレーム14で接続されている。
図2〜図4は、図1の半導体装置の製造方法を工程順に示した製造工程図である。各図の(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図である。ここでは制御端子15の接続方法について説明する。ここでは制御端子15はリードフレーム14を介して半導体チップ4に形成されたゲート電極パッドやセンシング電極パッドに接続する。
まず、図2に示すように、厚さ0.4mmの外部電極パッド3及び厚さ0.4mmのコレクタ銅箔2をその表面に予め形成してある厚さ0.3mmのセラミックス1(AlやSi又はAlN)のコレクタ銅箔2と半導体チップ4とをはんだ9により接合する。
次に、図3において、外部電極パッド3とリードフレーム14及び制御電極パッド5とリードフレーム14とをそれぞれはんだ12及び13で接合する。このとき、図5に示すような位置決め治具17を用いる。図5は、位置決め治具の構成図であり、同図(a)は平面図、同図(b)は同図(a)の矢印Aから見た側面図である。図6は位置決め治具でリードフレームを開口部に挿入し位置決めした後ではんだ付けした状態の図であり、同図(a)は平面図、同図(b)は同図(a)の矢印Aから見た側面図である。同図(b)には半導体チップ4および絶縁回路基板(セラミックス1上にコレクタ銅箔2、外部電極パッド3および図示しない裏面銅箔を形成したもの)も示した。まず、位置決め治具17の底部の段差を半導体チップ4の端部に合わせ、位置決め治具17の開口部18から外部電極パッド3および制御電極パッド5が見えるように位置決め治具17をセットする。つぎに、位置決め治具17の開口部18にリードフレーム14をセットしてリードフレーム14の一端を外部電極パッド3に他端を制御電極パッド5に位置決めする。
ここで、図1に示した半導体チップ4を絶縁回路基板のコレクタ銅箔2にはんだ接合する際に、同時にリードフレーム14をはんだ接合しても良い。リードフレーム14の形状は、要するに、外部電極パッド3、制御電極パッド5にそれぞれはんだ接合可能な平坦な面と、制御端子15をレーザ溶接するための平坦な面を備えていればよい。また外部電極パッド3と制御電極パッド5の間の電気的な接続を行うための導電性と、制御端子15をレーザ溶接するための機械的な強度が必要となる。リードフレーム14は、例えば、図1に示すように上面が平坦なΩ字型としてもよい。あるいはコ字型(コの字の開いている下)にしてもよい。
リードフレーム14のはんだ接合の後、リードフレームから位置決め治具17を取り外し、図4に示すように制御端子15とリードフレーム14をレーザ溶接する。このとき用いるレーザ光の波長は0.19μm〜10.6μmが好適である。また、レーザ光のスポット径は、例えば、φ0.4、φ0.6、φ0.8などがある。
本発明の制御端子15の接合方法は、従来の制御端子7の接合方法と異なり、絶縁回路基板上に直接レーザ溶接を行うのではなく、リードフレーム14にレーザ溶接を行う。制御端子15のリードフレーム14への溶接箇所は、精度と溶接強度が確保できれば、リードフレーム14上のどの部分でもよい。例えば、リードフレーム14の端部であって、外部電極パッドにはんだ接合されている部分に制御端子15を溶接してもよい。あるいは、図1に示すように、リードフレーム14の上面の平坦な部分に制御端子15を溶接してもよい。制御電極パッド5は半導体チップ4の表面に微小な間隔(例えば、2mm)を隔てて並んでいるため、これに接合されるリードフレーム14の幅も狭い。
従って、制御端子15を溶接するには、上面の平坦な部分で行った方が溶接工程は容易である。さらに、上面の平坦な部分の下側は、図1に示すように、絶縁回路基板との間に空間があるため、溶接バラツキによりレーザ溶接部16が絶縁回路基板の外部電極パッド3を貫通してセラミックス1に到達してしまう危険性は無くなる。
また、リードフレーム14を制御電極パッド5及び外部電極パッド3にはんだ13、12接合する工程を、絶縁回路基板上に半導体チップ4をはんだ9接合する工程と同時に行えば、従来の端子接合方法での工程におけるアルミワイヤ6の接合工程分、工程削減が行えるメリットがある。
また、絶縁回路基板と離れているリードフレーム14に制御端子15をレーザ溶接することで、レーザ溶接部16が絶縁回路基板のセラミックス1に到達することはなくなり、溶接バラツキによる絶縁回路基板の絶縁耐圧不良とスパッタ飛散による電気的短絡不良を防止することができ、製造歩留まりを向上できる。
本発明の制御端子15の材質としては、銅・銅合金・アルミニウム・アルミニウム合金が使用できる。レーザ溶接の際のスパッタが発生しにくい銅合金のリン青銅を用いるのが好適である。
図7は、この発明の第2実施例の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。
図1との違いは、複数のリードフレーム14をあらかじめ樹脂19中にインサートして、複数のリードフレーム14を樹脂19で相互に固定している点である。リードフレーム14の固定は、制御端子15の溶接に支障のない部分を樹脂で覆って行う。
リードフレーム14は樹脂19にインサートされて固定されているので外部電極パッド3および制御電極パッド5へのはんだ12、13付けが容易にできる。
また、複数のリードフレーム14の相互の位置および外部電極パッド3、制御電極パッド5との位置について、樹脂19でリードフレーム14があらかじめ固定されているので位置決めが容易である。
第1実施例では位置決め治具17に複数本のリードフレーム14を一つづつセットする必要があったが、第2実施例では位置決め治具17にリードフレーム14を一括セットできるので作業性が向上し製造工数を減じることができる。
複数のリードフレーム14を、あらかじめ樹脂19で固定したのち、所定の箇所にはんだ付けする。はんだ接合の加熱に耐えられるように、樹脂19には耐熱性のある(例えば、熱硬化性樹脂)を用いる。
この発明の第1実施例の半導体装置の構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図 図1の半導体装置の製造工程図 図2に続く、図1の半導体装置の製造工程図 図3に続く、図1の半導体装置の製造工程図 位置決め治具の構成図であり、(a)は平面図、(b)は(a)の矢印Aから見た側面図 位置決め治具でリードフレームを開口部に挿入し位置決めした後ではんだ付けした状態の図であり、(a)は平面図、(b)は(a)の矢印Aから見た側面図 この発明の第2実施例の半導体装置の構成図であり、(a)は要部平面図、(b)は同図(a)のX−X線で切断した要部断面図 従来の半導体装置の構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図 図8の半導体装置の製造工程図 図9に続く、図8の半導体装置の製造工程図 図10に続く、図8の半導体装置の製造工程図 制御端子と外部電極パッドのレーザ溶接状態を示す図であり、(a)は正常な場合の図、(b)は異常な場合の図
符号の説明
1 セラミックス
2 コレクタ銅箔
3 外部電極パッド
4 半導体チップ
5 制御電極パッド
6 アルミワイヤ
7 制御端子
8、16 レーザ溶接部
9、12、13 はんだ
10 スパッタ
11 貫通穴
14 リードフレーム
15 制御端子
17 位置決め治具
18 開口部
19 樹脂

Claims (4)

  1. 外部電極パッドを有する絶縁回路基板と、該絶縁回路基板上に固着し制御電極パッドを有する半導体チップとを具備する半導体装置において、前記外部電極パッドと前記制御電極パッドとを互いに接続する接続導体板と、該接続導体板にレーザ溶接で固着される制御端子とを備えたことを特徴とする半導体装置。
  2. 前記接続導体板は、複数の外部電極パッドと複数の制御電極パッドとをそれぞれ接続するために複数設けられ、該複数の接続導体板は、相互に樹脂で固定されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記制御電極パッドが、ゲート信号またはセンシング信号を伝えるパッドであることを特徴とする請求項1に記載の半導体装置。
  4. 外部電極パッドを有する絶縁回路基板と、該絶縁回路基板上に固着し制御電極パッドを有する制御用半導体チップとを具備し、前記外部電極パッドと前記制御電極パッドとを接続導体板で互いに接続し、該接続導体板に制御端子をレーザ溶接で固着する半導体装置の製造方法において、
    位置決め治具を用いて前記接続導体板の一端を前記外部電極パッドに、他端を前記制御電極パッドにそれぞれ位置決めする工程と、前記接続導体板の一端を前記外部電極パッドに、他端を前記制御電極パッドにそれぞれ固着する工程と、前記固定治具を前記接続導体板から取り去る工程と、前記接続導体板に前記制御端子をレーザ溶接する工程と、を含むことを特徴とする半導体装置の製造方法。
JP2007045338A 2007-02-26 2007-02-26 半導体装置およびその製造方法 Active JP4798020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007045338A JP4798020B2 (ja) 2007-02-26 2007-02-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045338A JP4798020B2 (ja) 2007-02-26 2007-02-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008210942A true JP2008210942A (ja) 2008-09-11
JP4798020B2 JP4798020B2 (ja) 2011-10-19

Family

ID=39787006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045338A Active JP4798020B2 (ja) 2007-02-26 2007-02-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4798020B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2156785A1 (en) 2008-08-19 2010-02-24 Fujikura, Ltd. Endoscope system
JP2010278107A (ja) * 2009-05-27 2010-12-09 Aisin Aw Co Ltd 半導体装置及び接続部材
JP2013197560A (ja) * 2012-03-23 2013-09-30 Hitachi Ltd パワー半導体モジュール
CN109249129A (zh) * 2017-07-14 2019-01-22 赛米控电子股份有限公司 通过焊接方法制造功率电子子模块的方法
CN110021579A (zh) * 2018-01-09 2019-07-16 半导体元件工业有限责任公司 半导体封装件及用于制造半导体封装件的方法
DE112018002384T5 (de) 2017-05-10 2020-01-16 Rohm Co., Ltd. Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige
JP6667737B1 (ja) * 2019-06-03 2020-03-18 三菱電機株式会社 半導体モジュールおよび電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6363588A (ja) * 1986-09-05 1988-03-19 Matsushita Electric Ind Co Ltd リ−ドフレ−ム取付方法
JPH05157037A (ja) * 1991-12-06 1993-06-22 Hitachi Ltd 電子回路ユニット、内燃機関の点火装置及び内燃機関の点火時期制御装置
JPH10335523A (ja) * 1997-05-29 1998-12-18 Fuji Electric Co Ltd 半導体装置
JP2002043779A (ja) * 2000-07-21 2002-02-08 Denso Corp 電子部品の組み付け構造
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6363588A (ja) * 1986-09-05 1988-03-19 Matsushita Electric Ind Co Ltd リ−ドフレ−ム取付方法
JPH05157037A (ja) * 1991-12-06 1993-06-22 Hitachi Ltd 電子回路ユニット、内燃機関の点火装置及び内燃機関の点火時期制御装置
JPH10335523A (ja) * 1997-05-29 1998-12-18 Fuji Electric Co Ltd 半導体装置
JP2002043779A (ja) * 2000-07-21 2002-02-08 Denso Corp 電子部品の組み付け構造
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2156785A1 (en) 2008-08-19 2010-02-24 Fujikura, Ltd. Endoscope system
JP2010278107A (ja) * 2009-05-27 2010-12-09 Aisin Aw Co Ltd 半導体装置及び接続部材
JP2013197560A (ja) * 2012-03-23 2013-09-30 Hitachi Ltd パワー半導体モジュール
DE112018002384T5 (de) 2017-05-10 2020-01-16 Rohm Co., Ltd. Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige
US11302665B2 (en) 2017-05-10 2022-04-12 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
CN109249129A (zh) * 2017-07-14 2019-01-22 赛米控电子股份有限公司 通过焊接方法制造功率电子子模块的方法
CN109249129B (zh) * 2017-07-14 2022-09-27 赛米控电子股份有限公司 通过焊接方法制造功率电子子模块的方法
CN110021579A (zh) * 2018-01-09 2019-07-16 半导体元件工业有限责任公司 半导体封装件及用于制造半导体封装件的方法
JP6667737B1 (ja) * 2019-06-03 2020-03-18 三菱電機株式会社 半導体モジュールおよび電力変換装置
WO2020245880A1 (ja) * 2019-06-03 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
JP4798020B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
US8710666B2 (en) Semiconductor device and method for fabricating the same
US10442035B2 (en) Laser welding method
JP4798020B2 (ja) 半導体装置およびその製造方法
JP6602480B2 (ja) 半導体装置
JP5098951B2 (ja) 半導体装置
JP5239291B2 (ja) 半導体装置およびその製造方法
JP4985012B2 (ja) 半導体装置およびその製造方法
JP4722757B2 (ja) 半導体装置の製造方法
EP1868244B1 (en) Semiconductor device
JP2008162341A (ja) 電子制御装置
JP2008098586A (ja) 半導体装置
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP2008205058A (ja) 半導体装置
JP6104098B2 (ja) 電力用半導体装置およびその製造方法
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006339174A (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP2019133965A (ja) 半導体装置及びその製造方法
JP2020013866A (ja) 電力用半導体装置の製造方法
JP2006005107A (ja) 回路構成体
JPH11121684A (ja) 電力用トランジスタの実装構造
JP2005235680A (ja) チップ型ヒューズおよびその製造方法
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP2006303086A (ja) 半導体装置
WO2017208941A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4798020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250