JP2000068447A - パワーモジュール - Google Patents

パワーモジュール

Info

Publication number
JP2000068447A
JP2000068447A JP10240083A JP24008398A JP2000068447A JP 2000068447 A JP2000068447 A JP 2000068447A JP 10240083 A JP10240083 A JP 10240083A JP 24008398 A JP24008398 A JP 24008398A JP 2000068447 A JP2000068447 A JP 2000068447A
Authority
JP
Japan
Prior art keywords
metal
semiconductor chip
power element
plate
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10240083A
Other languages
English (en)
Other versions
JP3525753B2 (ja
Inventor
Yuji Yagi
雄二 八木
Atsushi Tsukada
厚志 塚田
Hiroshi Nagase
宏 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP24008398A priority Critical patent/JP3525753B2/ja
Publication of JP2000068447A publication Critical patent/JP2000068447A/ja
Application granted granted Critical
Publication of JP3525753B2 publication Critical patent/JP3525753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/8421Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【課題】 パワーモジュール内に封止された半導体チッ
プを効果的に冷却することができなかった。 【解決手段】 半導体チップ4は絶縁基板6を介して、
パッケージ29の金属基板24に載置されている。ま
た、半導体チップ4上のエミッタ電極14には、導電性
の良い金属板34が超音波溶接で接合されており、金属
板34は比較的大きな面積を有しているため熱伝導性が
高く、半導体チップ4で発生した熱を効果的に放熱する
ことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気自動車に使用
される電力用パワーモジュールに関する。
【0002】
【従来の技術】電気自動車等(ハイブリッド自動車を含
む)の電動機のコイルに所定の交流電力を供給するイン
バータは、電力用スイッチング素子等で構成されてい
る。電力用半導体としては、IGBTやパワーMOSF
ET等の半導体チップに形成されたパワー素子が用いら
れている。パワー素子が形成された半導体チップは、制
御回路等と共に一つのパワーモジュールに封止されてい
る。
【0003】このようなパワーモジュールにおいては、
封止されているパワー素子自体に大電流が流れるため、
このパワー素子が発熱し熱破壊が起こる場合がある。こ
のような熱破壊を防止するために、従来、封止されてい
る半導体チップを絶縁板を介して金属基板に取り付け、
その金属基板には放熱フィンを取り付け、冷却が行われ
ていた。
【0004】図1には、従来のパワーモジュールが示さ
れている。パワーモジュール2内には、表面にパワー素
子としてIGBT(Insulated Gate B
ipolar Transistor)が形成された半
導体チップ4が、絶縁基板6上の金属膜8に半田9で固
定されている。
【0005】金属膜8はコレクタ用電極端子(図示せ
ず)に接続されており、半導体チップ4の半導体基板に
コレクタ電圧を供給する。AlやAu等の金属細線でで
きている金属細線10の両端は、半導体チップ4上のゲ
ート電極11と絶縁基板6上の金属膜12に超音波溶接
で接合されている。金属膜12はゲート用電極端子(図
示せず)に接続されているため、金属細線10とゲート
用電極端子は電気的に接続され、ゲート用電極端子から
金属細線10にゲート電圧が供給される。また、ボンデ
ィングワイヤ13の両端は、半導体チップ4上のエミッ
タ電極14と絶縁基板6上の金属膜16に超音波溶接で
接合されている。エミッタ用電極端子18は半田20で
金属膜16に取り付けられているので、ボンディングワ
イヤ13とエミッタ用電極端子18は電気的に接続さ
れ、エミッタ用電極端子18からボンディングワイヤ1
3にエミッタ電圧が供給される。
【0006】絶縁基板6下面は、金属膜22を介して、
金属基板24上に半田26で取り付けられている。プラ
スチック等の材質で形成された外殻ケース28と金属基
板24とでパッケージ29が構成され、半導体チップ
4、絶縁基板6、金属膜8、12、16、金属細線1
0、13とエミッタ用電極端子18の一部分は、パッケ
ージ29に封止されており、一つのパワーモジュールを
構成している。金属基板24には図示していない放熱フ
ィンが設置されており、半導体チップ4で発生した熱は
金属基板24を介して半導体チップ4の下面に放熱され
ることにより、半導体チップ4が冷却される。
【0007】
【発明が解決しようとする課題】しかしながら、金属基
板24で半導体チップ4を冷却する場合、半導体チップ
4と金属基板24との間に、熱伝導率が低い絶縁基板6
や半田9、26が介在している。そのため、半導体チッ
プ4を十分に冷却することができない。また、金属細線
10、13は一般に熱伝導率が高い材質であるが、金属
細線であるため、効果的な放熱ができない。そのため、
半導体チップ4の発熱量が増大すると、チップ破壊が生
じる場合がある。
【0008】本発明は、上記課題に鑑みなされたもので
あり、封止されたパワー素子を効果的に冷却することが
できるパワーモジュールを提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、パワー素子を
内蔵するパワー素子モジュールであって、外部との電気
的接続を行う電極端子と、この電極端子と前記パワー素
子を電気的に接続する接続線路と、を含み、前記接続線
路の少なくとも一部が金属板からなることを特徴とす
る。
【0010】また、本発明は、パワー素子を内蔵するパ
ワー素子モジュールであって、外部との電気的接続を行
う電極端子と、この電極端子と前記パワー素子を電気的
に接続する接続線路と、内部に冷却液が流通する金属製
の冷却板と、を含み、前記接続線路の少なくとも一部は
金属板からなり、この金属板が絶縁体を介し前記冷却板
に接続されていることを特徴とする。
【0011】パワー素子は、その動作に応じて発熱す
る。接続線路は、電気的接続を行う導電体であり、パワ
ー素子の熱は接続線路を通じて伝達されやすい。そし
て、この接続線路が金属板となっている。金属板は、比
較的大きな面積としやすく、この金属板から効果的に放
熱を行える。
【0012】また、金属板とパワー素子の接続は、スポ
ット溶接で行うことが好ましい。複数点におけるスポッ
ト溶接によって、面積の広い金属板とパワー素子の電極
面との接続を確実に行うことができる。スポット溶接は
超音波接合が好ましい。
【0013】なお、パワー素子は、通常絶縁基板上に固
定されている。従って、この絶縁基板側からの放熱は、
従来通り行える。本発明では、接続線路を介して放熱で
きる熱量が大きくなり、効果的な放熱が達成できる。
【0014】また、本発明では、金属板が絶縁体を介し
て、冷却板に接続されていてもよい。金属板は、比較的
大きな面積としやすいため、この金属板から冷却板に効
果的に熱を伝達できる。冷却板は内部に冷却液が流通し
ており、かつ熱伝導率の高い金属製であるため、より効
果的な放熱が行える。
【0015】また、前記金属板と冷却板の間に介在する
絶縁体は、熱伝導性のよい材質を採用することが好まし
い。これによって、金属板から冷却板へ向けての熱の流
れをスムーズなものにでき、放熱効果を上昇することが
できる。
【0016】また、電極端子を外部に引き出す部分を除
くパワー素子の周囲を金属製の冷却板により覆うように
構成することで、パワー素子の放熱を上昇できる。ま
た、電極端子を外部に引き出す部分は、プラスチック材
で構成し、冷却板とこのプラスチック材とで、パワー素
子の周囲を封止する封止体を構成することが好ましい。
【0017】更に、冷却板を二層構造として、各層間の
間隙を冷却液の通路にすることが好ましい。この構成に
より、冷却液の通路を容易に形成することができる。
【0018】
【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)を、図面に従って説明する。
【0019】図2(a)には第一の実施形態の冷却手段
を備えたパワーモジュールの断面図が、図2(b)には
図2(a)のA−A’線での平面図が示されている。パ
ワーモジュール2内には、表面にパワー素子としてIG
BTが形成された半導体チップ4が、絶縁基板6上の金
属膜8に半田9で固定されている。絶縁基板6は金属膜
22を介して、金属基板24に半田26を介して取り付
けられている。絶縁基板6によって、金属膜22と半導
体チップ4は電気的に絶縁される。
【0020】なお、ここでは、パワー素子としてIGB
Tを使用しているが、パワーMOSFET(Metal
Oxide Semiconductor Feil
d−Effect Transistor)等の他のパ
ワー素子を用いてもよい。
【0021】パワー素子としてIGBTを用いた場合、
半導体チップ4上のゲート電極11、エミッタ電極14
及びコレクタ電極(即ち、半導体チップ4の半導体基
板)に電圧を供給するために、チップ上のそれぞれの電
極と、チップ外部へ電気的に接続される電極端子とを接
続する必要がある。
【0022】半導体チップ4上のゲート電極11への電
圧供給は、ゲート用電極端子30から行われる。ゲート
電極11は、金属細線10を介してゲート用電極端子3
0に電気的に接続される。まず、金属細線10の両端
は、一方がゲート電極11に、もう一方が絶縁基板6上
の金属膜12にスポット溶接される。スポット溶接は超
音波溶接が好ましい。さらに、金属膜12はゲート用電
極端子30に半田で接合されるので、金属細線10とゲ
ート用電極端子30は電気的に接続される。
【0023】半導体チップ4上のコレクタ電極、即ち、
半導体チップ4の半導体基板への電圧供給は、コレクタ
用電極端子32から、半導体チップ4の下面に半田9で
取り付けられている金属膜8を介して行われる。
【0024】半導体チップ4上のエミッタ電極14への
電圧供給は、エミッタ用電極端子18から行われる。エ
ミッタ電極14には、金属板34が接続されている。金
属板34にはさらに配線用金属端子38が接続されてい
る。配線用金属端子38は金属膜16に半田40で接合
されており、金属膜16にはエミッタ用電極端子18が
半田20で接合されている。このように、エミッタ電極
14は、金属板34、配線用金属端子38、半田40、
金属膜16、半田20を介してエミッタ用電極端子18
に電気的に接続されている。
【0025】エミッタ電極14とエミッタ用電極端子1
8との接続線路は、従来用いられていた金属細線ではな
く、金属板34を使用しており、金属板34は金属細線
と比較して大きな面積を有している。そのため、金属板
34とエミッタ電極14及び配線用金属端子38との接
続はそれぞれ接合部36及び接合部39において、スポ
ット溶接することが好ましい。接合部36及び接合部3
9の複数点でスポット溶接を行うことにより、面積の広
い金属板34と、エミッタ電極14および配線用金属端
子38との接続を確実に行うことができる。スポット溶
接は超音波溶接であることが好ましい。なお、金属板3
4と配線用金属端子38との接続はレーザ溶接を用いて
も良い。
【0026】また、本実施形態では、金属板34と配線
用金属端子38と接続し、エミッタ電極14とエミッタ
用電極端子18との接続線路として用いたが、金属板3
4と配線用金属端子38とを一体とした金属製の部材を
用いても構わない。
【0027】また、各電極端子18、30、32、配線
用金属端子38と金属板34は、導電性の良い材料が用
いられるのが好ましい。そして、金属板34は、配線用
金属端子38およびエミッタ電極14に超音波溶接で接
合されるので、配線用金属端子38およびエミッタ電極
14の材質により、超音波溶接が容易にできる材料を適
宜選択するのが好ましい。例えば、エミッタ電極14が
Alで形成されている場合、金属板34もAl等のAl
と超音波溶接が容易にできる材料のものが良い。
【0028】半導体チップ4が載置された絶縁基板6の
下面は、金属膜22を介して、金属基板24上に半田2
6で取り付けられている。チップ側面側は外殻ケース2
8で囲まれており、外殻ケース28の下部には金属基板
24が、上部冷却板44が取り付けられている。外殻ケ
ース28は、電極端子18、30、32を外部に引き出
すため、プラスチック等の絶縁部材で構成されている。
これらの金属基板24、外殻ケース28と上部冷却板4
4より、パッケージ29が構成される。パッケージ29
内には、半導体チップ4、絶縁基板6、金属膜8、1
2、16、金属細線10、金属板34と、ゲート用電極
端子30、コレクタ用電極端子32、エミッタ用電極端
子18の一部分が封止され、一つのパワーモジュール2
を構成している。なお、金属基板24及び上部冷却板4
4は熱伝導率が良い金属製であることが好ましい。
【0029】半導体チップ4は絶縁基板6を介して、冷
却された金属基板24に載置されているので、絶縁基板
6を介しての放熱を従来通り行うことが可能である。
【0030】また、エミッタ電極14に接続される金属
板34は、絶縁膜48を介して、上部冷却板44に接続
される。金属板34は比較的面積が広いため、半導体チ
ップ4で発生する熱を効果的に上部冷却板44に伝達す
ることができる。上部冷却板44は比較的面積が広く、
金属製であるため、半導体チップ4で発生する熱を効果
的に放熱できる。なお、絶縁膜48は、金属板34と上
部冷却板44とを電気的に絶縁できればよいが、上部冷
却板44から半導体チップ4に効果的に熱を伝達する必
要があるため、シリコンゴム等の熱伝導率が高く厚さを
薄くできる材質の物が好ましい。
【0031】このように、第一の実施形態では、半導体
チップ4は比較的面積の大きな金属板34を介して、比
較的面積の大きな上部冷却板44と接続されている。そ
のため、金属板34を介して、半導体チップ4から上部
冷却板44へ逃げる熱量が大きくなり、効果的な放熱が
達成できる。そのため、半導体チップ4を絶縁基板6側
と上部冷却板44側の両側より冷却することができるの
で、従来より効果的に半導体チップ4を冷却することが
できる。
【0032】次に、第二の実施形態の冷却手段を備えた
パワーモジュールについて説明する。
【0033】図3(a)には第二の実施形態の冷却手段
を備えたパワーモジュールの断面図が、図3(b)には
図3(a)のA−A’線での平面図が示されている。
【0034】第二の実施形態においては、パッケージ2
9内に、封止された半導体チップ4を取り囲むように数
個の冷却溝46が形成されている。冷却溝46内には冷
却液が循環されており、パッケージ29の金属基板24
と上部冷却板44が冷却液により冷却されている。金属
板34は、絶縁膜48を介して、上部冷却板44に接続
されいる。金属板34は比較的面積が大きく、半導体チ
ップ4で発生した熱を上部冷却板44に容易に伝達でき
る。そのため、上部冷却板44から半導体チップ4を効
果的に冷却することができる。
【0035】このように、第二の実施形態では、半導体
チップ4を絶縁基板6側と上部冷却板44側の両側より
冷却することができるので、従来より効果的に半導体チ
ップ4を冷却することができる。特に、上部冷却板44
は、半導体チップ4と比較的面積の大きな金属板34を
介して接続されているため、半導体チップ4から上部冷
却板44に逃げる熱量が大きくなり、効果的な放熱が達
成できる。
【0036】図4には、二層構造のパッケージを備えた
パワーモジュールの断面図が示されている。図4では、
図3におけるパッケージ29を二層構造にし、層と層の
間に冷却液を循環させている。上部冷却板44、外殻ケ
ース28、金属基板24で第一の封止層が構成され、第
一の封止層の外側に第二の封止層52が形成されてい
る。第一の封止層は三方が第二の封止層52に囲まれて
おり、第一の封止層と第二の封止層52との間の冷却溝
46に冷却液が流されている。
【0037】第一の封止層と第二の封止層52との間に
冷却液を流すための、冷却液の流入口を確保するため金
属板54及び56が取り付けネジ58、60、62、6
4で第一の封止層及び第二の封止層52に固定されてい
る。なお、本実施形態では、冷却液の流入口の確保は、
金属板54及び56を取り付けネジ58、60、62、
64で取り付ける方法で行った。しかしながら、流入口
の確保はこの方法に限定したものではなく、例えば、金
属板54と56を第二の封止層52と一体型するなど、
流入口を確保できればよい。また、金属板54と56は
金属製である必要はなく、絶縁物でもよく、材料は適宜
選択することができる。
【0038】このように、第一の封止層と第二の封止層
52との間に冷却液が循環され、第一の封止層が冷却さ
れる。第一の封止層が冷却されると、上部冷却板44お
よび金属基板24により、半導体チップ4が冷却され
る。
【0039】二層構造のパッケージによる冷却方法は、
図5に示されるように、第一の封止層の四方を囲むよう
に冷却液を流してもよい。この場合、冷却液の流入口を
確保するために金属板66が取り付けネジ68、70に
より、第二の封止層52に取り付けられている。また、
エミッタ用電極端子18と金属板66とを電気的に絶縁
するために、絶縁チューブ72が設置される。なお、金
属板66は冷却水の冷却口を確保できればよいので、第
二の封止層52と一体型でもよいし、また、金属製でな
くてもよい。
【0040】このように、以上の実施形態では、半導体
チップ4をチップ下面の金属板24および上部冷却板4
4の両側から冷却するので、効果的に半導体チップ4を
冷却することができる。
【0041】なお、以上の実施形態では、絶縁基板6上
には一個の半導体チップのみを載置したが、二個以上の
半導体チップを絶縁基板6上に載置してもよい。
【0042】
【発明の効果】以上のように、本発明では、パワー素子
が載置された絶縁基板側からとパワー素子と電気的に接
続された接続線路側の両側から、パワー素子を冷却する
ことが可能であり、特に接続線路側から逃げる熱量が大
きいので、パワー素子を効果的に冷却することが可能で
ある。
【図面の簡単な説明】
【図1】 従来の冷却手段を備えたパワーモジュールの
概略図である。
【図2】 第一の実施形態のパワーモジュールの概略図
である。
【図3】 第二の実施形態のパワーモジュールの概略図
である。
【図4】 二層構造のパッケージを備えたパワーモジュ
ールの概略図である。
【図5】 第4図に示したパッケージの他の実施例を示
す概略図である。
【符号の説明】
2 パワーモジュール、4 半導体チップ、6 絶縁基
板、8、12、16、22 金属膜、9、20、26、
40 半田、10、13 金属細線、11 ゲート電
極、14 エミッタ電極、18 エミッタ用電極端子、
24 金属基板、28 外殻ケース、29 パッケー
ジ、30 ゲート用電極端子、32 コレクタ用電極端
子、34 金属板、36、39 接合部、38 配線用
金属端子、44 上部冷却板、46 冷却溝、48 絶
縁膜、50 第二の封止層、54、56、66 金属
板、58、60、62、64、68、70 取り付けネ
ジ、72絶縁チューブ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長瀬 宏 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パワー素子を内蔵するパワー素子モジュ
    ールであって、 外部との電気的接続を行う電極端子と、 この電極端子と前記パワー素子を電気的に接続する接続
    線路と、 を含み、 前記接続線路の少なくとも一部が金属板からなることを
    特徴とするパワー素子モジュール。
  2. 【請求項2】 パワー素子を内蔵するパワー素子モジュ
    ールであって、 外部との電気的接続を行う電極端子と、 この電極端子と前記パワー素子を電気的に接続する接続
    線路と、 内部に冷却液が流通する金属製の冷却板と、 を含み、 前記接続線路の少なくとも一部は金属板からなり、この
    金属板が絶縁体を介し前記冷却板に接続されていること
    を特徴とするパワー素子モジュール。
JP24008398A 1998-08-26 1998-08-26 パワーモジュール Expired - Fee Related JP3525753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24008398A JP3525753B2 (ja) 1998-08-26 1998-08-26 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24008398A JP3525753B2 (ja) 1998-08-26 1998-08-26 パワーモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003427683A Division JP4120581B2 (ja) 2003-12-24 2003-12-24 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2000068447A true JP2000068447A (ja) 2000-03-03
JP3525753B2 JP3525753B2 (ja) 2004-05-10

Family

ID=17054239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24008398A Expired - Fee Related JP3525753B2 (ja) 1998-08-26 1998-08-26 パワーモジュール

Country Status (1)

Country Link
JP (1) JP3525753B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置
US7479693B2 (en) 2005-03-15 2009-01-20 Mitsubishi Denki Kabushiki Kaisha Arrangement of conductive connectors in a power semiconductor device
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
US7671465B2 (en) 2006-03-20 2010-03-02 Hitachi, Ltd. Power semiconductor module
DE10260663B4 (de) * 2001-12-27 2011-02-10 DENSO CORPORATION, Kariya-shi Kühleinheit und Halbleitervorrichtung
JP2012142622A (ja) * 2012-04-13 2012-07-26 Fuji Electric Co Ltd 半導体装置
DE10058446B4 (de) * 1999-11-24 2012-12-27 Denso Corporation Halbleitervorrichtung mit Abstrahlungsbauteilen
WO2014054212A1 (ja) * 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法
CN106098631A (zh) * 2015-04-30 2016-11-09 迪尔公司 用于半导体器件的封装件
CN106098640A (zh) * 2015-04-30 2016-11-09 迪尔公司 用于半导体器件的封装件
JP2018152591A (ja) * 2013-03-14 2018-09-27 ゼネラル・エレクトリック・カンパニイ パワーオーバーレイ構造およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058446B4 (de) * 1999-11-24 2012-12-27 Denso Corporation Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10058446B8 (de) * 1999-11-24 2013-04-11 Denso Corporation Halbleitervorrichtung mit Abstrahlungsbauteilen
DE10260663B4 (de) * 2001-12-27 2011-02-10 DENSO CORPORATION, Kariya-shi Kühleinheit und Halbleitervorrichtung
US7479693B2 (en) 2005-03-15 2009-01-20 Mitsubishi Denki Kabushiki Kaisha Arrangement of conductive connectors in a power semiconductor device
US7671465B2 (en) 2006-03-20 2010-03-02 Hitachi, Ltd. Power semiconductor module
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置
US8779584B2 (en) 2006-10-16 2014-07-15 Fuji Electric Co., Ltd. Semiconductor apparatus
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置
US8710666B2 (en) 2007-12-20 2014-04-29 Aisin Aw Co., Ltd. Semiconductor device and method for fabricating the same
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
CN101933139B (zh) * 2007-12-20 2012-11-07 爱信艾达株式会社 半导体装置及其制造方法
JP2012142622A (ja) * 2012-04-13 2012-07-26 Fuji Electric Co Ltd 半導体装置
WO2014054212A1 (ja) * 2012-10-01 2014-04-10 富士電機株式会社 半導体装置とその製造方法
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018152591A (ja) * 2013-03-14 2018-09-27 ゼネラル・エレクトリック・カンパニイ パワーオーバーレイ構造およびその製造方法
GB2540013A (en) * 2015-04-30 2017-01-04 Deere & Co A package for a semiconductor device
GB2540843A (en) * 2015-04-30 2017-02-01 Deere & Co A package for a semiconductor device
US9564385B2 (en) 2015-04-30 2017-02-07 Deere & Company Package for a semiconductor device
CN106098640A (zh) * 2015-04-30 2016-11-09 迪尔公司 用于半导体器件的封装件
CN106098631A (zh) * 2015-04-30 2016-11-09 迪尔公司 用于半导体器件的封装件
GB2540843B (en) * 2015-04-30 2020-02-26 Deere & Co A package for a semiconductor device
GB2540013B (en) * 2015-04-30 2020-03-25 Deere & Co A package for a semiconductor device
CN106098631B (zh) * 2015-04-30 2020-07-07 迪尔公司 用于半导体器件的封装件
CN106098640B (zh) * 2015-04-30 2020-07-21 迪尔公司 用于半导体器件的封装件
DE102016205084B4 (de) 2015-04-30 2023-06-29 Deere & Company Ein Gehäusezusammenbau für ein Halbleiterbauelement

Also Published As

Publication number Publication date
JP3525753B2 (ja) 2004-05-10

Similar Documents

Publication Publication Date Title
JP5257817B2 (ja) 半導体装置
US11018076B2 (en) Cooling apparatus, semiconductor module, and vehicle
US20070236883A1 (en) Electronics assembly having heat sink substrate disposed in cooling vessel
JP7187992B2 (ja) 半導体モジュールおよび車両
JP2009081993A (ja) 電力変換装置
JP2000164800A (ja) 半導体モジュール
JP3525753B2 (ja) パワーモジュール
JP3780230B2 (ja) 半導体モジュール及び電力変換装置
JP2006303290A (ja) 半導体装置
JP2020072106A (ja) 半導体装置
JP4569766B2 (ja) 半導体装置
JP2020027891A (ja) パワー半導体モジュールおよび車両
JP4465906B2 (ja) パワー半導体モジュール
JP3022178B2 (ja) パワーデバイスチップの実装構造
US20210407875A1 (en) Semiconductor device
JPH1189248A (ja) 電力制御装置
WO2020071102A1 (ja) 半導体装置、半導体モジュールおよび車両
JP2002076236A (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
US6295201B1 (en) Bus bar having embedded switching device
JP4120581B2 (ja) パワーモジュール
JP2004096135A5 (ja)
JP2007081155A (ja) 半導体装置
JP3855726B2 (ja) パワーモジュール
CN209592033U (zh) 功率半导体模块及车辆

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees