JPH11251494A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11251494A JPH11251494A JP6781998A JP6781998A JPH11251494A JP H11251494 A JPH11251494 A JP H11251494A JP 6781998 A JP6781998 A JP 6781998A JP 6781998 A JP6781998 A JP 6781998A JP H11251494 A JPH11251494 A JP H11251494A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element mounting
- semiconductor
- semiconductor device
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｇａ／Ａｓ素子などの比較的発熱量が大き
く、またノイズが発生しやすい半導体素子を搭載した場
合でも、半導体素子の発熱やノイズを良好に外部に逃が
すことのできる半導体装置を提供する。 【解決手段】 半導体素子搭載部２の半導体素子５搭載
面の裏面が、封止樹脂７外に露出するように半導体装置
１を構成する。
く、またノイズが発生しやすい半導体素子を搭載した場
合でも、半導体素子の発熱やノイズを良好に外部に逃が
すことのできる半導体装置を提供する。 【解決手段】 半導体素子搭載部２の半導体素子５搭載
面の裏面が、封止樹脂７外に露出するように半導体装置
１を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にＧａ／Ａｓ素子などの比較的発熱量の大きな半導体
素子を搭載するのに適した半導体装置の構造に関するも
のである。
特にＧａ／Ａｓ素子などの比較的発熱量の大きな半導体
素子を搭載するのに適した半導体装置の構造に関するも
のである。
【０００２】
【従来の技術】図３に半導体装置の一般的な構造を示
す。すなわち半導体装置１は、半導体素子搭載部２と、
半導体素子搭載部２の周囲に配置された複数のリード３
と、半導体素子搭載部２の一面にＡｇペーストなどの接
着剤４を介してマウントされたＳｉ片などからなる半導
体素子５と、半導体素子５とリード３とを電気的に接続
するボンディングワイヤ６と、半導体素子５、半導体素
子搭載部２、ボンディングワイヤ６及びリード３のワイ
ヤボンディング領域を封止してなる封止樹脂７とから構
成されている。
す。すなわち半導体装置１は、半導体素子搭載部２と、
半導体素子搭載部２の周囲に配置された複数のリード３
と、半導体素子搭載部２の一面にＡｇペーストなどの接
着剤４を介してマウントされたＳｉ片などからなる半導
体素子５と、半導体素子５とリード３とを電気的に接続
するボンディングワイヤ６と、半導体素子５、半導体素
子搭載部２、ボンディングワイヤ６及びリード３のワイ
ヤボンディング領域を封止してなる封止樹脂７とから構
成されている。
【０００３】ところで、近年携帯電話などのマルチメデ
ィア電子機器の普及に伴い、従来用いられてきたＳｉ素
子に代わって、Ｇａ／Ａｓ素子などが実用化されてい
る。例えばＧａ／ＡｓＭＭＩＣは、情報の高速大容量伝
送が可能で、かつＳｉデバイスでは動作困難なマイクロ
波帯、ミリ波帯で動作する他、ＵＨＦ帯においても低消
費電力、低雑音、高効率などの優れた特性を有してお
り、ＵＨＦ帯からミリ波帯での通信などに広く用いられ
ている。特に携帯電話の小型化、低消費電力化に貢献す
るデバイスとして注目されている。
ィア電子機器の普及に伴い、従来用いられてきたＳｉ素
子に代わって、Ｇａ／Ａｓ素子などが実用化されてい
る。例えばＧａ／ＡｓＭＭＩＣは、情報の高速大容量伝
送が可能で、かつＳｉデバイスでは動作困難なマイクロ
波帯、ミリ波帯で動作する他、ＵＨＦ帯においても低消
費電力、低雑音、高効率などの優れた特性を有してお
り、ＵＨＦ帯からミリ波帯での通信などに広く用いられ
ている。特に携帯電話の小型化、低消費電力化に貢献す
るデバイスとして注目されている。
【０００４】
【発明が解決しようとする課題】ところがＧａ／Ａｓ素
子は、Ｓｉ素子などと比較して発熱量が大きく、またノ
イズも発生しやすいという問題点を有する。このため従
来は、まず放熱対策として、半導体素子５の接着材４に
通常のＡｇペーストと比較して熱伝導性の高い半田ペー
ストを使用していた。また、ノイズ対策として、半導体
素子搭載部２にダウンボンドを行い、半導体素子搭載部
２をグランドとして活用するという試みが行われてい
た。
子は、Ｓｉ素子などと比較して発熱量が大きく、またノ
イズも発生しやすいという問題点を有する。このため従
来は、まず放熱対策として、半導体素子５の接着材４に
通常のＡｇペーストと比較して熱伝導性の高い半田ペー
ストを使用していた。また、ノイズ対策として、半導体
素子搭載部２にダウンボンドを行い、半導体素子搭載部
２をグランドとして活用するという試みが行われてい
た。
【０００５】しかし放熱対策として半導体素子５の接着
剤４として半田ペーストを用いた場合、接合時に半導体
素子５の裏面にメタライゼーションを施さなければなら
ず、また半田の濡れ性を良くするため窒素ガスやフォー
ミングガス雰囲気が必要なために、それらを管理するた
めの設備を準備しなければならないという問題点があっ
た。また半田中のフラックスにはハロゲン化物が含まれ
ているのだが、これは半導体素子５のアルミパッドを腐
食するので強制排気しなければならず、そのための設備
も必要であり、更に接合時に半田材の融点以上の加熱を
しなければならないといった問題点もあった。
剤４として半田ペーストを用いた場合、接合時に半導体
素子５の裏面にメタライゼーションを施さなければなら
ず、また半田の濡れ性を良くするため窒素ガスやフォー
ミングガス雰囲気が必要なために、それらを管理するた
めの設備を準備しなければならないという問題点があっ
た。また半田中のフラックスにはハロゲン化物が含まれ
ているのだが、これは半導体素子５のアルミパッドを腐
食するので強制排気しなければならず、そのための設備
も必要であり、更に接合時に半田材の融点以上の加熱を
しなければならないといった問題点もあった。
【０００６】またノイズ対策として半導体素子搭載部を
グランドとして活用した場合も、半導体素子搭載部２は
その全面が封止樹脂７によってカバーされており、また
リード３の実装下面から半導体装置１の封止樹脂７の最
下面までの高さ、いわゆるスタンドオフＳが比較的高く
設定されている（０．１±０．０５ｍｍ）ため、実装基
板にノイズを逃がす効率が悪いといった問題点があっ
た。
グランドとして活用した場合も、半導体素子搭載部２は
その全面が封止樹脂７によってカバーされており、また
リード３の実装下面から半導体装置１の封止樹脂７の最
下面までの高さ、いわゆるスタンドオフＳが比較的高く
設定されている（０．１±０．０５ｍｍ）ため、実装基
板にノイズを逃がす効率が悪いといった問題点があっ
た。
【０００７】更に従来の半導体装置では、前述したよう
に半導体素子搭載部２の全面が封止樹脂７によってカバ
ーされているため放熱性が悪く、そのため半導体素子５
の発熱を良好に外部に逃がすことができず、その結果熱
により半導体素子５の誤動作を引き起こしてしまうとい
う問題があった。
に半導体素子搭載部２の全面が封止樹脂７によってカバ
ーされているため放熱性が悪く、そのため半導体素子５
の発熱を良好に外部に逃がすことができず、その結果熱
により半導体素子５の誤動作を引き起こしてしまうとい
う問題があった。
【０００８】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、半導体素子搭載部の半導体素子搭載
面の裏面を封止樹脂外に露出することにより、半導体素
子の発熱やノイズを、外気または実装基板にダイレクト
に逃がすことができるようにしている。
ために、本発明は、半導体素子搭載部の半導体素子搭載
面の裏面を封止樹脂外に露出することにより、半導体素
子の発熱やノイズを、外気または実装基板にダイレクト
に逃がすことができるようにしている。
【０００９】
【発明の実施の形態】本発明の半導体装置は、樹脂封止
の際、半導体素子搭載部の半導体素子搭載面の裏面を除
いた領域のみを樹脂封止することにより、半導体素子搭
載部の半導体素子搭載面の裏面を封止樹脂外に露出する
ようにしている。
の際、半導体素子搭載部の半導体素子搭載面の裏面を除
いた領域のみを樹脂封止することにより、半導体素子搭
載部の半導体素子搭載面の裏面を封止樹脂外に露出する
ようにしている。
【００１０】また半導体素子搭載部をグランドとして活
用するようにしている。この場合、半導体素子の電極の
うち任意の一つあるいは複数から、またはリードのうち
任意の一つあるいは複数から半導体素子搭載部にワイヤ
ボンディングもしくはダイレクトボンディングを行うこ
とによってダウンボンドを行うようにする。
用するようにしている。この場合、半導体素子の電極の
うち任意の一つあるいは複数から、またはリードのうち
任意の一つあるいは複数から半導体素子搭載部にワイヤ
ボンディングもしくはダイレクトボンディングを行うこ
とによってダウンボンドを行うようにする。
【００１１】更にまた、スタンドオフを０．０２５〜
０．０９０ｍｍの範囲内に設定している。スタンドオフ
をこれよりも高く設定すると、ノイズを実装基板に逃が
す効率が悪くなり、またこれよりも低く設定すると、今
度は半導体装置に反りが発生したときに、実装時に半導
体装置の半導体素子搭載部のみが実装基板に当接してし
まうため、リードを実装基板に良好に接続することがで
きなくなる。なおスタンドオフは０．０５０８±０．０
２５４ｍｍの範囲内に設定すると、更に良好な効果が得
られる。
０．０９０ｍｍの範囲内に設定している。スタンドオフ
をこれよりも高く設定すると、ノイズを実装基板に逃が
す効率が悪くなり、またこれよりも低く設定すると、今
度は半導体装置に反りが発生したときに、実装時に半導
体装置の半導体素子搭載部のみが実装基板に当接してし
まうため、リードを実装基板に良好に接続することがで
きなくなる。なおスタンドオフは０．０５０８±０．０
２５４ｍｍの範囲内に設定すると、更に良好な効果が得
られる。
【００１２】また半導体素子搭載部に半導体素子をマウ
ントする接着剤として、貧溶媒の高熱伝導性Ａｇペース
トを使用するようにしている。この種のＡｇペースト
は、米ダイマット社や田中貴金属工業（株）より購入す
ることができる。このような貧溶媒の高熱伝導性Ａｇペ
ーストの性質としては、貧溶媒であることから粘度が低
く、また揮発完了時間が短いので、一般のＡｇペースト
（良溶媒）と比較して作業性が良好であるという特長が
ある。更に一般のＡｇペーストの熱伝導率がおおよそ１
〜５Ｗ／（ｍ・Ｋ）程度であるのに対して、この貧溶媒
の高熱伝導性Ａｇペーストの熱伝導率は２０〜２５Ｗ／
（ｍ・Ｋ）であるため、半導体素子の発熱を良好に伝達
することができる。
ントする接着剤として、貧溶媒の高熱伝導性Ａｇペース
トを使用するようにしている。この種のＡｇペースト
は、米ダイマット社や田中貴金属工業（株）より購入す
ることができる。このような貧溶媒の高熱伝導性Ａｇペ
ーストの性質としては、貧溶媒であることから粘度が低
く、また揮発完了時間が短いので、一般のＡｇペースト
（良溶媒）と比較して作業性が良好であるという特長が
ある。更に一般のＡｇペーストの熱伝導率がおおよそ１
〜５Ｗ／（ｍ・Ｋ）程度であるのに対して、この貧溶媒
の高熱伝導性Ａｇペーストの熱伝導率は２０〜２５Ｗ／
（ｍ・Ｋ）であるため、半導体素子の発熱を良好に伝達
することができる。
【００１３】また本発明のように半導体素子のマウント
材として高熱伝導性Ａｇペーストを使用した場合、半田
ペーストを用いた場合のような半導体素子裏面の処理
や、ダイボンディングの際の設備なども不要である。
材として高熱伝導性Ａｇペーストを使用した場合、半田
ペーストを用いた場合のような半導体素子裏面の処理
や、ダイボンディングの際の設備なども不要である。
【００１４】
【実施例】以下、本発明の半導体装置の構造及び製造方
法について、図面を参照しつつ詳細に説明する。なお、
従来と同一の箇所については同一の符号を使用して説明
する。図１は本発明の構造を示す断面図である。本実施
例の半導体装置１ａは、半導体素子搭載部２と、半導体
素子搭載部２の周囲に配置された複数のリード３と、半
導体素子搭載部２の一面に接着剤４を介してマウントさ
れた半導体素子５と、半導体素子５とリード３とを電気
的に接続するボンディングワイヤ６と、半導体素子５、
半導体素子搭載部２の半導体素子５搭載面、ボンディン
グワイヤ６及びリード３のワイヤボンディング領域を封
止してなる封止樹脂７とから構成されている。
法について、図面を参照しつつ詳細に説明する。なお、
従来と同一の箇所については同一の符号を使用して説明
する。図１は本発明の構造を示す断面図である。本実施
例の半導体装置１ａは、半導体素子搭載部２と、半導体
素子搭載部２の周囲に配置された複数のリード３と、半
導体素子搭載部２の一面に接着剤４を介してマウントさ
れた半導体素子５と、半導体素子５とリード３とを電気
的に接続するボンディングワイヤ６と、半導体素子５、
半導体素子搭載部２の半導体素子５搭載面、ボンディン
グワイヤ６及びリード３のワイヤボンディング領域を封
止してなる封止樹脂７とから構成されている。
【００１５】ここで本発明の半導体装置１ａでは、半導
体素子搭載部２の半導体素子搭載面の裏面は封止樹脂７
によってカバーされず、封止樹脂７の外部に露出するよ
うにしている。また半導体素子５のグランド電極からボ
ンディングワイヤにより半導体素子搭載部２にダウンボ
ンド８を行い、半導体素子搭載部２をグランドとして活
用している。更に半導体素子５をマウントするための接
着剤４として貧溶媒の高熱伝導性Ａｇペーストを使用し
ている。更にまた本実施例においては、スタンドオフＳ
は、０．０５０８±０．０２５４ｍｍの範囲内で設定さ
れている。
体素子搭載部２の半導体素子搭載面の裏面は封止樹脂７
によってカバーされず、封止樹脂７の外部に露出するよ
うにしている。また半導体素子５のグランド電極からボ
ンディングワイヤにより半導体素子搭載部２にダウンボ
ンド８を行い、半導体素子搭載部２をグランドとして活
用している。更に半導体素子５をマウントするための接
着剤４として貧溶媒の高熱伝導性Ａｇペーストを使用し
ている。更にまた本実施例においては、スタンドオフＳ
は、０．０５０８±０．０２５４ｍｍの範囲内で設定さ
れている。
【００１６】このような半導体装置１ａの製造方法を簡
単に説明する。まず銅系あるいは鉄系合金からなる帯状
材料を、スタンピング加工あるいはエッチング加工する
ことにより、半導体素子搭載部２及びリード３などを有
するリードフレームを形成する。
単に説明する。まず銅系あるいは鉄系合金からなる帯状
材料を、スタンピング加工あるいはエッチング加工する
ことにより、半導体素子搭載部２及びリード３などを有
するリードフレームを形成する。
【００１７】その後ディプレスにより半導体素子搭載部
２を下方にダウンセットし、半導体素子搭載部２とリー
ド３との間に段差を形成する。そして半導体素子搭載部
２に貧溶媒の高熱伝導性Ａｇペーストからなる接着剤４
を塗布し、当該塗布部分に半導体素子５をマウントす
る。その後ワイヤボンディング装置により半導体素子５
の電極とリード３とをボンディングワイヤ６によって電
気的に接続する。なお、このとき同時に半導体素子５の
電極のうち任意の一つあるいは複数から、またはリード
３のうち任意の一つあるいは複数から半導体素子搭載部
２にダウンボンド８を行うようにしてもよい。
２を下方にダウンセットし、半導体素子搭載部２とリー
ド３との間に段差を形成する。そして半導体素子搭載部
２に貧溶媒の高熱伝導性Ａｇペーストからなる接着剤４
を塗布し、当該塗布部分に半導体素子５をマウントす
る。その後ワイヤボンディング装置により半導体素子５
の電極とリード３とをボンディングワイヤ６によって電
気的に接続する。なお、このとき同時に半導体素子５の
電極のうち任意の一つあるいは複数から、またはリード
３のうち任意の一つあるいは複数から半導体素子搭載部
２にダウンボンド８を行うようにしてもよい。
【００１８】その後半導体素子２、ボンディングワイヤ
６、ダウンボンド８、リード３のワイヤボンディング領
域及び半導体素子搭載部２の半導体素子搭載面のみを封
止樹脂７にて樹脂封止する。それからリードフレームの
不要な部分を切除し、かつリード３の封止樹脂７外に露
出している部分をＬ字状、Ｊ字状などにフォーミングす
る。ここでスタンドオフＳは０．０５０８±０．０２５
４ｍｍの範囲内に設定する。
６、ダウンボンド８、リード３のワイヤボンディング領
域及び半導体素子搭載部２の半導体素子搭載面のみを封
止樹脂７にて樹脂封止する。それからリードフレームの
不要な部分を切除し、かつリード３の封止樹脂７外に露
出している部分をＬ字状、Ｊ字状などにフォーミングす
る。ここでスタンドオフＳは０．０５０８±０．０２５
４ｍｍの範囲内に設定する。
【００１９】図３はこのように構成された半導体装置１
を実装基板９に実装した一例を示す図である。この例で
は半導体装置１の封止樹脂７外に露出しているリード３
が、半田材１０によって実装基板９の表面に形成された
配線パターン１１に実装される。ここで本実施例におい
ては、実装基板９の半導体装置１の半導体素子搭載部２
に対応する箇所にはアースパターン１２が設けられてお
り、このアースパターン１２が半導体装置１の半導体素
子搭載部２にダウンボンドされたノイズの逃げ道とな
る。なお、半導体素子搭載部２とアースパターン１２と
を半田材などで接合するような構造としても良い。また
実装基板９にアースパターン１２を設けない構成として
も良い。
を実装基板９に実装した一例を示す図である。この例で
は半導体装置１の封止樹脂７外に露出しているリード３
が、半田材１０によって実装基板９の表面に形成された
配線パターン１１に実装される。ここで本実施例におい
ては、実装基板９の半導体装置１の半導体素子搭載部２
に対応する箇所にはアースパターン１２が設けられてお
り、このアースパターン１２が半導体装置１の半導体素
子搭載部２にダウンボンドされたノイズの逃げ道とな
る。なお、半導体素子搭載部２とアースパターン１２と
を半田材などで接合するような構造としても良い。また
実装基板９にアースパターン１２を設けない構成として
も良い。
【００２０】
【発明の効果】以上説明してきたように、本発明によれ
ば、半導体素子搭載部の半導体素子搭載面の裏面は封止
樹脂の外部に露出した構造となっているため、半導体素
子の発熱を良好に外部に逃がすことができる。
ば、半導体素子搭載部の半導体素子搭載面の裏面は封止
樹脂の外部に露出した構造となっているため、半導体素
子の発熱を良好に外部に逃がすことができる。
【００２１】また半導体素子搭載部をグランドとして活
用しているので、ノイズを良好に実装基板に逃がすこと
ができる。
用しているので、ノイズを良好に実装基板に逃がすこと
ができる。
【００２２】またスタンドオフを０．０２５〜０．０９
０ｍｍ、望ましくは０．０５０８±０．０２５４ｍｍの
範囲内に設定するようにしているので、ノイズを更に良
好に実装基板に逃がすことができ、かつ半導体装置に反
りが生じた場合でも半導体装置を確実に実装基板に実装
することができる。
０ｍｍ、望ましくは０．０５０８±０．０２５４ｍｍの
範囲内に設定するようにしているので、ノイズを更に良
好に実装基板に逃がすことができ、かつ半導体装置に反
りが生じた場合でも半導体装置を確実に実装基板に実装
することができる。
【００２３】更に半導体素子のマウントに貧溶媒の高熱
伝導性Ａｇペーストを使用しているので、極めて良好に
半導体素子の発熱を外部に逃がすことが可能となり、こ
の結果発熱による半導体素子の誤動作を防止でき、よっ
て信頼性の高い半導体装置を提供することができる。
伝導性Ａｇペーストを使用しているので、極めて良好に
半導体素子の発熱を外部に逃がすことが可能となり、こ
の結果発熱による半導体素子の誤動作を防止でき、よっ
て信頼性の高い半導体装置を提供することができる。
【００２４】また、従来の半導体装置においては、半導
体素子搭載面の裏面と封止樹脂との界面に水分が溜ま
り、その後半導体装置が加熱された際に、これら水分が
気化膨張してパッケージクラックが発生することがあっ
たが、本発明の半導体装置の構造では半導体素子搭載部
の半導体素子搭載面の裏面には封止樹脂が存在しないた
め、このようなクラックが発生することもない。
体素子搭載面の裏面と封止樹脂との界面に水分が溜ま
り、その後半導体装置が加熱された際に、これら水分が
気化膨張してパッケージクラックが発生することがあっ
たが、本発明の半導体装置の構造では半導体素子搭載部
の半導体素子搭載面の裏面には封止樹脂が存在しないた
め、このようなクラックが発生することもない。
【００２５】更にまた、半導体素子搭載部の半導体素子
搭載面の裏面には封止樹脂が存在しないので、その分半
導体装置を薄型化することが可能となる。
搭載面の裏面には封止樹脂が存在しないので、その分半
導体装置を薄型化することが可能となる。
【図１】本発明の半導体装置を示す断面図。
【図２】本発明の半導体装置の実装状態を示す断面図。
【図３】従来の半導体装置を示す断面図。
１、１ａ 半導体装置 ２ 半導体素子搭載部 ３ リード ４ 接着剤 ５ 半導体素子 ６ ボンディングワイヤ ７ 封止樹脂 ８ ダウンボンド ９ 実装基板 １０ 半田材 １１ 配線パターン １２ アースパターン
Claims (4)
- 【請求項１】 半導体素子搭載部と、半導体素子搭載部
の周囲に配置された複数のリードと、前記半導体素子搭
載部の一面にマウントされた半導体素子と、半導体素子
及び半導体素子搭載部の周囲を封止する封止樹脂とを備
えた半導体装置において、前記半導体素子搭載部の半導
体素子搭載面の裏面は、封止樹脂外に露出されてなるこ
とを特徴とする半導体装置。 - 【請求項２】 前記半導体素子搭載部をグランドとした
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 スタンドオフを０．０２５〜０．０９０
ｍｍの範囲内に設定したことを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 半導体素子のマウントに、貧溶媒の高熱
伝導性Ａｇペーストを使用したことを特徴とする請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6781998A JPH11251494A (ja) | 1998-03-02 | 1998-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6781998A JPH11251494A (ja) | 1998-03-02 | 1998-03-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251494A true JPH11251494A (ja) | 1999-09-17 |
Family
ID=13355945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6781998A Pending JPH11251494A (ja) | 1998-03-02 | 1998-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251494A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713849B2 (en) | 2000-12-28 | 2004-03-30 | Hitachi, Ltd. | Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin |
| US7312511B2 (en) | 2002-04-30 | 2007-12-25 | Renesas Technology Corp. | Semiconductor device with electrically isolated ground structures |
| US7425756B2 (en) | 2002-04-30 | 2008-09-16 | Renesas Technology Corp. | Semiconductor device and electronic device |
| WO2012023236A1 (ja) | 2010-08-20 | 2012-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2012049421A (ja) * | 2010-08-30 | 2012-03-08 | Keihin Corp | 電子部品の実装構造 |
| JP2016040834A (ja) * | 2000-12-28 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
-
1998
- 1998-03-02 JP JP6781998A patent/JPH11251494A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581396B2 (en) | 2000-12-28 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device |
| US10490486B2 (en) | 2000-12-28 | 2019-11-26 | Renesas Electronics Corporation | Semiconductor device |
| US10115658B2 (en) | 2000-12-28 | 2018-10-30 | Renesas Electronics Corporation | Semiconductor device |
| US7518156B2 (en) | 2000-12-28 | 2009-04-14 | Renesas Technology Corp. | Semiconductor device |
| US6713849B2 (en) | 2000-12-28 | 2004-03-30 | Hitachi, Ltd. | Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin |
| US7911054B2 (en) | 2000-12-28 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor device |
| US9496204B2 (en) | 2000-12-28 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device |
| US8044509B2 (en) | 2000-12-28 | 2011-10-25 | Renesas Electronics Corporation | Semiconductor device |
| JP2016040834A (ja) * | 2000-12-28 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
| US8618642B2 (en) | 2000-12-28 | 2013-12-31 | Renesas Electronics Corporation | Semiconductor device |
| US7777309B2 (en) | 2002-04-30 | 2010-08-17 | Renesas Technology Corp. | Amplifier chip mounted on a lead frame |
| US8126501B2 (en) | 2002-04-30 | 2012-02-28 | Renesas Electronics Corporation | Semiconductor device and electronic device |
| US7937105B2 (en) | 2002-04-30 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device and electronic device |
| US7425756B2 (en) | 2002-04-30 | 2008-09-16 | Renesas Technology Corp. | Semiconductor device and electronic device |
| US7312511B2 (en) | 2002-04-30 | 2007-12-25 | Renesas Technology Corp. | Semiconductor device with electrically isolated ground structures |
| US8686545B2 (en) | 2010-08-20 | 2014-04-01 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
| WO2012023236A1 (ja) | 2010-08-20 | 2012-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2012049421A (ja) * | 2010-08-30 | 2012-03-08 | Keihin Corp | 電子部品の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP4610414B2 (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| US5851337A (en) | Method of connecting TEHS on PBGA and modified connecting structure | |
| JPH08213536A (ja) | パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 | |
| TW200929508A (en) | Integrated circuit package system for electromagnetic isolation | |
| TW200834768A (en) | Low profile ball grid array (BGA) package with exposed die and method of making same | |
| JPH09260550A (ja) | 半導体装置 | |
| JP4056598B2 (ja) | 赤外線データ通信モジュール | |
| JPH11251494A (ja) | 半導体装置 | |
| CN101419957B (zh) | 半导体器件及其制造方法 | |
| JP3492594B2 (ja) | 半導体モジュール | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2001217333A (ja) | 気密封止型半導体パッケージ | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH10116939A (ja) | 電力用トランジスタおよび電力増幅モジュール | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP2004022627A (ja) | 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置 | |
| JP2009158825A (ja) | 半導体装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 |