JP2006253732A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006253732A JP2006253732A JP2006175400A JP2006175400A JP2006253732A JP 2006253732 A JP2006253732 A JP 2006253732A JP 2006175400 A JP2006175400 A JP 2006175400A JP 2006175400 A JP2006175400 A JP 2006175400A JP 2006253732 A JP2006253732 A JP 2006253732A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- semiconductor device
- lead
- semiconductor element
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】ダウンボンドを含むワイヤの接続の信頼性を高めるとともに、半導体素子を固定するタブとパッケージを構成するレジンとの剥離を抑止する。
【解決手段】封止体の一面に露出するタブ,タブ吊りリード及び複数のリードと、封止体内に位置しタブの表面に接着剤で固定される半導体素子と、半導体素子の電極とリードを電気的に接続する導電性のワイヤと、半導体素子の電極と半導体素子から外れたタブの表面部分を電気的に接続する導電性のワイヤとを有するノンリード型の半導体装置であって、タブはその外周縁が半導体素子の外周縁よりも外側に位置するように半導体素子よりも大きくなり、半導体素子が固定される半導体素子固定領域と、ワイヤが接続されるワイヤ接続領域との間の前記タブ表面には、半導体素子固定領域を囲むように溝が設けられている。タブはその断面が逆台形となり、周縁はパッケージ内に食い込んでいる。
【選択図】図1
【解決手段】封止体の一面に露出するタブ,タブ吊りリード及び複数のリードと、封止体内に位置しタブの表面に接着剤で固定される半導体素子と、半導体素子の電極とリードを電気的に接続する導電性のワイヤと、半導体素子の電極と半導体素子から外れたタブの表面部分を電気的に接続する導電性のワイヤとを有するノンリード型の半導体装置であって、タブはその外周縁が半導体素子の外周縁よりも外側に位置するように半導体素子よりも大きくなり、半導体素子が固定される半導体素子固定領域と、ワイヤが接続されるワイヤ接続領域との間の前記タブ表面には、半導体素子固定領域を囲むように溝が設けられている。タブはその断面が逆台形となり、周縁はパッケージ内に食い込んでいる。
【選択図】図1
Description
本発明はリードフレームを用いた樹脂封止型半導体装置の製造技術に関し、特に、SON(Small Outline Non-Leaded Package),QFN(Quad Flat Non-Leaded Package)のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装側面に露出させる半導体装置(ノンリード型半導体装置)の製造に適用して有効な技術に関する。
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子(半導体チップ)を固定するためのタブ,ダイパッド等と呼称される支持部や、前記支持部の周囲に先端(内端)を臨ませる複数のリードを有する。前記タブはリードフレームの枠部分から延在するタブ吊りリードによって支持されている。
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂(レジン)で封止して封止体(パッケージ)を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造(ノンリード型半導体装置)が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるSONや、四角形状のパッケージの一面の4辺側にリードを露出させるQFNが知られている。
ブリード防止技術の例としては、特許文献1の技術が知られている。この技術は、Agペーストのブリーディング防止のために、ソルダレジストダム、ブラスト処理(砥粒研磨)等の加工を施した構造のFan−out−BGAが開示されている。
一方、特許文献2には、QFP(Quad Flat Package)型半導体装置において、ダイパッドと封止樹脂体の樹脂との密着性及び耐湿性を向上する目的で、ダイパッド側面に封止樹脂体内に向かう突起を設けた構造が開示されている。この半導体装置は、ダイパッドの裏面は封止樹脂体から露出する構造になっている。
さらに、特許文献3には、半導体素子搭載部をグランドとする携帯電話などに用いられるワイヤ構造がガルウイング型となる高周波デバイスについて記載されている。この技術では、半導体素子の電極とリードをワイヤで接続する以外に、ダイパッドをグランドとするため、半導体素子の電極と半導体素子搭載部とをワイヤで接続している。同文献では、これをダウンボンドと呼称している。ダウンボンドするため、半導体素子搭載部は半導体素子よりも大きく、また実装状態では、半導体素子の外側に半導体素子搭載部が突出している。
半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるSONやQFN等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるSOP(Small Outline Package)やQFP等の半導体装置に比較して、実装面積が小さい。
タブ露出構造のノンリード型半導体装置では、特に高周波デバイス系において電気特性向上の目的で、半導体素子(半導体チップ)の電極と、前記チップを搭載するタブをワイヤで接続するいわゆるダウンボンド構造の要求が強い。このため、高い信頼性を確保しながら、ダウンボンド対応を可能とするパッケージ構造の開発が急務となっている。
タブがチップよりも大きいノンリード型半導体装置では、チップを搭載するタブ表面(主面)と、パッケージを構成するレジンとの剥離が発生し易い。この剥離は、タブの表面(主面)がレジンに接触し、他のタブ裏面はレジンから露出する片面モールド構造によることと、各部材の熱膨張係数αの違いによる熱ストレス(熱歪み)による。
例えば、一例を挙げるならば、半導体素子はシリコン(α=3.0×10− 6 /°C)で形成され、タブ,リードはCu(α=1.7×10−5/°C)で形成されている。半導体素子とタブを接続する接着剤はエポキシ系樹脂からなるAgペースト(α=3.5×10−5/°C)であり、半導体素子の電極に接続されるワイヤはAuワイヤ(α=2.63×10−5/°C)であり、パッケージを構成するレジンはビフエニール系樹脂(α=1.2×10−5/°C)である。
また、ノンリード型半導体装置が搭載される実装基板、即ち、マザーボード等の実装基板、例えば、FR−4の場合αは1.5×10−5/°Cである。
このようにノンリード型半導体装置を構成する各部材の熱膨張係数の違いや、実装された場合の実装基板の熱膨張係数の違いでタブ表面とレジン界面には強い内部応力が作用し、タブのレジン(パッケージ)からの剥離が発生し易くなる。
また、ダウンボンド対応では、タブ表面に金線からなるワイヤ(Auワイヤ)を接続するためにAgメッキを施す必要があるが、このメッキ膜の存在によってタブ表面とレジンの密着性はさらに阻害され、剥離がし易い状態となる。
また、チップの搭載(固定)には、Agペースト等の接着剤が使用されるが、タブ表面に直接Auワイヤを接続する構造では、接着剤に含まれる液状成分の染みだし(ブリード現象)により、Agメッキ上に膜を形成してしまい、これがAuワイヤの接合(接続)を阻害し、接続強度低下や剥離を引き起こす原因になる。なお、このブリード現象によるワイヤ接続強度低下は、Auワイヤ,Agメッキに限ることなく、他のワイヤや他のメッキ膜でも同様に発生する。
このように、タブ表面とレジンとの剥離によって隙間が発生する。この隙間はパッケージ外部からの水分の通過路(パス)となり、ダウンボンド接合部の信頼性が低下する。特に、タブが露出するタイプのパッケージにおいては、タブの両面をレジンで封止していないため、レジンとの密着強度の確保が困難になる。また、タブがレジンで覆われていないため、半田リフローなどによる実装工程時にヒーターからの加熱によって、タブの温度が非常に高くなるために、タブ表面とレジンとの剥離部分にたまった水分の膨張によって、パッケージの破壊による處が大きくなる。このような問題は、タブの裏面と配線基板上の電極を、半田を介して接続する場合により顕著になる。
本発明の目的は、ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、ダウンボンド接合部の接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高く耐湿性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本発明の他の目的は、ダウンボンド接合部の接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高く耐湿性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)絶縁性樹脂からなる封止体と、
前記封止体の実装面に裏面を露出しており、前記裏面と反対側の表面に半導体素子固定領域と、ワイヤ接続領域を有しているタブと、
前記封止体の実装面に露出しており、前記タブに連なるタブ吊りリードと、
前記封止体の実装面に裏面を露出する複数のリードと、
前記封止体内に位置し、前記タブの表面に接着剤を介して、裏面が前記タブの表面に対向するように、前記半導体素子固定領域上に固定される半導体素子と、
前記半導体素子の主面上に形成された複数の電極と、
前記複数の電極と前記リードの表面とを電気的に接続する導電性のワイヤと、
前記半導体素子の電極と前記タブのワイヤ接続領域とを電気的に接続する導電性のワイヤとを有する半導体装置であって、
前記タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなり、
前記半導体素子固定領域と、前記ワイヤ接続領域との間の前記タブ表面には溝が設けられていることを特徴とする。
前記封止体の実装面に裏面を露出しており、前記裏面と反対側の表面に半導体素子固定領域と、ワイヤ接続領域を有しているタブと、
前記封止体の実装面に露出しており、前記タブに連なるタブ吊りリードと、
前記封止体の実装面に裏面を露出する複数のリードと、
前記封止体内に位置し、前記タブの表面に接着剤を介して、裏面が前記タブの表面に対向するように、前記半導体素子固定領域上に固定される半導体素子と、
前記半導体素子の主面上に形成された複数の電極と、
前記複数の電極と前記リードの表面とを電気的に接続する導電性のワイヤと、
前記半導体素子の電極と前記タブのワイヤ接続領域とを電気的に接続する導電性のワイヤとを有する半導体装置であって、
前記タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなり、
前記半導体素子固定領域と、前記ワイヤ接続領域との間の前記タブ表面には溝が設けられていることを特徴とする。
前記溝は前記半導体素子固定領域の全周を囲んでいる。前記接着剤は前記タブのワイヤ接続領域には接着されない。前記タブのワイヤ接続領域及びリードの表面にはメッキ膜が選択的に形成され、前記メッキ膜上に前記ワイヤが接続されている。前記タブの表面の面積が前記タブの裏面の面積よりも大きい。前記タブはその断面が逆台形となっている。前記接着剤は、前記溝の内部にも接着しており、前記半導体素子は、前記半導体素子固定領域よりも大きく、前記溝の上にも前記接着剤を介して固定されている。前記溝は前記ワイヤが接続される領域に対応して選択的に設けられている。前記タブは四角形であり、前記溝は前記タブの4隅には設けられることなく、相互に独立して選択的に設けられている。前記溝は前記四角形の各辺に沿って相互に独立して選択的に設けられている。前記リードには溝が設けられ、前記ワイヤは、前記リード表面上の前記溝よりも前記半導体素子に近い部分に接続されている。
前記(1)の手段によれば、(a)タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなっていることから、半導体素子の電極はいずれの位置であっても近くのタブ表面に接続(ダウンボンド)することができる。この場合、半導体素子の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、半導体素子のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
(b)半導体素子が固定される半導体素子固定領域と、ダウンボンドのためのワイヤが接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝が設けられている。従って、チップをタブに固定する接着剤、即ち、Agペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤は溝の外側には存在しなくなる。この結果、ワイヤは従来のように樹脂成分上に接続されることなくAgメッキ膜上に接続されるため、ワイヤの強固な接続が可能になり、ワイヤの接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。
(c)前記(b)からAgペーストからの樹脂成分の染みだし長さは、前記溝で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブとレジンとの接着力の低下を抑止できる。この結果、タブとレジンとの剥離が発生し難くなり、パッケージの耐湿性が高くなる。
(d)前記溝にはパッケージを形成するレジンが入るため、タブとパッケージとの接着面積(密着面積)が従来に比較して広くなり、タブとレジンとの接着力が高くなる結果、タブとパッケージ(レジン)との剥離が発生し難くなり、パッケージの耐湿性が高くなる。
(e)前記溝が存在することによって、例えばAgペーストが塗布された部分や、Agメッキが施された部分など、タブと樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。
(f)タブはその断面が逆台形となり、タブの半導体素子を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブの端は先が尖った断面形状になり、レジン内に食い込み埋まる状態となることから、タブがパッケージから剥離し難くなる。
(g)タブを逆台形にし、またタブの表面に溝を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域(半導体素子固定領域)の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリードをタブの近傍に配置することができ、これによってパッケージの小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体の高さを小さくでき、パッケージの薄型化を実現することができる。
(h)リードには溝が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リードがレジンから剥離し難くなる。また、レジンがリードに設けた溝内に入るため、食い込み構造からさらにリードがレジンから剥離し難くなる。また、溝が存在するため、パッケージ周面からリードの表面を伝わって内部に進入する水分の経路(パス)が長くなり、リードに接続されるワイヤの水分による腐食を抑止できる。
(i)リードのワイヤ接続領域にはAgメッキ膜が形成され、ワイヤはこのAgメッキ膜上に固定されるため、ワイヤの接続強度の向上を図ることができる。
(j)ワイヤ接続部分の剥離抑止,タブとレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図17は本発明の実施例1(実施形態1)である半導体装置、特にノンリード型半導体装置及びその製造方法に係わる図である。本実施形態1では四角形のパッケージの裏面にタブ及びこのタブに連なるタブ吊りリード並びにタブが露出するQFN型の半導体装置に本発明を適用した例について説明する。
QFN型の半導体装置1は、図1乃至図4に示すように、偏平の四角形体(矩形体)からなる絶縁性樹脂で形成される封止体(パッケージ)2を有している。パッケージ2の内部には半導体素子(半導体チップ:チップ)が埋め込まれている。この半導体チップ3は四角形のタブ4のタブ表面(主面)に接着剤5によって固定されている(図2参照)。
図4に示すように、パッケージ2の裏面(下面)は実装される面側(実装面)となる。パッケージ2の裏面にはタブ4及びタブ吊りリード6並びにリード7の一面(実装面14)が露出する構造となっている。これらタブ4及びタブ吊りリード6並びにリード7は、パターニングした一枚の銅製のリードフレームで形成される。従って、本実施形態1ではこれらタブ4及びタブ吊りリード6並びにリード7の厚さは同じになっている。
図4に示すように、タブ4の4隅は放射状に延在するタブ吊りリード6に連なり、リードフレームの状態ではタブ4を支持する部材となっている。また、タブ4の周辺には、内端をタブ4に近接させるリード7が四角形のパッケージ2の各辺に沿って所定間隔で複数配置されている。タブ吊りリード6及びリード7の外端はパッケージ2の周縁にまで延在している。
パッケージ2は偏平の四角形体となっているとともに、角部(隅部)は面取り加工が施されて斜面10となっている。一箇所の斜面10はパッケージ2の形成時のレジン(樹脂)を注入したゲートに連なっていた箇所であり、また、他の3箇所の斜面5はパッケージ2の成形時空気が逃げるエアーベント箇所に連なっていた箇所である。
また、パッケージ2の側面は傾斜面11となっている。この傾斜面11は、モールド金型のキャビティからパッケージを抜き取る際、抜き取りを容易にするためにキャビティの側面を傾斜面にした結果によるものである。従って、図1に示すようにパッケージ2の裏面12の大きさに比較して上面13は小さくなっている。前記タブ吊りリード6の外端は前記パッケージ2の斜面10で露出している(図3及び図4参照)。
図1及び図2に示すように、リード7及びタブ吊りリード6のパッケージ2に覆われる面では、パッケージ2の立ち上がり縁2aから外側にわずかにリード7及びタブ吊りリード6が突出する。これは、リード7及びタブ吊りリード6を切断する際、パッケージ2から外れたリード7とタブ吊りリード6の部分で切断する結果であり、例えば、立ち上がり縁2aから0.1mm以下の位置の長さになっている。
また、図3及び図4に示すように、各リード7の間及びリード7とタブ吊りリード6との間にはレジンバリ9が存在するが、このレジンバリ9もダイとパンチによって切断されるため、パッケージ2の周縁では、レジンバリ9の縁とリード7及びタブ吊りリード6の外端が凹凸することなく直線的になる。レジンバリ9は立ち上がり縁2aの外側のレジン部分であり、リード4の厚さと同じかまたは少し薄い厚さとなっている。
本実施形態1ではレジンバリ9はリード7の厚さよりも薄い構造になっている。これは、トランスファモールドにおける片面モールドにおいて、モールド金型の上下型間に樹脂製のシートを張り、このシートにリードフレームの一面が接触するようにしてモールドを行うことからシートがリード間でリード間に食い込むようになるため、レジンバリ9は薄くなり、パッケージの裏面とリードやタブとの間でわずかな段差が発生する(図1及び図2参照)。シートを使用しない場合はレジンバリ9の厚さとリード7の厚さは同じ、またはクリアランスの程度によっては厚くなる。
また、トランスファモールドによる片面モールド後、リード7及びタブ吊りリード6の表面にメッキ膜を形成するため、このメッキ膜の存在によってさらにパッケージ2の裏面12とリード7及びタブ4との段差は大きくなる。
このようにリード7やタブ吊りリード6の裏面である実装面14がオフセットされた構造では、実装基板等の配線基板に半導体装置1を表面実装する場合、半田の濡れ領域が特定されるため半田実装が良好となる特長がある。
一方、図5にも示すように、パッケージ2内のタブ4の表面(主面)には接着剤5を介して半導体素子3が固定されている。接着剤5は、例えば、Agペーストが使用されている。Agペーストはその樹脂成分が染みだし易いことから、その樹脂成分の染みだしを停止させるために、半導体素子3を固定する半導体素子固定領域を囲むように溝20が設けられている。この溝20は、エッチングによって形成され、タブ4の厚さの略半分の深さになっている。即ち、ハーフエッチングによって溝20は形成されている。接着剤5は、図2に示すように、溝20の内側で停止している。このようにするには、半導体素子固定領域に供給するAgペーストの量を調整する。量が多い場合には、Agペーストの樹脂成分は染みだして溝20内に入るだけであり、溝20を乗り越えて溝20の外側にまではみだすことは殆どない。これは、溝20が半導体素子固定領域を囲むような無端状の長い溝であることによる。しかし、これは後述する他の実施形態で説明するように、半導体素子固定領域を断続的に囲む構成でも、その配置位置を選択すれば、充分タブ4の溝20の外側領域であるワイヤ接続領域への樹脂成分の染みだしを抑止することができる。また、タブ4とボンディングワイヤが接続するワイヤ接続領域を囲うように溝20を配置しても、Agペーストからワイヤ接続領域への樹脂成分の染み出しを防ぐことができる。
なお、溝20はプレス加工によって形成してもよい。プレス加工でV溝を形成した場合、V溝周辺は変形し盛り上がる。この盛り上がり量はV溝深さ、幅により影響を受けるが、一般的には5μm程度となる。この隆起部分の存在により、チップボンディング時のAgペーストの樹脂成分の染みだしは停止され、ワイヤ接続領域の汚染(ブリード現象)を防止することができる。
また、溝20の存在によって、タブ4とパッケージ2を構成するビフエニール系樹脂(レジン)との接着面積(密着面積)が増大する。また、タブ4の溝20にレジンが食い込む構造となることもあってタブ4がレジンから剥離し難くなる。
タブ4は、図10に示すように、逆台形断面となり、パッケージ2を構成するレジン内に埋没するタブ表面21の面積がパッケージ2から露出するタブ裏面22の面積よりも大きくなっている。従って、タブ4の周縁の三角形状断面の突出部分23はパッケージ2内に食い込むことになり、タブ4のパッケージ2からの剥離を一層防止でき、タブ4とレジンの密着性はさらに向上する。
なお、タブ4を逆台形とするため、即ち、タブ4の周縁を三角形状断面の突出部分23とするには、両面エッチングを施す際に、表面側のエッチングレジストパターンが裏面側のエッチングレジストパターンよりも大きくすることによって形成することができる。例えば表面側のエッチングパターンが裏面側より0.1mm外周の大きなパターンを採用することにより、図10に示すような突出部分23を形成することができる。
半導体素子3の上面には図示しないがその四角形の各辺に沿って電極が設けられている。この電極にはワイヤ25の一端が接続されている。ワイヤ25の他端は、リード7の内端部分の表面に接続される。また、一部のワイヤ25は溝20の外側のタブ4の表面に接続される(ダウンボンド)。このダウンボンドはタブ4を共通グランドとするものである。高周波系のデバイスは、回路の安定性から多くの箇所でグランドに接地したい要求があり、ダウンボンドはこの点で好ましい。前記リード7及びタブ4のワイヤ接続領域には、選択的にメッキ膜26が形成されていて、ワイヤとの接続を良好としている。例えば、メッキ膜26はAgメッキ膜となっている。これにより、ワイヤの接続強度は向上する。また、溝20の外側のタブ表面に接続されるワイヤ25は、半導体素子3を固定する接着剤5の樹脂成分がタブ表面のワイヤ接続領域上に存在しないことから、ワイヤ接続強度は高いものとなるとともに、樹脂成分が介在する結果発生するワイヤ剥離も起きなくなる。
また、前記リード7の内端寄りの表面には、その幅員方向に沿って溝27が設けられている。パッケージ2のワイヤ接続領域はこの溝27と内端との間の領域となる。前記溝27の存在によって、リード7とレジンとの接着面積(密着面積)が増大することと、レジンの溝27への食い込みによって、リード7とパッケージ2との接続強度が向上し、リード7がパッケージ2から剥離し難くなる。
図6及び図7は半導体装置1を配線基板からなる実装基板30に実装した断面図である。実装基板30の一面には、前記半導体装置1の外部電極端子となるリード7やタブ吊りリード6に対応して、電極(ランド)31が設けられている。そして、これらランド31上に半導体装置1の外部電極端子となるリード7やタブ吊りリード6が重ねられ、かつ半田等による接合材32を介して電気的に接続されている。ランド31は、図7に示すように、配線33の一部で形成されている。
本実施形態1においては、信頼性を考慮して、タブ表面とパッケージを形成する樹脂(レジン)との接触面積を広くするために、タブ表面はパッケージ内に存在する構成とした。また、放熱性を考慮して、チップで発生する熱を広い面積に亘って伝えるため、タブはチップより大きい構成とした。また、タブとレジンとの密着性を考慮して、タブの縁がレジン内に庇状に食い込むようにするため、タブを逆台形断面構造とした。
ここで、半導体装置1の各部の寸法の一例を挙げる。リードフレーム(タブ4,タブ吊りリード6,リード7)の厚さは0.2mm、チップ3の厚さは0.28mm、半導体装置1の厚さは1.0mm、リード7の幅は0.2mm、リード7の長さは0.5mm、リード7のワイヤ接続領域はリード7の内端から0.2〜0.3mm、タブ4のワイヤ接続箇所(点)は搭載されたチップ3の端から1.0mm、タブ4の表面に設けられる溝20の幅は0.15mm、溝20の外縁からワイヤ接続箇所(点)までの距離は0.15mm、ワイヤ接続箇所(点)からタブ4の外周縁までの距離は0.10mmである。また、タブ4の突出部分23の先端とリード7の内端との間隔は0.2mmである。
従って、ダウンボンド部ワイヤは、その他ワイヤに比べ平面寸法で約0.8mm短縮可能である。これにより、特に高周波特性が要求される半導体装置においては、電気特性劣化防止効果がある。
また、タブ断面形状を逆台形とすることで、タブ露出部端とリード内端との距離は、タブ4の突出部分23の先端とリード7の内端に比べ大きくとることが可能となるため、基板実装時のリード7との短絡に対して余裕度が大きくなる。つまり、タブ断面形状を逆台形としなかった場合に比べ、タブ上面とタブ露出面の寸法差分0.2mmだけ、パッケージを小型にすることが可能となる。
つぎに、本実施形態1の半導体装置1の製造方法について、図8乃至図17を参照しながら説明する。図8は本実施形態1によるQFN型の半導体装置1を製造する際使用するマトリクス構成のリードフレーム40の模式的平面図である。
このリードフレーム40は、単位リードフレームパターン41がX方向に沿って20行、Y方向に沿って4列配置され、1枚のリードフレーム40から80個の半導体装置1を製造することができる。リードフレーム40の両側には、リードフレーム40の搬送や位置決め等に使用するガイド孔42a〜42cが設けられている。
また、各列の左側には、トランスファモールド時、ランナーが位置する。そこでランナー硬化レジンをエジェクターピンの突き出しによってリードフレーム25から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔43が設けられている。また、このランナーから分岐し、キャビティに流れるゲート部分で硬化したゲート硬化レジンをエジェクターピンの突き出しによってリードフレーム40から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔44が設けられている。
図9は単位リードフレームパターン41の一部を示す平面図である。単位リードフレームパターン41は、実際に製造するパターンであることから、模式図である図1乃至図6とは必ずしも一致しないことをことわっておきたい。
単位リードフレームパターン41は矩形枠状の枠部45を有している。この枠部45の4隅からタブ吊りリード6が延在し、中央のタブ4を支持するパターンとなっている。枠部45の各辺の内側から内方に向かって複数のリード7が延在し、その内端はタブ4の外周縁に近接している。タブ4及びリード7の表面に溝20,27があること、溝20の外側のワイヤ接続領域及びリード7の内端側のワイヤ接続領域にメッキ膜26(図9では点々がほどこされている領域)が設けられていること、タブ4が逆台形断面であること(図10参照)は同じである。図9において示す一点鎖線で示される矩形部分が絶縁性樹脂で形成されるパッケージ2の外郭線である。
また、図11乃至図14はリード7の変形例であるが、リード7の断面を図12及び図13に示すように、パッケージ2内に埋没する側、即ちリード7の表面を幅広とし、実装面14となる面を狭くすれば、前記タブ4の場合と同様にパッケージ2からリード7が抜け難くなる。
このようなリードフレーム40を用いて半導体装置1を製造する場合、最初に図15に示すように、タブ4の溝20の内側の半導体素子固定領域に接着剤5としてAgペーストが所定量塗布される。その後、前記Agペースト上に半導体素子3が位置決めされる。つぎに、前記Agペーストをベークして硬化させ、タブ4の表面(主面)に半導体素子3を固定する。この工程においては、Agペーストの供給量が精密に制御される。この結果、溝20を乗り越えてタブ4のワイヤ接続領域にAgペーストやAgペーストから染みだす樹脂成分が到達しなくなる。
つぎに、図16に示すように、半導体素子3の電極とリード7との間のワイヤボンディング、及び半導体素子3の電極と溝20の外側のタブ4のワイヤ接続領域のタブ表面との間のワイヤボンディングが行われる。半導体素子3の電極とタブ4との間に接続されるワイヤがダウンボンドとなる。前記パッケージ2及びタブ4のワイヤ接続領域にはAgメッキからなるメッキ膜26が設けられていることから、ワイヤの接続強度は高いものとなる。
また、前述のように、タブ4の溝20を乗り越えてタブ4のワイヤ接続領域にAgペーストやAgペーストから染みだす樹脂成分が到達しないので、タブ4のワイヤ接続領域は清浄に保たれる。従って、このダウンボンドの接続性は良好となり、ダウンボンド強度は高いものとなり、ワイヤのタブ4のワイヤ接続領域からの剥離は発生しなくなる。
つぎに、図17に示すように、常用のトランスファモールドによって所定領域に片面モールドが行われ、絶縁性樹脂で構成されるパッケージ2が形成される。その後、半田メッキ処理が行われる結果、タブ4及びタブ吊りリード6並びにリード7の表面には半田メッキ膜46が形成される。さらに、不要なリードフレーム部分が切断され、同図に記載されるような半導体装置1が製造される。
本実施例1によれば以下の効果を有する。
(1)タブ4はその外周縁が半導体素子(チップ)3の外周縁よりも外側に位置するようにチップ3よりも大きくなっていることから、チップ3の電極はいずれの位置であっても近くのタブ表面に接続(ダウンボンド)することができる。この場合、チップ3の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、チップ3のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
(1)タブ4はその外周縁が半導体素子(チップ)3の外周縁よりも外側に位置するようにチップ3よりも大きくなっていることから、チップ3の電極はいずれの位置であっても近くのタブ表面に接続(ダウンボンド)することができる。この場合、チップ3の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、チップ3のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
(2)チップ3が固定される半導体素子固定領域と、ダウンボンドのためのワイヤ25が接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝20が設けられている。従って、チップ3をタブ4に固定する接着剤5、即ち、Agペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝20を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤5は溝20の外側には存在しなくなる。この結果、ワイヤ25は従来のように樹脂成分上に接続されることなくAgメッキ膜上に接続されるため、ワイヤ25の強固な接続が可能になり、ワイヤ25の接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。
(3)前記(2)からAgペーストからの樹脂成分の染みだし長さは、前記溝20で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブ4とレジン(パッケージ2)との接着力の低下を抑止できる。この結果、タブ4とレジンとの剥離が発生し難くなり、パッケージ2の耐湿性が高くなる。
(4)溝20にはパッケージ2を形成するレジンが入るため、タブ4とパッケージ2との接着面積(密着面積)が従来に比較して広くなり、タブ4とレジンとの接着力が高くなる結果、タブ4とパッケージ(レジン)との剥離が発生し難くなり、パッケージ2の耐湿性が高くなる。
(5)前記溝20が存在することによって、例えばAgペーストが塗布された部分や、Agメッキが施された部分など、タブ4と樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。
(6)タブ4はその断面が逆台形となり、タブ4のチップ3を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブ4の端は先が尖った断面形状(突出部分23)になり、レジン内に食い込み埋まる状態となることから、タブ4がパッケージ2から剥離し難くなる。
(7)タブ4を逆台形にし、またタブ4の表面に溝20を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域(半導体素子固定領域)の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリード7をタブ4の近傍に配置することができ、これによってパッケージ2の小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体2の高さを小さくでき、パッケージ2の薄型化を実現することができる。
(8)リード7には溝27が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リード7がレジンから剥離し難くなる。また、レジンがリード7に設けた溝27内に入るため、食い込み構造からさらにリード7がレジンから剥離し難くなる。また、溝27が存在するため、パッケージ周面からリード7の表面を伝わって内部に進入する水分の経路(パス)が長くなり、リード7に接続されるワイヤ25の水分による腐食を抑止できる。
(9)リード25のワイヤ接続領域にはAgメッキ膜(メッキ膜26)が形成され、ワイヤ25はこのAgメッキ膜上に固定されるため、ワイヤ25の接続強度の向上を図ることができる。
(10)ワイヤ接続部分の剥離抑止,タブ4とレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。
(11)タブ4の突出部分23の先端とリード7の内端との間隔を狭めることができるため、パッケージ2のサイズを小さくでき、半導体装置1の小型化が達成できる。
図18及び図19は本発明の実施例2(実施形態2)であるノンリード型半導体装置に係わる図であって、図18はノンリード型半導体装置の模式的断面図、図19はタブの模式的拡大平面図である。
本実施形態2では、実施形態1の構成の半導体装置1において、タブ4のタブ表面に形成される溝20を幅広くするとともに、半導体素子固定領域内にまで食い込ませた構造になっている。本実施形態2の半導体装置1では、リード7には溝を設けていないが、設けてよいことは勿論である。
本実施形態2では、溝20を幅広にするとともに、半導体素子固定領域(チップボンディング領域)内に食い込むような構成にすることから、実施形態1のように半導体素子固定領域とワイヤ接続領域との間に独立した溝を設ける構成に比較してタブ4の大きさを小さくすることができる。
また、本実施形態2では、図19に示すように、前記溝20はワイヤ接続の安定性を考慮して四角形の隅部には設けないパターンになっている。即ち、四角形の各辺に沿ってそれぞれ独立して延在する構成になっている。チップ3の4隅をタブ4がAgペースト層を介して支持することで熱伝達性が向上するとともに、チップ3の安定した固定が可能となることで、ワイヤプル強度の安定向上効果が得られる。
また、リードフレームについて言うならば、隅部(コーナ部)に溝20を設けないことで、溝20が途切れたタブ表面で接着剤5を介してタブ4を支持できるため、搭載するチップサイズ制限をなくすことができ、汎用性が高いリードフレームとなる。
溝20の途切れたコーナ部はワイヤが張られない領域であり、接着剤5の樹脂成分がタブ吊りリード6方向に染みだしても支障のない領域である。
本実施形態2では、溝20のパターンは図19に特定されるものではない。即ち、本実施形態2ではコーナ部に溝20を設けない構造としたが、幾つかの溝20は所定のコーナ部まで延在させ、幾つかの溝20は所定のコーナ部にまで延在しないようにして、安定してチップを搭載するようにしてもよい。また、各ワイヤが接続される箇所に対応して溝20を配置してブリード現象を防止するようにしてもよい。
図20は本発明の実施例3(実施形態3)であるノンリード型半導体装置の模式的断面図である。
本実施形態3の半導体装置1は、タブ4の外周部のワイヤ接続領域を除いて搭載するチップ3のチップサイズよりも大きい底が平坦となる窪み50を設けた構成である。この例では、チップ3が窪み50の平坦な底に接着剤5で固定されるため、窪み50の深さと、接着剤5の厚さを選択すれば、チップ3の底面がタブ表面の高さを越えて窪み50の底側に入るようになり、半導体装置1の高さhを実施形態1の半導体装置1の場合の高さHに比べて低くすることができる。
本実施形態3の半導体装置1は、タブ4の外周部のワイヤ接続領域を除いて搭載するチップ3のチップサイズよりも大きい底が平坦となる窪み50を設けた構成である。この例では、チップ3が窪み50の平坦な底に接着剤5で固定されるため、窪み50の深さと、接着剤5の厚さを選択すれば、チップ3の底面がタブ表面の高さを越えて窪み50の底側に入るようになり、半導体装置1の高さhを実施形態1の半導体装置1の場合の高さHに比べて低くすることができる。
従って、本実施形態3の半導体装置1は実装高さを低くすることができる。この結果、この半導体装置1を組み込む、高周波半導体装置,デジタルカメラ及びディスク製品のコントローラ及びモジュール等の薄型化が達成できる。
Agペーストからなる接着剤5の厚さは、例えば、20〜30μm程度と厚くした場合には、緩衝材としての役割を果たし、熱膨張係数差によって生じる応力の緩和効果がある。
また、チップ3を窪み50の底に安定に固定するため、接着剤に代えて厚さが一定なシート(両面接着シート等)を使用してもよい。
図21乃至図23は本発明の実施例4(実施形態4)であるノンリード型半導体装置に係わる図である。図21は一部を切り欠いた半導体装置の平面図、図22は図21のE−E線に沿う拡大断面図である。
本実施形態4の半導体装置1は、実施形態1の半導体装置1における溝(溝20)に代えてタブ4を貫通するスリット(長孔)60としたものである。
スリット60は貫通孔であることから、四角形の半導体チップ3(半導体素子固定領域)の全周を囲むように配置することは、半導体素子固定領域が支持できなくなることからできない。従って、本実施形態4では、四角形の半導体素子固定領域(半導体チップ3)の各辺に沿って延在する真っ直ぐなスリット60をそれぞれ独立して設けるようにしてある。
また、タブ4はタブ裏面22の周囲がハーフエッチング、またはコイニングされて段付き状に薄くなり、一部のタブ裏面22がパッケージ2から露出する構造になっている。即ち、図21及び図22に示すようにタブ4の中央部分のみがパッケージ2の裏面12に露出し、その周辺部分はパッケージ2内に埋没する。前記露出部分は、縦g、横nなる寸法を有している。この寸法は自由に設定可能であることは勿論である。なお、スリット60はタブ4の薄い部分に設けられている。
これ以外の部分は図においてメッキ膜等を省略してあるが実施形態1の半導体装置1と同様であり、その製造方法も実施形態1と同様である。
ここで、特に限定はされるものではないが、本実施形態3の半導体装置1の図21に示す寸法の一例を示す。半導体装置1は平面的に見てパッケージ2やタブ4は正方形である。一面のリード7の先端から反対面のリード7の先端までの長さaは6.20mm、パッケージ2の外形寸法bは6.00mm、タブ4の一辺の長さcは4.60mm、スリット60の長さは3.40mm、スリット60の幅は0.20mmでリード7やタブ吊りリード6の幅と同じである。また、スリット60の外縁からタブ4の縁までの距離fは0.30mmである。
本実施形態4の半導体装置1は、実施形態1の半導体装置1における半導体素子固定領域とワイヤ接続領域との間に設ける溝20を、タブ4を貫通するスリット60に変えた構成である。従って、溝20を設けた場合と同様な作用に伴う効果を有することができる。
即ち、本実施形態4によれば、(a)ダウンボンドのワイヤ長さを短くできる。従って、高周波デバイスにおいては回路のグランド電位の安定化が図れる。
(b)スリット60によってワイヤ接続領域における接着剤5に起因する汚染を防止でき、ダウンボンドの接続の信頼性を高めることができる。
(c)スリット60を設けることで接着剤5の樹脂成分の染みだし長さを小さくでき、タブ4とレジンとの剥離を起き難くすることができ、パッケージ2の耐湿性を高めることができる。
(d)タブ表面の面積がタブ裏面の面積よりも大きくなる構造となることから、タブ4がレジン内に食い込み、タブ4がパッケージ2から剥離し難くなる。
(e)タブ表面に突起部が無いことから、ワイヤループを低くかつ小さくすることができ、パッケージ2の薄型化及び小型化を実現することができる。
(f)リード7には溝27が設けられていることから、リード7がレジンから剥離し難くなるとともに、リード7を伝わっての水分の浸入経路を長くでき、リード7に接続されるワイヤ25の水分による腐食を抑止できる。
(g)ワイヤ25はAgメッキ膜上に固定されるため、ワイヤ25の接続強度の向上を図ることができる。
(h)ワイヤ接続部分の剥離抑止,タブ4とレジンとの剥離防止により、半導体装置の製造歩留り向上及び製造コストの低減が達成できる。
また、本実施形態4の半導体装置1では、半導体素子固定領域とワイヤ接続領域との間にスリット60を設けることから、タブ4の各辺に沿うワイヤ接続領域はその両端部分をスリット60の端から外れたタブ部分で支持されることになる。従って、スリット60に直交する方向に樹脂で構成されるパッケージ2と、金属で構成されるタブ4の熱膨張係数差に起因する熱応力(熱歪み)が発生した場合、スリット60に沿って延在するワイヤ接続領域はスリット60に直交する方向では樹脂と共に動くことができるため、ワイヤ25がタブ4のワイヤ接続領域から剥離し難くなり、ワイヤボンディングの信頼性が高くなる。
また、本実施形態4の半導体装置1では、半導体素子固定領域とワイヤ接続領域との間にタブ4を貫通するスリット60を設けているとともに、このスリット60が設けられるタブ4部分は薄く形成され、かつこの薄い部分はパッケージ2から内部に位置している。従って、パッケージ2を構成する樹脂によってスリット60の外側に位置するワイヤ接続領域を有するタブ部分は上下左右全周を樹脂で囲まれるため、樹脂とタブ4との接着力が大きくなり、タブ4がパッケージ2から剥離し難くなる。
また、本実施形態4の半導体装置1では、タブ4を加工して、タブ4の裏面をパッケージ2の裏面12に露出する部分と、パッケージ2内に埋没する部分を有する構成にしている。従って、このパッケージ2内に埋没する部分に対応する実装基板において配線設計が可能になる。
即ち、図23は本実施形態4のノンリード型半導体装置の実装基板におけるタブの専有面積等を示す模式的平面図である。図23に示すように、実装基板30半導体装置固定領域には半導体装置1のパッケージ2の裏面12に露出するリード7の実装面14に対応してランド31が配置されている。ランドは四角形の各辺に沿って配列されるため、ランド列の内側は四角形領域となる。また、この四角形領域の中央には、前記タブ4のタブ裏面22と接続されるランド31aが設けられている。ランド31aはタブ裏面22とランド31aを導電性の接合材32で確実に接続させるため、タブ裏面22の寸法(縦g、横n)よりも僅かに大きくなっている。このタブ裏面22はランド31aとランド31がショートを起こさないための寸法(t)を確保することを条件としてその大きさを自由に選択できるものである。図23でハッチングを施した四角形領域が、タブ4のタブ裏面22を最大に露出させる際の大きさであり、ランド31aの最大の大きさである。
従って、タブ4のタブ裏面22を縦g、横nとした場合、図23のハッチングを施した四角形枠領域pは絶縁性の樹脂で形成されるパッケージ2の裏面12が占有する領域となる。この結果、実装基板30のこの四角形枠領域pには配線33やスルーホール34を配置することができ、実装基板30の配線のレイアウト設計の自由度が高くなる。
図24は本実施形態4の変形例であるノンリード型半導体装置の一部を切り欠いた平面図である。この変形例では、半導体素子固定領域とタブ4の各辺に沿うワイヤ接続領域との間一列に断続的に複数のスリット60を配置した例である。本変形例では断続的に2本のスリット60を一列に配置したものである。このように、スリット60を断続的に配置することによってタブ4の辺に沿うワイヤ接続領域のスリット60に直交する方向の剛性が実施形態4の長い1本の場合に比較して高められる効果がある。
図25は本発明の実施例5(実施形態5)であるノンリード型半導体装置の一部を切り欠いた平面図である。本実施形態5は実施形態4の半導体装置1において、スリット60の両端部分にスリット60からタブ4の外周に向かうスリット61を設けてある。このスリット61はタブ4を貫通する構造となる。従って、このスリット61の先端はタブ4の縁に到達するとワイヤ接続領域が支持されなくなるため、スリット61の先端はタブ4の縁に到達しない構造となる。
この構造では、タブ4の各辺に沿うワイヤ接続領域が、タブ4とレジン(パッケージ2)の熱膨張係数差に起因する熱歪みがスリット61で分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ25がスリット61間のレジンとともに移動可能となり、ワイヤ25がワイヤ接続領域から剥離し難くなる。このスリット61はスリット60の延在方向における熱歪みを緩和し、スリット60による効果よりも効果は低くなるが、スリット60のスリット60に直交する方向の熱歪み緩和効果と似たような効果を有することになる。
図26は本実施形態5の変形例であるノンリード型半導体装置を示す一部を切り欠いた平面図である。この変形例では、タブ4の各辺に沿って複数(2本)のスリット60を一列に配置するとともに、これら各スリット60の両端に前記スリット61を配置した例である。この変形例によれば、スリット61が複数配置されるため、前述の熱歪みを緩和効果はさらに高くなるものである。
本実施形態5では、スリット60とスリット60から延在するスリット61によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット60の両端の外側のタブ4表面を半導体チップ3をタブ4に固定するための接着剤5(ペースト材)が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ25のボンディング性が良好となり、半導体装置1の信頼性も高くなる。
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けてスリットを1乃至複数設けてもよい。
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けてスリットを1乃至複数設けてもよい。
図27は本発明の実施例6(実施形態6)であるノンリード型半導体装置におけるタブの一部を示す斜視図である。本実施形態6ではタブ4の各辺に沿って設けられる半導体素子固定領域とワイヤ接続領域と間のスリット60の両端に前記スリット61に変わって底のある溝70を設ける例である。即ち、スリット60タブ4の外周に向かって溝70が1本乃至複数本設けた例である。
この例では溝70は底が存在することから、スリットとは異なり、タブ4の縁にまで到達してもワイヤ接続領域の支持ができることから特に問題はない。
この例では溝70は底が存在することから、スリットとは異なり、タブ4の縁にまで到達してもワイヤ接続領域の支持ができることから特に問題はない。
本実施形態6でもタブ4を貫通するスリットの場合よりも効果は低いが、微視的にみれば、溝70の存在によってタブ4の表層部分は、溝70の存在によってタブ4の各辺に沿うワイヤ接続領域が、タブ4とレジン(パッケージ2)の熱膨張係数差に起因する熱歪みが分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ25が溝70間のレジンとともに移動可能となり、ワイヤ25がワイヤ接続領域から剥離し難くなる。
本実施形態6では、スリット60とスリット60から延在する溝70によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット60の両端の外側のタブ4表面を半導体チップ3をタブ4に固定するための接着剤5(ペースト材)が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ25のボンディング性が良好となり、半導体装置1の信頼性も高くなる。また、前述のように前記スリット60から延在する溝70をタブ4の縁にまで到達させても図27に示すような構造と同様の効果を得ることができる。
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けて溝を1乃至複数設けてもよい。
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けて溝を1乃至複数設けてもよい。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施例では、QFN型の半導体装置の製造に本発明を適用した例について説明したが、例えば、SON型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。さらに、本発明はノンリード型半導体装置に限定されることなく、他の構造の半導体装置にも同様に適用でき、同様の効果を有することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。
(1)ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
(2)ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
(3)ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
(4)半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高い半導体装置及びノンリード型半導体装置を提供することができる。
(5)タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することができる。
(6)タブの中央部分をパッケージから露出させ周囲をパッケージ内に位置させる半導体装置構造とすることによって、この半導体装置を実装する実装基板における配線設計の自由度が向上する。
1…半導体装置、2…封止体(パッケージ)、2a…立ち上がり縁、3…半導体素子(半導体チップ:チップ)、4…タブ、5…接着剤、6…タブ吊りリード、7…リード、9…レジンバリ、10…斜面、11…傾斜面、12…裏面(下面)、13…上面、14…実装面、20…溝、21…タブ表面、22…タブ裏面、23…突出部分、25…ワイヤ、26…メッキ膜、27…溝、30…実装基板、31,31a…ランド、32…接合材、33…配線、34…スルーホール、40…リードフレーム、41…単位リードフレームパターン、43,44…エジェクターピン孔、45…枠部、46…半田メッキ膜、50…窪み、60,61…スリット、70…溝。
Claims (14)
- 絶縁性樹脂からなる封止体と、
前記封止体の実装面に裏面を露出しており、前記裏面と反対側の表面に半導体素子固定領域とワイヤ接続領域を有しているタブと、
前記封止体の実装面に裏面を露出する複数のリードと、
前記封止体内に位置し、前記タブの表面に接着剤を介して、前記半導体素子固定領域上に固定される半導体素子と、
前記半導体素子の主面上に形成された複数の電極と、
前記複数の電極と前記リードの表面とを電気的に接続する導電性のワイヤと、
前記半導体素子の電極と前記タブのワイヤ接続領域とを電気的に接続する導電性のワイヤとを有する半導体装置であって、
前記タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなり、
前記半導体素子固定領域と、前記ワイヤ接続領域との間の前記タブ部分には前記タブを貫通する貫通孔が部分的に設けられていることを特徴とする半導体装置。 - 前記半導体素子固定領域は四角形となり、前記貫通孔は前記半導体素子固定領域の辺に沿って1本または断続的に一列に複数本配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記貫通孔から前記タブの外周に向かいかつ前記タブの縁にまで到達しない貫通孔が1本乃至複数本設けられていることを特徴とする請求項2に記載の半導体装置。
- 前記貫通孔及び前記貫通孔から延在する1本乃至複数本の貫通孔によって一部の前記ワイヤ接続領域が囲まれていることを特徴とする請求項3に記載の半導体装置。
- 前記貫通孔から前記タブの外周に向かって溝が1本乃至複数本設けられていることを特徴とする請求項2に記載の半導体装置。
- 前記貫通孔及び前記貫通孔から延在する1本乃至複数本の溝によって一部の前記ワイヤ接続領域が囲まれていることを特徴とする請求項5に記載の半導体装置。
- 前記接着剤は前記タブのワイヤ接続領域には接着されないことを特徴とする請求項1記載の半導体装置。
- 前記タブのワイヤ接続領域及びリードの表面にはメッキ膜が選択的に形成され、前記メッキ膜上に前記ワイヤが接続されていることを特徴とする請求項1記載の半導体装置。
- 前記タブの表面の面積が前記タブの裏面の面積よりも大きいことを特徴とする請求項1記載の半導体装置。
- 前記タブは四角形であり、前記貫通孔は前記タブの4隅には設けられることなく、相互に独立して選択的に設けられていることを特徴とする請求項1記載の半導体装置。
- 前記リードには溝が設けられ、前記ワイヤは、前記リード表面上の前記溝よりも前記半導体素子に近い部分に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記タブ、タブ吊りリード、及び複数のリードは同じ金属材料によって形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記複数のリードは前記タブの周囲に配置されており、前記リードとタブの間は前記封止体によって充填されていることを特徴とする請求項1に記載の半導体装置。
- 前記タブのワイヤ接続領域は複数のワイヤを介して、前記半導体素子の電源電位用の複数の電極と電気的に接続していることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175400A JP2006253732A (ja) | 2000-12-28 | 2006-06-26 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000401933 | 2000-12-28 | ||
JP2006175400A JP2006253732A (ja) | 2000-12-28 | 2006-06-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001301355A Division JP3895570B2 (ja) | 2000-12-28 | 2001-09-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151837A Division JP5183583B2 (ja) | 2000-12-28 | 2009-06-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253732A true JP2006253732A (ja) | 2006-09-21 |
Family
ID=37093794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006175400A Pending JP2006253732A (ja) | 2000-12-28 | 2006-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253732A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
WO2011049128A1 (ja) * | 2009-10-20 | 2011-04-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2012227559A (ja) * | 2012-08-24 | 2012-11-15 | Renesas Electronics Corp | 半導体装置 |
JP2013138228A (ja) * | 2013-02-08 | 2013-07-11 | Mitsubishi Electric Corp | 半導体装置 |
JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
FR3089055A1 (fr) * | 2018-11-23 | 2020-05-29 | Linxens Holding | Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. |
-
2006
- 2006-06-26 JP JP2006175400A patent/JP2006253732A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283066A (ja) * | 2009-06-03 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
WO2011049128A1 (ja) * | 2009-10-20 | 2011-04-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9666501B2 (en) | 2009-10-20 | 2017-05-30 | Rohm Co., Ltd. | Semiconductor device including a lead frame |
US9847280B2 (en) | 2009-10-20 | 2017-12-19 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
JP2012227559A (ja) * | 2012-08-24 | 2012-11-15 | Renesas Electronics Corp | 半導体装置 |
JP2013138228A (ja) * | 2013-02-08 | 2013-07-11 | Mitsubishi Electric Corp | 半導体装置 |
JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
FR3089055A1 (fr) * | 2018-11-23 | 2020-05-29 | Linxens Holding | Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3895570B2 (ja) | 半導体装置 | |
JP5688576B2 (ja) | 半導体装置 | |
JP4417150B2 (ja) | 半導体装置 | |
JP2004214233A (ja) | 半導体装置およびその製造方法 | |
JP2006253732A (ja) | 半導体装置 | |
JP4987041B2 (ja) | 半導体装置の製造方法 | |
JP2006073570A (ja) | 半導体装置及びその製造方法 | |
JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP4840305B2 (ja) | 半導体装置の製造方法 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
CN114171485A (zh) | Qfn半导体封装、半导体封装及引线框架 | |
JP2006216979A (ja) | 半導体装置の製造方法 | |
JP2004200719A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |