JPH06302754A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH06302754A
JPH06302754A JP8987193A JP8987193A JPH06302754A JP H06302754 A JPH06302754 A JP H06302754A JP 8987193 A JP8987193 A JP 8987193A JP 8987193 A JP8987193 A JP 8987193A JP H06302754 A JPH06302754 A JP H06302754A
Authority
JP
Japan
Prior art keywords
lead frame
pad
slit
chip mounting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8987193A
Other languages
English (en)
Inventor
Yoichi Taura
陽一 田浦
Kazuyuki Nagahama
和行 永浜
Katsuhiro Sasaki
勝弘 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Motorola Solutions Japan Ltd
Original Assignee
Mitsui High Tec Inc
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc, Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Mitsui High Tec Inc
Priority to JP8987193A priority Critical patent/JPH06302754A/ja
Publication of JPH06302754A publication Critical patent/JPH06302754A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 (修正有) 【目的】 パッド内のチップ搭載予定部分を、傾きや反
りを生じさせることなく平坦度よく下方に移行させたボ
ンディングワイヤーを短くできるとともに、封止樹脂と
の接着性の優れたリードフレームを提供すること。 【構成】 パッド5内のチップ搭載予定部分7を下げる
リードフレーム1において、チップ搭載予定部分7の外
側にスリット8がコーナー部を斜め方向に除かれて形成
され、前記スリット8が穿設されなかったコーナーの断
続箇所9を押し曲げてチップ搭載予定部分を下げたリー
ドフレームである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッド内のチップ搭載
予定箇所を平坦度よく下げることによってボンディング
ワイヤーを短くできるようにしたリードフレームに関す
る。
【0002】
【従来の技術】半導体装置は例えばリードフレームのバ
ッドにチップを接着剤を介し固着搭載し、チップの端子
とリードフレームのインナーリードとをボンディングワ
イヤーで溶接接続し、この後樹脂封止することによって
製造される。
【0003】電子機器に不可欠な半導体装置は、高機能
化,小型化および薄手化の要請が強く、この対応にチッ
プの高集積度化,リードの多ピン化,またパッケージ樹
脂封止厚みの薄手化が図られている。こうした中でも高
集積度としたものには、信号伝播速度の高速化,短絡防
止,信頼性向上あるいは製作容易化のためにボンディン
グワイヤーを短くする試みがある。
【0004】例えば特開平2−139954号公報に記
載のものでは、パッドを支持するサポートバーを押し曲
げてこのパッドを下げ、パッドに搭載したチップとイン
ナーリードの垂直方向の距離を近づけることによってボ
ンディングワイヤーを短くし、短絡の防止やワイヤーボ
ンディンク作業を容易としている。
【0005】
【発明が解決しようとする課題】ところが、ボンディン
グワイヤーを短縮するために、サポートバーを押し曲げ
てパッドの位置を下げる場合は、押し曲げ加工での僅か
のねじれがその先端に接続したパッドに拡大して伝わり
傾きや反り生じる。このため、例えば数10μmの傾
き、あるいは10μm程度の反りが発生することがあ
る。
【0006】また、高集積度のチップ搭載では、従来問
題にされなかったようなパッドの微小な傾きや反りでも
全面均一な密着性が劣化し、さらに封止樹脂の薄手化と
相乗しての樹脂接着性の劣化等が問題となり、パッドを
姿勢よく下げることが一つの課題となっていた。
【0007】本発明において解決すべき課題は、パッド
内のチップ搭載予定部分を押し下げる際、傾きや反りを
生じさせずに平坦度よく下方に移行させボンディングワ
イヤーを短縮できるとともに、封止樹脂との接着性の優
れたリードフレームを提供することにある。
【0008】
【課題を解決するための手段】本発明の要旨は、パッド
内のチップ搭載予定部分を下げるリードフレームにおい
て、チップ搭載予定部分の外側にスリットがコーナーを
斜方向に除き形成され、前記スリットのコーナーの断続
箇所を曲げチップ搭載予定部分を下げたことを特徴とす
るリードフレームにあり、また必要に応じ前記スリット
がパッド端側の中間部にヌスミをおいて形成されている
リードフレームにある。
【0009】更に、製造方法についての要旨は、パッド
内のチップ搭載予定部分を下げるリードフレームの製造
方法において、パッドのチップ搭載予定部分の外側にコ
ーナーを斜方向に除きスリットを穿設し、前記スリット
の形成されなかったコーナーの斜方向断続箇所を押し曲
げ加工しチップ搭載予定部分を下方に移行させることを
特徴とするリードフレームの製造方法にあり、また必要
に応じて前記スリットをパッド端側の中間部にヌスミを
おいて穿設するところにある。
【0010】
【作用】本発明では、パッド内のチップ搭載予定部分の
外側に沿って、当該チップ搭載予定部分のコーナーを斜
方向に除きスリットが穿設され、該スリットの断続した
コーナ一部を押し下げているので、チップ搭載予定箇所
は4隅で支承され張られた姿勢で下方にさげられ平坦度
が極めて優れる。
【0011】前記スリットの穿設の際に、バッド端側の
中間部にヌスミを設けていると当該スリットよりパッド
端面側の面積がひろがりアースグランドか十分確保さ
れ、アースボンディングの自由度が拡大する。
【0012】チップ搭載予定部分は外側に前記スリット
が穿設され、搭載するチップとの底面積差が小さくなる
ので、その後の樹脂封止,電気的特性試験,連続使用等
で温度上昇を受けても熱膨張の絶対差は僅少で剥離やク
ラック等が生ぜず、機能の信頼性が永く維持できる。
【0013】さらに樹脂封止の際にはスリット箇所に入
り込み、リードフレームとの接着性が向上して樹脂封止
厚みが薄くなっても接着が強固となる。
【0014】
【実施例】次に、本発明について実施例に基づき図面を
参照しながら詳細に説明する。
【0015】図1は本発明のリードフレームの一実施例
を示す平面図である。
【0016】図において、lはプレスあるいはエッチン
グによってパターンが形成されたリードフレームであ
り、2はインナーリード、3はアウターリード、4はタ
イバーである。5は半導体チップを搭載するパッド、6
は前記パッド5を支持するサポートバーで、この実施例
ではパッド5の2か所に接続しているが、これに限らず
4辺あるいは4角に接続し支持していてもよくその支持
形態は任意にされるものに適用できる。
【0017】7はパッド5内のチップ搭載予定部分で、
その後チップが載せられる。8は前記チップ搭載予定部
分7の外側にコーナー7aを除き穿設されたスリット
で、パンチとダイを使うプレスまたはエッチングにより
穿設される。スリット8が穿設されなかった断続箇所9
はコーナー7aを跨いで斜方向に延在している。
【0018】断続箇所9はチップ搭載予定部分7を下方
に移行させるためにパンチとダイでの押し曲げ加工によ
り微量押しつぶされて伸ばされ、前記チップ搭載予定部
分7を下げる。該断続箇所9はチップ搭載予定部分7の
コーナ一外側の4箇所にあって、押し曲げ下げ加工では
前記チップ搭載予定部分7を4隅で緊張した姿勢にて下
げることになる。また該加工を施される部分は面積が狭
くて要する加工力が大きくならずサポートバ−6に変形
力を及ぼさない。しかしてチップ搭載予定部分7は平坦
精度高く下げられる。なお、図4にチップ搭載予定部分
7を下げたパッド5部分の斜視図を示す。
【0019】前記スリット8の形はこの実施例では図2
で拡大して示すように等幅に形成しているが、これに限
らず図3に示すようにスリット8のパッド5端側の中間
部にヌスミ10を形成することで、前記断続箇所9の長
さを維持しなから当該スリッ卜8よりパッド5端面側の
余地を広げアースランドを十分確保することができる。
これによると、アースボンディングの自由度が一層広が
りボンディングワイヤーを短くできる。
【0020】前記チップ搭載予定部分7を下げた後、図
5に示すように、チップ11が接着剤あるいは両面接着
テープ等を介して搭載される。この際、当該チップ搭載
予定箇所7は平坦度が高くチップ11が全面密に固着さ
れ、その後の樹脂封止等で温度上昇・降下の変化を受け
ても剥離等は全く生じない。
【0021】搭載されたチップ11の端子はインナーリ
ード2とボンディングワイヤー12を介して接続される
が、チップ搭載予定部分7は下げられインナーリード2
との垂直方向の距離が近くなっており、ボンディングワ
イヤー12を短くできる。
【0022】その後、樹脂封止しタイバーを切断しまた
アウターリードを所定形状に成形し半導体装置13が製
造される。この際、前記パッド5に形成したスリット8
に樹脂が入り込み接着が強固となり、またスリット8は
樹脂とリードフレームlの熱膨張差による熱応力を吸収
し、樹脂封止厚みを薄くした場合でも剥離やクラック等
が生じない。
【0023】本発明におけるリードフレームは、銅材,
鉄−ニッケル材等各種の材料から製造されるもので、い
ずれの材料のものでも前記チップ搭載予定部分の押し下
げ加工がなされる。
【0024】
【発明の効果】本発明では、パッド内のチップ搭載予定
部分を傾きや反りが生じることなく下げられるので、チ
ップとインナーリードの垂直方向の距離が近まり、また
アースランドが広範に確保され、更にボンディングワイ
ヤーを短くでき電気抵抗が小さくなり信号の高速化を図
れる。
【図面の簡単な説明】
【図1】本発明のリードフレームの一実施例を示す平面
図である。
【図2】図1の実施例におけるスリットの一部を示す図
である。
【図3】本発明の他の実施例におけるスリットの一部を
示す図である。
【図4】本発明の実施例におけるチップ搭載予定部分を
下げたパッド部を示す斜視図である。
【図5】図1におけるY−Y断面のリードフレームに組
み立てられた半導体装置を示す断面図である。
【符号の説明】
1 リードフレーム 7 チップ搭載
予定部分 2 インナーリード 8 スリッ卜 3 アウターリード 9 断続箇所 4 タイバ− 10 ヌスミ 5 パッド 11 チップ 6 サポートバー 12 ボンディ
ングワイヤー 13 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 勝弘 福島県耶麻郡塩川町大字小府根字大谷地1 番地 日本モトローラ株式会社会津事業所 内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 パッド内のチップ搭載予定部分を下げる
    リードフレームにおいて、チップ搭載予定部分の外側に
    スリットがコーナーを斜方向に除き形成され、前記スリ
    ットのコーナーの断続部を曲げチップ搭載予定部分を下
    げたことを特徴とするリードフレーム。
  2. 【請求項2】 前記スリットがパッド端側の中間部にヌ
    スミをおいて穿設された請求項l記載のリードフレー
    ム。
  3. 【請求項3】 パッド内のチップ搭載予定部分を下げる
    リードフレームの製造方法において、チップ搭載予定部
    分の外側にコーナーを斜方向に除きスリッ卜を穿設し、
    前記スリットの形成されなかったコーナーの斜方向断続
    箇所を押し曲げ加工しチップ搭載予定部分を下方に移行
    させることを特徴とするリードフレームの製造方法。
  4. 【請求項4】 前記スリットをパッド端側の中間部にヌ
    スミをおいて穿設する請求項3記載のリードフレームの
    製造方法。
JP8987193A 1993-04-16 1993-04-16 リードフレームおよびその製造方法 Pending JPH06302754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8987193A JPH06302754A (ja) 1993-04-16 1993-04-16 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8987193A JPH06302754A (ja) 1993-04-16 1993-04-16 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06302754A true JPH06302754A (ja) 1994-10-28

Family

ID=13982836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8987193A Pending JPH06302754A (ja) 1993-04-16 1993-04-16 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06302754A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置
US9496204B2 (en) 2000-12-28 2016-11-15 Renesas Electronics Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213538A (ja) * 1995-02-07 1996-08-20 Nec Corp 樹脂封止型半導体装置
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置
US9496204B2 (en) 2000-12-28 2016-11-15 Renesas Electronics Corporation Semiconductor device
US10115658B2 (en) 2000-12-28 2018-10-30 Renesas Electronics Corporation Semiconductor device
US10490486B2 (en) 2000-12-28 2019-11-26 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US5986333A (en) Semiconductor apparatus and method for fabricating the same
US6650020B2 (en) Resin-sealed semiconductor device
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US4951120A (en) Lead frame and semiconductor device using the same
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2008181908A (ja) 半導体装置及び半導体装置用リードフレーム
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
US6617200B2 (en) System and method for fabricating a semiconductor device
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
US20010015482A1 (en) Semiconductor device and method for manufacturing the same
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPH06302754A (ja) リードフレームおよびその製造方法
JP3069622B2 (ja) リードフレームおよびその製造方法
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3069621B2 (ja) リードフレームおよびその製造方法
JPH04320365A (ja) 樹脂封止型半導体装置およびメモリカード
WO2008088955A1 (en) Plastic semiconductor packages having improved metal land-locking features
JPH06216300A (ja) リ−ドフレ−ムおよびその製造方法
US7181835B2 (en) Universal clamping mechanism