TW484192B - Semiconductor device, method of manufacturing the same, and electronic device - Google Patents

Semiconductor device, method of manufacturing the same, and electronic device Download PDF

Info

Publication number
TW484192B
TW484192B TW088120541A TW88120541A TW484192B TW 484192 B TW484192 B TW 484192B TW 088120541 A TW088120541 A TW 088120541A TW 88120541 A TW88120541 A TW 88120541A TW 484192 B TW484192 B TW 484192B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
lead
wafer
main surface
Prior art date
Application number
TW088120541A
Other languages
English (en)
Inventor
Koichi Kanemoto
Masachika Masuda
Tamaki Wada
Michiaki Sugiyama
Mikako Kimura
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW484192B publication Critical patent/TW484192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

484192 案號88120541 和年/月彡/日 修正 五、發明說明（1) 技術領域 本發明係關於一種半導體裝置，特別是關於一種適用於 層疊兩個半導體晶片，以一個樹脂密封體密封此兩個半導 體晶片的半導體裝置有效的技術。 背景技術 Λ 作為謀求記憶電路系統大容量化的目的，提出一種層疊
V 型半導體裝置.層豐構成記憶電路糸統的兩個半導體晶片 ，以一個樹脂密封體密封此兩個半導體晶片。例如特開平 7 - 5 8 2 8 1號公報揭示一種LOC (L_ead Q_n Qhip)構造的層疊 型半導體裝置。 | LOC構造的層疊型半導體裝置係下述結構：具有第一半 1 導體晶片及第二半導體晶片：在表裏面（互相對向的一主’ 面及其他主面）中為表面（一主面‘）的電路形成面形成多數 電極墊；多數第一引線：介入絕緣性薄膜而黏接固定於第 一半導體晶片之電路形成面，同時透過導電性細線而電氣 連接於其電路形成面之電極墊；多數第二引線：介入絕緣 性薄膜而黏接固定於第二半導體晶片之電路形成面，同時 透過導電性細線而電氣連接於其電路形成面之電極墊； 及，樹脂密封體：密封第一半導體晶片、第二半導體晶 片、第一引線之内部、第二引線之内部及細線等。第一半 導體晶片、第二半導體晶片各自在使各自電路形成面互相| 對向的狀態被層疊。第一引線、第二引線各自在使各自 '連 接部互相疊合的狀態被接合。 - 本發明者等在開發層疊型半導體裝置之前，面臨以下問. 題點。
第6頁 484192 修正 __案號 88120541 五、發明說明（2) 在前述習知LOC構造，因用兩片引線架製造而製造成本 變高。 此外y在前述習知技術’因層豐兩個半導體晶片而需要 兩片引線架。 此外，因層疊兩個半導體晶片而用引線架一片不能將兩 個半導體晶片之電極塾設於半導體晶片四個方向。 本發明之目的在於提供一種可謀求層疊兩個半導體晶片 、以一個樹脂密封體密封此兩個半導體晶片的半導體裝置 薄型化的技術。
本發明之其他目的在於提供一種係層疊兩個半導體晶片 、以一個樹脂密封體密封此兩個半導體晶片的半導體裝置 構造，用引線架一片可與設於兩個半導體晶片層疊體四個 方向的電極塾對應的技術。 本發明之其他目的在於提供一種記憶容量相同並縮小安 裝面積的多片封裝可能的技術。 本發明之其他目的在於提供一種在層疊兩個半導體晶片 、以一個樹脂密封體密封此兩個半導體晶片的半導體裝置 構造，可防止龜裂發生的技術。 本發明之前述及其他目的和新穎特徵根據本說明書之記 述及附圖當可明白。
發明之揭示 茲簡單說明在本案所揭示的發明中具代表性發明的概'要 如下： - (1 )係具有 苐一半導體晶片·具有電路形成面及和此電路形成面對
第7頁 484192 __案號 88120541_和年/月3/日_ 五、發明說明（3) 向的背面與形成於前述電路形成面的多數電極墊； 第二半導體晶片：具有電路形成面及和此電路形成面對 向的背面與形成於前述電路形成面的多數電極墊，由比前 述第一半導體晶片大的平面尺寸構成； 多數引線：各自有内部及外部，前述各自的内部透過導 電性細線分別電氣連接於前述第一半導體晶片及第二半導 體晶片之各電極， 支持引線：有内部及外部，以前述内部支持前述第二半 導體晶片；及，
樹脂密封體：密封前述第一半導體晶片、第二半導體晶 片、引線之内部、支持引線之内部及細線之半導體裝置， 前述第一半導體晶片在使前述第一半導體晶片之背面和 前述第二半導體晶片之電路形成面相對的狀態黏接固定於 前述第二半導體晶片， 前述支持引線之内部黏接固定於前述第二半導體晶片之 電路形成面。 (2)在前述方法（1)所載之半導體裝置， 前述引線之内部一部分配置於前述第二半導體晶片之電 路形成面上。 (3 )係具有
第一半導體晶片：具有電路形成面及和此電路形成面對 向的背面與形成於前述電路形成面的多數電極墊； ' 第二半導體晶片：具有電路形成面及和此電路形成面-對 向的背面與形成於前述電路形成面的多數電極墊，由比前 述第一半導體晶片大的平面尺寸構成； 484192 修正 案號 88120541 五、發明說明（4) 多數引線：各自有内部及外部，前述各自的内部透過導 電性細線分別電氣連接於前述第一半導體晶片及第二半導 體晶片之各電極； 支持引線：有内部及外部，以前述内部支持前述第二半 導體晶片；及， 樹脂密封體：密封前述第一半導體晶片、第二半導體晶 片、引線之内部、支持引線之内部及細線之半導體裝置，
前述第一半導體晶片在使前述第一半導體晶片之背面和 前述第二半導體晶片之背面相對的狀態黏接固定於前述第 二半導體晶片， 前述支持引線之内部黏接固定於前述第二半導體晶片之 背面。 (4 )係具有 第一半導體晶片：具有電路形成面及和此電路形成面對 向的背面與形成於前述電路形成面的多數電極塾， 第二半導體晶片：具有電路形成面及和此電路形成面對 向的背面與形成於前述電路形成面的多數電極塾，由比前 述第一半導體晶片大的平面尺寸構成；
多數引線：各自有内部及外部，前述各自的内部透過導 電性細線分別電氣連接於前述第一半導體晶片及第二半導 體晶片之各電極， 支持引線：有内部及外部，以前述内部支持前述第一'半 導體晶片及第二半導體晶片；及， - 樹脂密封體：密封前述第一半導體晶片、第二半導體晶 片、引線之内部、支持引線之内部及細線之半導體裝置，
第9頁 484192 案號 88120541 曰 修正 五、發明說明（5) 前述第一半導體晶 前述第二半導體晶片 前述弟二半導體晶片 前述支持引線之内 電路形成面及第二半 (5 )在前述方法（4 )所 前述引線之内部一 路形成面上。 片在使前述第一半導體晶 之電路形成面相對的狀怨 片之背面和 黏接固定於 部黏接固定於前述第一半導體晶片之 導體晶片之電路形成面。 載之半導體裝置， 部分配置於前述第二半導體晶片之電 係具有 第 向的 第 向的 述第 多 電性 體晶 支 導體 樹 片、 前 前述 二半 前 一半導 背面與 二半導 背面與 一半導 數引線 細線分 片之各 持引線 晶片及 脂密封 引線之 述第一 第二半 導體晶 述支持 體晶 形成 體晶 形成 體晶 :各 別電 電極 ••有 第二 體： 内部 半導 導體 片， 引線 片： 於前 片： 於前 片大 自有 氣連 内部 半導 密封 、支 體晶 B曰 片 具有電路形成面及和此電 述電路形成面的多數電極 具有電路形成面及和此電 述電路形成面的多數電極 的平面尺寸構成； 内部及外部，前述各自的 接於前述第一半導體晶片 路形成面對 墊； 路形成面對 塾，由比前 内部透過導 及第二半導
及外部，以前述内部支持前述第一半 體晶片；及， 前述第一半導體晶片、第 持引線之内部及細線之半 片在使前述第一半導體晶 之背面相對的狀態黏接固 二半導體晶 導體裝置， 片之背面'和 定於前述-第 之内部黏接固定於前述第一半導體晶片之
第10頁 484192 案號 88120541 修正 五、發明說明（6) 電路形成面及第二 (7 )係具有 第一半導體晶片 半導體晶片之背面。 向的背 第二 向的背 述第一 多數 電性細 體晶片 支持 導體晶 樹脂 片、引 面與 半導 面與 半導 引線 線分 之各 引線 片及 密封 線之 前述第 形成 體晶 形成 體晶 :各 別電 電極 :有 第二 體·· 内部 半導 於前 片： 於前 片大 自有 氣連 内部 半導 密封 、支 體晶 片之 具有電路形成面及 述電路形成面的多 具有電路形成面及 述電路形成面的多 的平面尺寸構成； 内部及外部，前述 接於前述第一半導 和此電路形成面對 數電極墊； 和此電路形成面對 數電極墊，由比前 各自的内部透過導 體晶片及第二半導 及外部 體晶片 前述第 持引線 片在將 背面和 於前述 部黏接 導體晶 載之半 部分配 以前述内部支持前述第一半
;及， 一半導 之内部 前述樹 前述第 第二半 固定於 片之電 導體裝 置於前 體晶 及細 脂密 二半 導體 前述 路形 置， 述第 述第一半導體晶 成面之間的狀態配置 前述支持引線之内 電路形成面及第二半 (8) 在前述方法（7)所 前述引線之内部一 路形成面上。 (9) 係具有 第一半導體晶片：具有電路形成面及 向的背面與形成於前述電路形成面的多 片、第二半導體晶 線之半導體裝置， 封體的樹脂介於前 導體晶片之電路形 晶片上， 第一半導體晶片之 成面。 二半導體晶片之電 和此電路形成面對 數電極墊；
第11頁 484192 案號88120541 年ί月3f曰 修正 五、發明說明（7) 第二半導體晶片：具有電路形成面及和此電路形成面對 向的背面與形成於前述電路形成面的多數電極墊，由比前 遂弟·^半導體晶片大的平面尺寸構成， 多數引線：各自有内部及外部，前述各自的内部透過導 電性細線分別電氣連接於前述第一半導體晶片及第二半導· 體晶片之各電極， 支持引線：有内部及外部，以前述内部支持前述第一半 導體晶片及第二半導體晶片；及， 樹脂密封體：密封前述第一半導體晶片、第二半導體晶 片、引線之内、支持引線之内部及細線之半導體裝置，_ 前述第一半導體晶片在將前述樹脂密封體的樹脂介於前1 述弟一半導體晶片之背面和前述弟二半導體晶片之背面之 間的狀態配置於前述第二半導體晶片上， 前述支持引線之内部黏接固定於前述第一半導體晶片之 電路形成面及第二半導體晶片之背面。 (10)在前述方法（1)至（9)中任一方法所載之半導體裝置， 前述支持引線為兼用作電源引線或基準電位引線的構造 〇 (1 1 )係具備下述製程的半導體裝置之製造方法： 準備具有電路形成面及和此電路形成面對向的背面與形 成於前述電路形成面的多數電極墊的第一半導體晶片，再4 準備具有電路形成面及和此電路形成面對向的背面與形成 於前述電路形成面的多數電極墊，由比前述第一半導體-晶 片大的平面尺寸構成的第二半導體晶片的製程； . 黏接固定前述第一半導體晶片之背面和前述第二半導體
第12頁 484192 案號 88120541 Ί°年/月」/日 修正 五、發明說明（8) 晶片之電路形 在前述第二 之内部的製程 透過導電性 二半導體晶片 ;及， 以樹脂密封 片、引線之内 (1 2 )在前述方 係具體將前 晶片之電路形 (1 3 )係具備下 準備具有電 成於前述電路 準備具有電路 於前述電路形 片大的平面尺 黏接固定前 晶片之背面而 在前述第二 的製程； 透過導電性 二半導體晶片 ;及， 以樹脂密封 成面而形成半導體晶片層疊體的製程； 半導體晶片之電路形成面黏接固定支持引線 5 細線分別電氣連接前述第一半導體晶片及第 之各電極墊和多數引線各自之内部的製程 體密 部、 法（1 述引 成面 述製 路形 形成 形成 成面 寸構 述第 形成 半導 封前 支持 1 )所 線之 上的 程的 成面 面的 面及 的多 成的 一半 半導 體晶 述第 引線 載之 内部 製程 半導 及和 多數 矛口 xtb 數電 第二 導體 體晶 片之 一半 之内 半導 一部 的半 體裝 此電 電極 電路 極墊 半導 晶片 片層 背面 導體晶 部及細 體裝置 分酉己置 導體裝 置之製 路形成 墊的第 形成面 ，由比 體晶片 之背面 疊體的 黏接固 片、第二半導體晶 線的製程。 之製造方法， 於前述第二半導體 置之製造方法。 造方法 ： 面對向的背面與形 一半導體晶片，再 對向的背面與形成 前述第一半導體 的製 和前 製程； 定支持引線之内部
aa 程； 述第二半導體 細線分別電氣連接前述第一半導體晶片及第 之各電極墊和多數引線各自之内部的製程- 體密封前述第一半導體晶片、第二半導體 a曰
第13頁 484192 案號 88120541 修正 五、發明說明（9) 片、引線之内 (1 4 )係具備下 準備具有電 成於前述電路 準備具有電路 於前述電路形 片大的平面尺 使前述第 體密封前 部、支持 法（1 4 )所 之内部一 的製程的 述製程的 路形成面 形成面的 形成面及 成面的多 寸構成的 半導體晶 引線之 半導體 &牙口 xtb 多數電 和此電 數電極 第二半 片之背 成將間 線之内 電氣連 塾和多 内部及 裝置之 電路形 極墊的 路形成 墊，由 導體晶 面和前 隙介於 部固定 接前述 數引線 電路 片層 透 二半 ；及 以 片、 (15) 備將 電路 (16) 準 成於 準備 於前 片大 使 形成 疊體 過導 導體 y 樹月旨 引線 在前 前述 形成 係具 備具 前述 具有 述電 的平 前述 面對 般地 電性 晶片 密封 之内 述方 引線 面上 備下 有電 電路 電路 路形 面尺 第一 部、 述製 路形 形成 形成 成面 寸構 半導 向， 以支 細線 之各 支持 程的 成面 面的 面及 的多 成的 體晶 如形 持引 分別 電極 述第 引線 載之 部分 半導 半導 及和 多數 和此 數電 第二 片之 半 之内 半導 配置 體裝 體裝 此電 電極 電路 極墊 半導 背面 導體 部及 體裝 於前 置之 置之 路形 塾的 形成 ，由 體晶 和前 細線 製造 成面 第一 面對 比前 片的 述第 兩者 支持 第一 各自 再 的製程。 方法： 對向的背面與形 半導體晶片，再 向的背面與形成 述第一半導體晶 製程； 二半導體晶片之 之間的半導體晶 兩者的製程； 半導體晶片及第 之内部的製程 晶片、第二半導體晶 細線的製程。 置之製造方法，係具 述第二半導體晶片之 製造方法。 製造方法： 成面對向的背面與形 第一半導體晶片 面對向的背面與形成 比前述第一半導體-晶 片的製程； 述第二半導體晶片之
第14頁 484192 案號 88120541 年/月3丨 修正 五、發明說明（10) 背面對向’如形成將間隙介於兩者之間的半導體晶片層豐 體般地以支持引線之内部固定支持兩者的製程； 透過導電性細線分別電氣連接前述第一半導體晶片及第 二半導體晶片之各電極墊和多數引線各自之内部的製程 ；及， 以樹脂密封體密封前述第一半導體晶片、第二半導體晶 片、引線之内部、支持引線之内部及細線的製程。 圖式之簡單說明 圖1為除去為本發明實施形態1的半導體裝置之樹脂密封 體上部的狀態的模式平面圖。 圖2為沿著圖1之A-A線的模式截面圖。 圖3為沿著圖1之B - B線的模式截面圖。 圖4為顯示圖3—部分的模式截面圖。 圖5為沿著圖1之C - C線的模式截面圖。 圖6為說明實施形態1的半導體裝置之引線功能及配置之 圖。 圖7為在實施形態1的半導體裝置製程所用的引線架模式 平面圖。 圖8為說明實施形態1的半導體裝置製造的模式截面圖。 圖9為在實施形態1的半導體裝置製造形成樹脂密封體的 引線架模式平面圖。 圖1 0為在實施形態1的半導體裝置製造形成樹脂密封體 5連構造的引線架模式平面圖。 - 圖1 1為將實施形態1的半導體裝置安裝於安裝基板的狀 態的要部模式截面圖。
第15頁 484192 案號88120541 介年/月3/曰 修正 五、發明說明（11) 圖1 2為除去為本發明實施形態2的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖1 3為除去為本發明實施形態3的半導體裝置之樹脂密 封犖上部的狀態的模式平面圖。 圖1 4為沿著圖1 3之D - D線的模式截面圖。 圖1 5為沿著圖1 3之E - E線的模式截面圖。 圖1 6為除去為本發明實施形態4的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖1 7為沿著圖1 6之F - F線的模式截面圖。 圖1 8為沿著圖1 6之G - G線的模式截面圖。 圖1 9為除去為本發明實施形態5的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖2 0為沿著圖1 9之Η - Η線的模式截面圖。 圖2 1為沿著圖1 9之I - I線的模式截面圖。 圖2 2為說明為實施形態5的半導體裝置製造的模式截面 圖。 圖2 3為除去為本發明實施形態6的半導體裝置之樹脂密 封，體上部的狀態的模式平面圖。 圖2 4為沿著圖2 3之J - J線的模式截面圖。 圖2 5為沿著圖2 3之Κ - Κ線的模式截面圖。 圖2 6為說明為實施形態6的半導體裝置，製造的模式截面 圖。 圖2 7為除去為本發明實施形悲7的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖28為沿著圖27之L-L線的模式截面圖。
第16頁 484192 修正 案號 88120541 五、發明說明（12) 圖29為沿著圖Έ7之Μ-Μ線的模式截面圖。 圖3 0為說明為實施形態7的半導體裝置製造的模式截面 圖。 圖3 1為除去為本發明實施形態8的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖3 2為沿著圖3 1之Ν - Ν線的模式截面圖。 圖3 3為沿著圖3 1之Ρ - Ρ線的模式截面圖。 圖3 4為說明為實施形態8的半導體裝置製造的模式截面 圖。
圖3 5為除去為本發明貫施形態9的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖3 6為沿著圖3 5之Q - Q線的模式截面圖。 圖3 7為沿著圖3 5之R - R線的模式截面圖。 圖3<8為沿著圖3 5之S - S線的模式截面圖。 圖3 9為顯示圖3 5 —部分的模式平面圖。 圖40為顯示圖35—部分的模式平面圖。 圖4 1為擴大圖3 6 —部分的模式截面圖。 圖42為顯示用於為實施形態9的半導體裝置製造的第一 半導體晶圓概略結構之圖（（a)圖為模式平面圖，（b)圖為 模式截面圖）。
圖4 3為顯示用於為實施形態9的半導體裝置製造的第二 半導體晶圓概略結構之圖（（a)圖為模式平面圖，（b)圖為 模式截面圖）。 - 圖44為說明為實施形態9的半導體裝置製造的模式截面 圖。
第17頁 484192 _；_案號88120541 >年/月J/曰 修正__ 五、發明說明（13) 圖4 5為說明為實施形態9的半導體裝置製造的模式戴面 圖。 圖4 6為說明為實施形態9的半導體裝置製造的模式截面 圖。 '圖4 7為說明為實施形態9的/半導體裝置製造的模式截面 · 圖t。 圖4 8為說明為實施形態9的半導體裝置製造的模式截面 圖。 圖49為内建為實施形態9的半導體裝置的CF卡模式平面 圖。 _ 圖5 0為本發明實施形態9變形例的半導體裝置模式截面 1 圖。 圖5 1為除去為本發明實施形態1 0的半導體裝置之樹脂密 封體上部的狀態的模式平面圖。 圖52為沿著圖51之T-T線的模式截面圖。 實施發明之最佳形態 以下，參照圖面詳細說明本發明之實施形態。又，在為 了說明發明實施形態的全圖，具有同一功能者附上同一符 號，其反覆說明省略。 (實施形態1 ) 在本實施形態，就將本發明適用於為四方向引線排列構1 造的 TQFP ([hin Quad [latpack 匕ackage)型半導體裝置 之例加以說明。 - 圖1為除去為本發明實施形態1的半導體裝置之樹脂密封. 體上部的狀態的模式平面圖，圖2為沿著圖1之A - A線的模
484192 修正 案號 88120541 五、發明說明（14) 圖 51 為 除 去 為本 發明 實施形 態10 的 半 導 體 裝 封 體 上 部 的 狀 態的 模式 平面圖 〇 圖 52 為 沿 著 圖51 之T - T線的模式截面圖c ) 元 件 符 號 1 半 導 體 裝 置 2 半 導 體 晶 片 2A 邊 2B 邊 2X 電 路 形 成 面 3 半 導 体 晶 片 3A 長 邊 3B 長 邊 3X 電 路 形 成 面 4 電 極 墊 5 黏 著 劑 6 支 持 引 線 7 引 線 7A 内 部 7B 外 部 8 導 電 性 細 線 9 樹 脂 密 封 體 10 連 桿 11 框 體 2 1 加 熱 台 22 工 具 23 框 架 按 壓 構 24 加 熱 台 25 加 熱 台 26 加 熱 台 27 加 熱 台 28 加 熱 台 28A 凹 處 30 安 裝 基 板 3 1 配 線 40 半 導 體 裝 置 41 包 封 體 支 持 50 半 導 體 裝 置 5 1 支 持 引 線 51 A 懸 吊 引 線 部 5 1B 支 持 引 線 部 60 半 導 體 裝 置 6 1 支 持 引 線 部 61 A 懸 吊 引 線 部 6 1B 半 導 體 晶 片 70 半 導 體 裝 置 7 1 半 導 體 晶 片
O:\61\61322.ptc 第19頁 2001.06.01.019 484192 __案號88120541_1^年卜月I日 修正 五、發明說明（15) _ 71 A 懸 吊 引 線 部 7 1Β 半 導 體 晶 片 支持引線部 81B 半 導 體 晶 片支持引線部 1 00 半 導 體 裝 置 101 引 線 1 01 A 内 部 1 0 1B 外 部 1 02 引 線 103 引 線 1 04 引 線 - 105 引 線 1 06 黏 著 用 膠 帶 107 引 線 1 10 半 導 體 晶 片 1 1 0A 邊 1 10B 邊 1 1 0C 邊 1 10D 邊 1 10Y 背 面 1 11 電 極 墊 Λ 112 半 導 體 晶 片 1 12C 短 邊 <1 1 1 2D 短 邊 •1 12X 電 路 形 成 面 113 電 極 墊 1 14 黏 著 用 膠 帶 1 14Α 基 材 1 14B 黏 著 層 116 細 線 1 17 樹 脂 密 封 體 120 半 導 體 晶 圓 1 20X 電 路 形 成 面 1 20Υ 背 面 1 21 晶 片 形 成 區 域 122 切 割 域 1 25 切 割 片 130 半 導 體 晶 圓 1 30X 電 路 形 成 面 1 30Υ 背 面 1 31 晶 片 形 成 域 132 切 割 區 域 1 40 接 合 工 具 着· 141 加 熱 台 1 42 接 合 工 具 143 加 熱 台 1 45 框 架 按 壓 構 件 150 成 型 模 具 1 50A 上 模 • 1 50Β 下 模 1 51 模 槽
O:\6i\6i322.ptc 第 19a 頁 2001· 06. 01. 020 484192 曰 案號 8812η. 五、發明說明（16) 1 6 1 配線基才反 1 6 3連接器 160CF 卡 1 6 2 配線 實施發明之最佳形態 以下’參照圖面詳細說明本發明之實施 了說明發明實施形態的全圖，具有同一 ^態。又，在為 號，其反覆說明省略。 功能者附上同一符 (實施形態1 ) 在本實施形態，就將本發明適用於為 造的TQFP (Ihin Suad Flatpack pack 方向引線排列構 之例加以說明。 J型半導體裝置
圖1為除去為本發明實施形態1的半導 體上部的狀態的模式平面圖，·圖2為沿 I置之樹脂密封 式截面圖，圖3為沿著圖iiB — B線的模式^1之1八線的模 示圖3 —部分的模式截面圖，圖5為沿^ $面圖，圖4為顯 截面圖。 者圖1之C-C線的模式 如圖1、圖2、圖3及圖5所示，本實施形 置1具有半導體？曰曰片（第一半導體晶片）2 : ^ 裝 板之電路形成面（一主面)2X形成多數電極墊4 ;及牛導體基 體晶片（第二半導體晶片）3 :纟比該半導體晶片2之半導體 基板大的尺寸的方形半導體基板之電路形成面（一主面）3χ 形成多數電極墊4。就本實施形態1的半導體晶片2而言， 例如使用ASIC (Application Specific integr*ated 二 ircuit :通用積體電路）晶片，就半導體^曰片3而言，^列
O:\61\61322.ptc 第19b頁 2001.06.01.021 484192 _案號88120541_>年/月3/日 修正 五、發明說明（15) 極墊4。前述半導體晶片層疊體、細線8及引線7之内部7 A 為樹脂密封體9所樹脂密封。 半導體晶片2、3各自係下述結構：以由單晶矽構成的半 導體基板及形成於此半導體基板上的多層配線層為主體。 作為記憶電路系統，在半導體晶片3例如構成6 4百萬位元 的快閃記憶體。
在半導體晶片2表晨囬中為表面（ 主面）的電路形成面 2 X沿著四邊形成多數電極墊（搭接接墊）4。此多數電極墊4 各自形成於半導體晶片2之多層配線層中最上層的配線 層。最上層的配線層以形成於其上層的表面保護膜（最後 保護膜）覆蓋，.在此表面保護膜形成露出電極墊4表面的搭 接開口。 在半導體晶片3表裏面中為表面（一主面）的電路形成面 3 X沿著互相對向的兩個長邊中一方的長邊形成多數電極塾 4。此多數電極墊4各自形成於半導體晶片3之多層配線層 中最上層的配線層。最上層的配線層以形成於其上層的表 面保護膜（最後保護膜）覆蓋，在此表面保護膜形成露出電 極墊4表面的搭接開口。
樹脂密封體9的平面形狀以方形形成，在本實施形態1例 如以長方形形成。沿著此樹脂密封體9之四邊排列多數引 線7之外部7 B。
如圖6所示，在多數引線7之外部7 B各自附上端子名。例 如V C C端子為電位固定於電源電位（例如5 [ V ])的電源電位 端子。VSS端子為電位固定於基準電位（例如0 [V])的基準 電位端子。I/O 0端子〜I/O 7端子為資料輸出入端子。RES 484192 ______案號88120541_P年I月」/曰 修正_ 五、發明說明（16) 端子為重設端子。R/B端子為備妥/忙碌端子。CDE端子為 命令資料啟動端子。OE端子為允許輸出端子。SC端子為串 列時鐘端子。W E為允許寫入端子。C E為晶片啟動端子。前 述以外的端子記號說明顯示於表1。 表1 (MCP插腳配置表) # 端子名 Function 機能 # 端子名 Function 機能 1 Vss Ground 接地 51 D5 Data5 資料5 2 Vcc Power supply 電源 52 D6 Data6 資料6 3 Vccf Power supply (flash) 電源(flash) 53 D11 Data 11 資料11 4 RES Reset 重設 54 D12 Data 12 資料12 5 R/B Ready/Busy 備妥/忙碌 55 D13 Data 13 資料13 6 CDE Command Data Enable 命令育料啟動 56 Vss Ground 接地 7 OE Output Enable 允許輸出 57 D14 Data 14 資料14 8 Vss Ground 接地 58 D7 Data7 資料7 9 1/00 Input/OutputO 輸出入〇 59 CE1 Chip Enable 1 晶片啟動1 10 1/01 Input/Output 1 輸出入1 60 A10 AdresslO 位址10 11 RDY2 Input 備妥(2儲存體 用） 61 OE Output Enable 允許輸出 12 1/02 Input/Output2 輸出入2 62 D15 Datal5 資料15 13 RES Reset 重設 63 CE2 Chip Enable2 晶片啟動2 14 1/03 Input/Output3 輸出入3 64 IORD Input 讀出資料控制 15 D S B PT Input 選擇診斷模態 65 IOWR Input 寫入資料控制 16 Vcc Power supply 電源 66 Vcc Power supply 電源 17 Vccf Power supply (flash) 電源（flash) 67 A9 Adress9 位址9 18 1/04 Input/Output4 輸出入4 68 A8 AdressS 位址8 一 19 1/05 Input/Output5 輸出入5 69 A7 Adress7 位址7 20 1/06 Input/Output6 輸出入6 70 A6 Adress6 位址6 1
第21頁 484192 案號 88120541 月 修正 五、發明說明（17)
21 1/07 Input/Output7 輸出入7 71 Vss Ground 1¾¾ 11 CEA1 Output 晶片啟動1 72 WE Write Enable 允許寫一 23 CEA2 Output 晶片啟動2 73 IREQ Output 岔斷申 24 Vcc Power supply 電源 74 CSEL Input 卡選擇 25 SCA1 Output 串列時鐘輸出1 75 D—S—BPA Input 選擇診斷逆β^ 26 SC Serial Clock 串列時鐘輸入1 76 RESET Reset 重設 27 WE Write Enable 允許寫入 77 WAIT Wait 等待 /- 28 CE Chip Enable 晶片啟動 78 A5 Adress5 位址5 29 Vss Ground 接地 79 A4 Adress4 位址4 ^一^一^ 30 SCA2 Output 串列時鐘輸出2 80 A3 AdressS 位址3 __— 31 Vss Ground 接地 81 A2 Adress2 位址2 32 CEA3 Output 晶片啟動3 82 INPACK Output 輸入確認___^· 33 CEA4 Output 晶片啟動4 83 REG Register ，存器 34 CEA5 Output 晶片啟動5 84 DASP Input/Output 同步交換 35 WEA Output 允許寫入 85 STSCHG Input/Output 狀態信號___ 36 DA7 Input/Output 資料7 86 A1 Adressl 位址1 _一 37 DA6 Input/Output 資料6 87 AO AdressO 座址0 38 DA5 Input/Output 資料5 88 DO DataO 資料0 39 Vcc Power supply 電源 89 D1 Datal 資料1 40 DA4 Input/Output 資料4 90 D2 Data2 資料2 41 DA3 Input/Output 資料3 91 IOIS16 Output 2^位元認定信號 42 DA2 Input/Output 資料2 92 D8 Data8 ㉟斗8 43 DAI Input/Output 資料1 93 D9 Data9 資料9 44 DAO Input/Output 資料0 94 DIO Data 10 貧料10 45 OEA Output 允許輸出 95 Vcc Power supply 電源 46 CDEA Output 命令資料啟動 96 PORT PORT 垾 47 RDY1 Output 備妥信號1 97 EMODE Input 擇模態 48 Vcc Power supply 電源 98 STBY STANBY 備用 49 D3 Data3 資料3 99 XIN 水晶振盈(IN) 50 D4 Data4 資料4 100 XOUT 主是赛盪(OUT) 第22頁 484192 案號 88120541 和年/月<3/曰 修正 五、發明說明（18) 措由如此構成’由於莫片（tab)(亦稱小晶片接塾）不存 在於半導體晶片2和半導體晶片3之間，所以可縮小從半導 體晶片2之電路形成面2X到半導體晶片3之電路形成面3X的 距離。此外，由於只有一個黏接層存在於半導體晶片2和 半導體晶片3之間，所以可縮小從半導體晶片2之電路形成 面2 X到半導體晶片3之電路形成面3 X的距離。此外，由於 支持引線6黏接固定於半導體晶片3之電路形成面3X’所以 支持引線6厚度以電氣連接半導體晶片2之電極墊4和引線7 之内部7A的細線8之環線高度相抵，沒有因支持引線6而影 響到樹脂密封體9的厚度。
本實施形態1的引線7如圖2、圖3及圖5所示，以内部（内 部引線部）7 A :以樹脂密封體9密封；及，外部（外部引線 部）7B :導出到樹脂密封體9外部構成，外部7B作為面安裝 型形狀，例如形成鷗形翼（g u 1 1 w i n g )形狀。 就導電性細線8而言，例如使用金（A u)細線。就細線8的 連接方法而言，例如使用將超音波振動併用於熱壓接的搭 接法。
作為謀求低應力化的目的，樹脂密封體9例如以添加苯 酚系硬化劑、矽橡膠及填充物等的聯苯系樹脂形成，。此樹 脂密封體9以適合大量生產的傳遞模塑法（t r an s f e r m o u 1 d i n g )形成。傳遞模塑法係使用具備罐、流道、流入 閘及模六等模具，從罐通過流道及流入閘將樹脂加壓注入 模穴内而形成樹脂密封體的方法。 在圖2、圖3及圖5中，半導體晶片2、3各自的厚度為 0 . 2 4 m m，黏接劑5的厚度為0. 0 1 m m，引線7的厚度為
第23頁 484192 修正 案號 88120541 五、發明說明（19) 0.125 mm，從半導體晶片2之主面2A到電氣連接此半導體 晶片2之電極墊4和引線7之内部7 A的細線8頂部的高度（環 線高度）為0 . 1 9 mm，從此細線8頂部到樹脂密封體9上面的 間隔為0 · 0 6 5 m m，樹脂密封體9的厚度為1. 0 m m，從樹脂 密封體9上面到引線7(外部7B)安裝面的高度為1 . 20 mm。 支持引線6上面比細線8頂部低。支持引線6如圖1所示， 如橫過半導體晶片3互相對向的兩個短邊般地延伸。 如圖4所示，半導體晶片2、3各自如半導體晶片2互相對 向的兩個邊中一方的邊2A位於半導體晶片3互相對向的兩 個長邊中一方的長邊3 A側，半導體晶片2互相對向的兩個 邊中他方的邊2 B位於半導體晶片3互相對向的兩個長邊中 他方的長邊3 B側般地使半導體晶片2之背面和半導體晶片3 之電路形成面3X相對，並且如從半導體晶片2—方的邊2A 側的側面到半導體晶片3 —方的長邊3 A的距離L 1比從半導 體晶片2他方的邊2 B側的侧面到半導體晶片3他方的長邊3 B 的距離L2寬般地在錯開各自位置的狀態層疊。即，半導體 晶片2、3各自在距離L1比距離L2寬的方向，在錯開各自中 心位置的狀態層疊。 措由形成這種結構’由於半導體晶片3從半導體晶片2'— 方的邊2 A側露出的面積變大，所以將細線8連接於配置於
半導體晶片3 —方的長邊3 A側的電極墊4時的作業性提高 〇 其次，就在半導體裝置1製程所用的引線架，用圖7 (模 式平面圖）加以說明。又，實際的引線架係多連構造，以 便可製造多數半導體裝置，但為了容易看圖面，圖7顯示
第24頁 484192 案號 88120541 衿年/月j/曰 修正 五、發明說明（20) 製造一個半導體裝置的一個分區域。 如圖7所示，引線架LF係下係結構：在以框體1 1規定的 區域内配置支持引線6及多數引線7等。多數引線7沿者框 體1 1之四邊部分排列。1持引線6係由引線構成，該引線 係一體形成懸吊引線部6 A :配置於由多數引線7構成的引 線群間；及，半導體晶片支持引線部（匯流條）6 B :配置於 以引線7之内部7 A前端包圍的中央空間部；和框體1 1 一體 化而被支持。 ，
多數引線7各自以為樹脂密封體9所密封的内部7 A和露出 樹脂密封體9外部的外部7B構成，透過連桿1 0互相連結。 引線架LF例如藉由下述所形成：在由鐵（F e) —鎳（N i )系 合金或銅（C u )或銅系合金構成的平板材料施以钱刻加工或 沖壓加工而形成預定引線圖案。 其次，就半導體裝置1之製造方法用圖8至圖1 0加以說明 。圖8為說明半導體裝置製造方法的模式戴面圖，圖9為形 成樹脂密封體的引線架模式平面圖，圖1 0為形成樹脂密封 體的5連構造的引線架模式平面圖。
首先，如圖8(a)所示，在加熱台21上安裝半導體晶片3 ，從其上面載置引線架LF，將工具22—面加熱一面壓住， 以黏接劑5將半導體晶片引線部（匯流條）6 B之框架背面黏 接於半導體晶片3之電路形成面3 X。 其次，如圖8(b)所示，在半導體晶片3之電路形成面3X 上塗佈黏接劑5 (例如糊劑），將半導體晶片2黏接於其上。 其次，如圖8 (c)所示，將引線架LF上面以框架按壓構件 23壓住而固定，加熱加熱台21而加熱半導體晶片2、3，用
第25頁 484192 案號 88120541 曰 修正 五、發明說明（21) 細線（例如金細線）8分別電氣連接引線7之内呷7 A、半導雕 片支持引線部（匯流條）6B、半導體晶片2/3之各電極^ Β曰 r科其/V/樹月旨密封半導體晶片2、3、支持引線6之内部 (沿吊引線部6Α.之内部和四邊形成支持引線6Β)、引 2 ΐ m線8等而形成樹脂密封體9。樹脂密封體9的形 2 Vf法進行。如此一來’在如圖9所示的引線架 P激1 ^ 形成本實施形態1的半導體裝置。又，在實 化上，引線架^如圖10所示，係多連構造U列如5連構 外部n施ί m的連桿1〇 ’，後在引線7各自之 7，後將，又地里，，、後從引線架LF之框體11切斷引線 安袭型形狀4盆7 ί ί 2外部7β例如形成_形翼形狀作為面 6，0ΐΐί^其後猎由從引線架LF之框體11切斷支持引線 如此;Si所示Λ半導體裝置1大致完成。 裝多數個於安；如圖9 (要部截面圖）所示，安 置之構成零件r二半導辦ΐ為構成一個電路系統的電子裝 和安裝基板30之二綠t f ΐ置1電氣連接其引線7之外部7β 又，若使3丨娩文裝於安裝基板30上。. 面突出上側，則到外\^比〜樹脂密封體9厚度的1/2水平 .將安裝時的埶膨脹庫^7以女裝基板的距離變長，所以可 如以上說明，《ί:!部7β吸收而緩和。 (1 )由於翼片f t a h )又六貝化形態1，可得到以下效果： 到半導體晶片3之♦跋ζ在於半導體晶片2之電路形成面2X 曰片3之电路形成面3χ之間，所以可縮小從半導 484192 修正 案號 88120541 五、發明說明（22) 面 成 形 路 電 之 置 裝 體 導 半 求 謀 可 片， 晶離 體距 的 X 3 面 成 形 路 電 之 3 片 晶 。 體化 導型 半薄 到 持 支 於 由 成 形 路 電 之 持 支 以 所 抵 相 度 3古冋 片線 晶環 體的 導 半 於 定 固 接 黏 z線 線丨 線 細 以 度 厚 的 面 有 沒 使 可。 ， 化 果型 結薄 b 1 4置 。裝 體 導 —半 體求 封謀 密可 脂， 樹薄 到變 響度 影厚 而的 6 9 線體 Hfv 封 持密 支脂 因樹 度 厚 的
密置 脂裝 樹體 使導 可半 面型 薄薄 變的 度高 厚率 的良 3供 、提 2 Γ C可 片以 晶所 體， 導薄 半變 使度 不厚 於的 由19 }體 3 才 /(V (4)由於可使樹脂密封體9的厚度變薄，所以可以TQFP型構 (5 )使用半導體記憶晶片作為半導體晶片2、3，藉由層疊 此兩個晶片，可記憶容量相同並縮小安裝面積。 (6 )由於支持引線6不僅固定支持半導體晶片，而且兼用作 為電源引線或基準電位D引線（GN D引線）的共有引線，所以 可減低引線7的係數。 (7) 由於支持引線6的黏接固定位置和引線7的高度在於同 一平面，所以可提高裝配製程的作業性。 (8) 半導體晶片2、3各自如半導體晶片2互相對向的兩個邊 中一方的邊2A位於半導體晶片3互相對向的兩個長邊中一 方的長邊3 A側’半導體晶片2互相對向的兩個邊中他方的 邊2B位於半導體晶片3互相對向的兩個長邊中他方的長邊 3B側般地使半導體晶片2之背面和半導體晶片3之電路形成 面3 X相對，並且如從半導體晶片2 —方的邊2 A側的侧面到 半導體晶片3—方的長邊3A的距離L1比從半導體晶片2他方
第27頁 案號 88120541 修正 484192 ?(7年/月3/曰 五、發明說明（23) 的邊2 B側的側面到半導體晶片3他方的長邊3 B的距離L 2寬 般地在錯開各自位置的狀態層疊。 措由形成這種結構’半導體晶片3從半導體晶片2—方的 邊2 A側露出的面積變大，所以將細線8連接於配置於半導 體晶片3 —方的長邊3 A側的電極墊4時的作業性提高。 (實施形態2) 圖1 2為除去為本發明實施形悲2的半導體裝置之樹脂密 封體上部的狀態的模.式平面圖。 本實形態2的半導體裝置1 A如圖1 2所示，分成基準電 位（Vss) 6B1和電源電位（Vcc) 6B2兩種半導體晶片支持引 線部1-置，以取代前述實施形態1的半導體晶片支持引線 部6 B。>藉由如此構成，基準電位（V s s ) 6 B 1和電源電位 (Vcc) 6 B2的共有引線可同時使用。 (實施形態3) 圖1 3為除去為本發明實施形態3的半導體裝置之樹脂密 封體上部的狀態的模式平面圖，圖1 4為沿著圖1 3之D- D線 的模式截面圖，圖1 5為沿著圖1 3之E -E線的模式截面圖。 如圖13、圖14及圖15所示，本實施形態的半導體裝置1B 和前述實施形態1、2基本上是同樣的結構，以下的結構不 同。 即，在半導體晶片3上層疊半導體晶片2時，黏接固定和 半導體晶片2、3各自之電路形成面（2X、3X)相反側的面 (背面）彼此，支持引線6以黏接劑5黏接固定於半導體晶片 3的背面。 如此構成的半導體裝置1 B之製造方法在實施形態1之製
第28頁 484192 修正 案號88120541 ?(7年/月J/曰 五、發明說明（24) 造方法製程，係在使_半導體晶片2、半導體晶片3各自背面 彼此相對的狀態黏接固定，將半導體晶片3背面以黏接劑5 黏接固定於半導體晶片支持引線6B1、6B2各自後，進行細 線搭接（wire bonding) 〇 細線搭接製程以細線8電氣連接半導體晶片2之電極墊4 和引線7之内部7 A，其後在那樣的狀態下使其反轉而使加 熱台接觸，以細線8電氣連接半導體晶片3之電極墊4和引 線7 〇 , 藉由如此構成，可得到和前述實施形態1、2同樣的效果
(實施形態4) 圖1 6為除去為本發明實施形態4的半導體裝置之樹脂密 封體上部的狀態的模式平面圖，圖1 7為沿著圖1 6之F-F線 的模式截面圖，圖1 8為沿著圖1 6之G -G線的模式截面圖。 如圖1 6、圖1 7及圖1 8所示，本實施形態的半導體裝置4 0 和前述實施形態1、2基本上是同樣的結構，以下的結構不 同。在圖16中，41在半導體裝置40之製造方法，係半導體 裝置40完成時從引線架最後斷開包封體（package)的包封 體支持引線。
即，半導體晶片2之引線7之内部7 A在半導體晶片3之電 路形成面3X上，和支持引線6之半導體晶片支持引線部6B 1 、6B2同樣，以黏接劑（薄膜或塗佈層）5黏接固定。 藉由如此構成，可縮短連接配置於半導體晶片3短側的 引線7之内部7 A和半導體晶片2之間的搭接細線之細線長度 。此外，藉此在模塑時因密封用樹脂（r e s i η )而細線傾斜
第29頁 484192 案號 88120541 五、發明說明（25) 曰 修正 :::f「細線間的短路」《「細線和半導體晶片的短路 此外，藉由以配置於丰遙舻曰 7A支持半導體晶片3 ’半W體曰曰曰^3短「邊側的引線7之内部 持引線部、6B2和酉己牛置:體半曰日導片體3 :前述：導體晶片支 位（P〇tential)。田體晶片2、3傾斜的電 傾斜。 疋了確戶'防止模塑時的半導體晶片 (實施形態5) 圖1 9為除去為本發明途^ At 封體上部的狀態的模式^ =悲5的半導體裝置之樹脂密 ^ ；9!L°tY 19/h-h^ 如圖1 9至2 1圖所示，本者L 線的杈式截面圖。 態4的結構基本上是同樣的= 即’使用改變前述實施开彡能4 線5!。Λ支持弓丨線51之；曰的△持引線瞻的支持引 5 1 β以黏接劑5固定於半曰曰曰支持引線部（匯流條） 、3Χ。 干¥體日日片2、3各自之電路形成面2Χ 引：===吊引線部⑽半導體晶片支持 藉由如此構成，可更加鞏兩固者？ -材料-體構成。 的黏接及半導體晶片2、^導體晶片2和半導體晶片3 其次，就本實施形態5的本道二 圖22(模式截面圖）加以說明+。¥體裝置5〇之製造方法，用
484192 ---88120541 五、發明說明（26) —I7年—/月日— 修正 首先，如圖22(a)所示’在加熱台24上安裝半導體晶片2 ，從其上面載置引線架LF，將工具2 2 一面加熱一面壓住， 以黏接劑5將引線架LF之半導體晶片支持引線部（匯流條） 5 1 B之框架背面黏接於’半導體晶片2之電路形成面2X。 其次，如圖22(b)所示，夺加熱台25上安裝半導體晶片3 ’在半導體晶片3之電路形成面3 X上塗佈黏接劑5 (例如糊 劑），從其上面載置引線架LF之引線7之内部7A，將工具2 2 一面加熱一面壓住’，以黏接劑5將引線黏接部黏接於半導 體晶片3之電路形成面3 X上。
其次，如圖2 2 ( c )所示，將引線架LF上面以框架按壓構 件23壓住而固定’加熱加熱台25而加熱半導體晶片2、3， 用細線（例如金細線）8分別電氣連接引線7之内部7 A、、半導 體晶片支持引線部（匯流條）51B、半導體晶片2、3之各電 極塾4。 '
其次，、用樹脂密封半導體晶片2、3、支持引線5 1之内部 (懸吊引線部5 1 A之内部和半導體晶片支持引線部（匯流條 5 1 B)、引線7之内部7A及細線8等而形成樹脂密封體9。行 脂密封體9的形成以傳遞模塑法進行。如此一來，在如^ 9 所示的引線架LF上形成本實施形態5的半導體裝置5〇。回 其次，切斷連接於引線7的連桿W，其後在引線7各自 外部7 Β施以電鍍處理，其後從引線架lf之框體1 1切斷引 7，关後將引線7之外部7 Β例如形成鷗形翼形狀作為面壯 型形狀’其後藉由從引線架LF之框體1 1切斷支持引線衣 圖19至圖21所示的半導體裝置50大致完成。 ’ ’ (實施形態6)
第31頁 484192
五、發明說明（27) 圖2 3.為除去為本發明實施形態6的半導 封體上部的狀態的模式平面圖，圖2 4亙 衣置之树知岔 的楛々截而FI ，FI 9 ς *十面S S 2 4為沿著圖2 3之J- J線 的杈式截面圖圖25為沿著圖23之K-K線的握+哉& m 如圖23及圖25所示，本實施形態 2 =面圖。 述實施形態3的結構基本上是同樣 V體衣置60和前 不同。 疋」休J、、，°構，但以下的結構 即，在半導體晶片3上層疊半導體日 黏接固定和半導體晶片2、 承日 ¥，以黏接劑5 側的面（背面）彼此。此丰導‘ a形成面2X、3X相反 導體晶片支持引線6形狀的3曰片曰2片3的層疊體用改變半 即，支持引線61之半導體曰只古拉曰曰2|片支持引線61支持。 黏接^ 5固定於半導體晶片1之電‘==部（匯流條）6lBw 之Λ路體形曰成/3X的相反側之面(背面)x和半導體晶片 體日日片支持引線6 1係由縣 二又持5丨線部（匯流條）6 1B構成'兩去M1A和半導體晶 成三 成兩者以同一材料一體構 錯由如此播山 的为；Ώ 攝成，可更加鞏固丰邕雕曰 钻接及半導體 ^肢日日片2和半導體晶片3 又，在本杂仏月/的層豐體支持。 2、3各自之i也形態6係以點接劑5黏接囡—#主道触 也可以i電路形成面Μ、3X相及：!固疋和丰導體晶片 片支持黏接劑5使此背面彼此口 面（背面）彼此，但 =?丨線6 1固定。 匕/、疋接觸而用半導體晶 “二欠 » 就太舍 圖26(模彳 只施形態6的半導體驴罢βη .. 著圖Λ戴面圖）加以說明。圖26//之製造*法，用 3之Κ'Κ線的模式截面圖，3(，）、（b)、（C)為沿
Cd)為沿著圖23之J-J線的
第32頁 484192 _案號88120541 年/月」/曰 修正 五、發明說明（28) 模式截面圖。 首先，如圖2 6 ( a )所示，在加熱台2 6上安裝半導體晶片2 ，從其上面載置引線架LF之半導體晶片支持引線6 1之半導 體晶片引線部（匯流條）6 1 B，將工具2 2 —面加熱一面壓住 ，以黏接劑5將半導體晶片支持引線部（匯流條）6 1 B之框架 背面黏接於半導體晶片2之電路形成面2 X。
其次，如圖26(b)所示，在別的加熱台27上安裝半導體 晶片3 9在半導體晶片3之電路形成面3 X相反側之面（背面） 上塗佈黏接劑5 (例如糊劑），在其上面載置和半導體晶片2 之電路形成面2 X相反側之面（背面），載置引線架LF之半導 體晶片支持引線部（匯流條）6 1 B及引線7之内部7 A，以工具 2 2壓住而黏接固定。 其次，將黏接固定和半導體晶片2、3各自之電路形成面 2 X、3 X相反側的面（背面）彼此的層疊體如圖2 6 ( c )所示， 以框架按壓構件2 3壓住引線架LF上面而固定半導體晶片支 持引線部（匯流條）6 1 B及引線7之内部7 A，加熱加熱台2 1而 加熱半導體晶片2、3，用細線（例如金細線）8分別電氣連 接引線7之内部7 A、半導體晶片支持引線部（匯流條）6 1 B及 第一半導體晶片2之電極墊4。
其次，如圖2 6 ( d )所示，結束前述製程後，使半導體晶 片2、3的層疊體反轉成半導體晶片3變成上面，以引線架 壓板23固定引線架LF背面，加熱加熱台28而加熱半導體晶 片2、3，用細線（例如金細線）8分別電氣連接引線7之内部 7 A、半導體晶片支持引線部（匯流條）5 1 B及半導體晶片3之 電極塾4 〇 1
第33頁 484192 修正 ___案號 88120541 年 / 月 五、發明說明（29) 在此製程’為防止半導體晶片3和細線8的接觸而在加埶 台28兩側設置深的凹處28A。 . 其次’用樹脂密封半導體晶片2、3、半導體晶片支持引 線61之内部（懸吊引線部61A和半導體晶片支持引線部61B) 、引線7之内部7 A及細線8等而形成樹脂密封體9。樹脂密 封體9的形成以傳遞模塑法進行。如此—來，在如圖9所示 的引線架LF上形成本實施形態6的半導體裝置6 〇。 (實施形態Ό 圖2 7為除去為本發明實施形態7的半導體裝置之樹脂密 封體上部的狀態的模式平面圖，圖2 8為沿著圖2 7之L - L線 的模式戴面圖，圖2 9為沿著圖2 7之Μ-M線的模式截面圖。 如圖27至圖29所示，本實施形態7的半導體裝置70和前 述實施形態5基本上是同樣的結構，但以下的結構不同。 I 即，在半導體晶片2載置於半導體晶片3上，並且和半導 體晶片2之電路形成面2 χ相反側之面（背面）與半導體晶片3 之電路形成面3 X介入樹脂密封材料（樹脂密封體9之樹脂g a )而被固定，半導體晶片支持引線71黏接固定於半導體晶 片2、3各自之電路形成面2X、3X上。半導體晶片支持弓丨8曰 71係由懸吊引線部71A和半導體晶片支持引線部（匯流條f 7 1 B構成，兩者以同一材料一體構成。 木 藉由如此構成，在半導體晶片2和半導體晶片3的對向 不用黏接劑而介入樹脂密封材料形成層疊體，所以可防2 因半導體裝置的回流時熱及動作時產生熱的熱膨脹而發 的龜裂。 其次，就本實施形態7的半導體裝置7 0之製造方法，用 484192 _案號88120541 和年/月曰 修正_ 五、發明說明（30) ' 圖3 0 (模式截面圖）加以說明。 首先，如圖30(a)所示，在加熱台24上安裝半導體晶片2 ，從其上面載置引線架LF，將工具22—面加熱一面壓住， 以黏接劑5將半導體晶片支持引線7 1之半導體晶片支持引 線部（匯流條）7 1 B之框架背面黏接固定於半導體晶片2之電 路形成面2 X。 其次，如圖3 0 ( b )所示，在加熱台2 5上安裝半導體晶片3 ’在半導體晶片3之電路形成面3 X上塗佈黏接劑5及糊劑^ 從其上面載置引線架LF，將工具22 —面加熱一面壓住，使 和半導體晶片2之電路形成面2 X相反側之面（背面）2 Y和半 導體晶片3之電路形成面3 X對向，如形成在兩者之間介入 間隙9 B的層豐體般地以半導體晶片支持引線7 1固定支持兩 者，同時以黏接劑5將引線7之内部7 A之引線黏接部黏接固 定於半導體晶片3之電路形成面3X上。 其次，如圖3 0 ( c )所示，將引線架LF上面以框架按壓構 件2 3壓住而固定，加熱加熱台2 5，固定引線7之内部7 A， 透過導電性細線8電氣連接半導體晶片2、3各自之各電極 墊4和引線7之内部7A 〇 i 其次，用樹脂密封半導體晶片2、3、細線8及引線7之 内部7 A而形成樹脂密封體9。樹脂密封體9的形成以傳遞模 塑法進行。如此一來，在如圖9所示的引線架LF上形成本 實施形態7的半導體裝置7 0。 (實施形態8) 圖3 1為除去為本發明實施形態7的半導體裝置之樹脂密 封體上部的狀態的模式平面圖，圖3 2為沿著圖3 0之N - N線
484192 _案號 88120541 <^年 / 月 3/ 日__ 五、發明說明（31) 的模式截面圖，圖3 3為沿著圖3 1之P - P線的模式截面圖。 如圖3 1至圖3 3所示，本實施形態8的半導體裝置8 0和前 述實施形態6基本上是同樣的結構，但以下的結構不同。 即，在半導體晶片3上層疊半導體晶片2時，使半導體晶 片2、3之電路形成面2 X、3 X和各自相反側的面（背面）2 Y、 3 Y彼此對向，如在兩者之間介入間隙而形成層疊體般地使 用半導體晶片支持引線8 1。此半導體晶片支持引線8 1之半 導體晶片支持引線部,(匯流條）8 1 B以黏接劑5黏接固定於半 導體晶片2之電路形成面2X和半導體晶片3之電路形成面3X 相反側之面（背面）3 Y。 半導體晶片支持引線8 1係由懸吊引線部8 1 A和半導體晶 片支持引線部（匯流條）8 1 B構成，兩者以同一材料一體構 成。 措由如此構成’在半導體晶片2和半導體晶片3的對向面 不用黏接劑而形成介入樹脂密封體9的樹脂的層疊體加以 固定，所以可防止因半導體裝置的回流時熱及動作時產生 熱的熱膨服而發生的龜裂。 其次，就本實施形態8的半導體裝置8 0之製造方法，用 圖3 4加以說明。 首先，如圖34(a)所示，在加熱台26上安裝半導體晶片2 ，從其上面載置引線架LF，將工具2 2 —面加熱一面壓住， 以黏接劑5將半導體晶片支持引線8 1之半導體晶片支持引 線部（匯流條）8 1 B之框架背面黏接固定於半導體晶片2之電 路形成面2X。 其次，如圖34(b)所示，在和加熱台27不同的加熱台27
484192 案號 88120541 1口年I月 曰 修正 五、發明說明（32) 上安裝半導體晶片3’在和半導體晶片3之電路形成面3X相 反側之面（背面）3 Y上塗佈黏接劑5 (例如糊劑），從其上面 載置引線架L F，將工具2 2 —面加熱一面壓住，如形成在和 半導體晶片2之電路形成面2 X相反側之面（背面）2 Y與和半 導體晶片3之電路形成® 3X相反側之面（背面）3Y之間介入 間隙9 Β的層豐體般地以半導體晶片支持引線8 1黏接固定兩 者而支持，同時以黏接劑5將引線7之内部7 Α之引線黏接部 黏接固定於半導體晶，片3之背面3 Y上。 \ 其次，如圖34(c)所示，將引線架LF上面以框架按壓構 件2 3壓住而固定，加熱加熱台2 7而加熱半導體晶片2、3， 用細線（例如金細線）8分別電氣連接引線7之内部7 A、半導 體晶片支持引線部（匯流條）8 1 B及半導體晶片2之電極墊 4 〇 其次，如圖3 4 ( d )所示，結束前述圖3 4 ( c )的製程後，使 .半導體晶片2、3的層疊體如半導體晶片3變成上面般地反 轉，將引線架LF背面以引線架壓板2 3固定於加熱台28，加 熱加熱板2 8而加熱半導體晶片2、3 ^用細線（例如金細線） 8分別電氣連接引線7之内部7A、半導體晶片支持引線部 (匯流條）8 1 B及半導體晶片3之各電極墊4。 在此製程，為防止半導體晶片3和細線8的接觸而在加熱 台2 8兩側設置深的凹處2 8 A。 其次’用樹脂密封半導體晶片2、3、半導體晶片支持引 線8 1之内部（懸吊引線部8 1 A和半導體晶片支持引線部8 1 B ) 、引線7之内部7 A及細線8等而形成樹脂密封體9。樹脂密 封體9的形成以傳遞模塑法進行。如此一來，在如圖7所示
第37頁 _ 案號 88120541 牟 五、發明說明一 的彳L線弟LF上形成本實施形態8的 (貝施形態9 ) V體 =3 5為除去為本發明實施形態9 2歧上部的狀態的模式平面圖，圖36\導體裝置之樹 式裁?圖，圖37為沿著圖35之1^沿著圖35之Q~Q線 二^沿著圖3 5之S-S線的模式截面圖，圖^式截面圖， 邛义的模式平面圖，圖4〇為顯示圖 \ 9為顯示圖35 圖，圖41為擴大圖36,一部分的模式截面^分的模式平面 如圖35至圖38所示，本實施形態的& _ $結構··上下層疊半導體晶片（第一半¥體曰衣置100係下 —體晶片（第二半導體晶片）112各自，以體:5)tU〇、半 1 1 7密封此半導體晶片i i 〇及i i 2。 .树月曰岔封體 半導體晶片1 1 0、1 1 2各自以不同的平面尺寸（外 ^成，各自的平面形狀以方形形成。在本實施形態'半） 體晶片110例如以/ · 21[mm]x7· 21 [mm]的正方形形成，導 體晶片112例如以11· 59 [mm] χ8· 38 [mm]的長方形形成。 半導體晶片1 1 0、1 1 2各自例如是下述結構：以半導體基 板：由單晶矽構成；多層配線層：在此半導體基板之電路 形成面上累積多數級絕緣層、配線層各自；及，表面保護 膜（最後保護膜）：如覆蓋此多層配線層般地所形成為主體 作為記憶電路，在半導體晶片11 2例如内建稱為快閃記 AA0C：C-3T ^ W ΌΌ r\U 17 r-o ο ο K 1 ^
裝置8 ο 脂密
憶體的2 5 6百萬位元的EEPROM (【lee 匕rogrammab 1 e E_ead Qji 1 y lemory)電路。 trically E^rasab 1 在半導體晶片 1 1 0例如内建控制半導體晶片1 1 2之記憶電路的控制電路。 在半導體晶片11〇互相對向的一主面（，第一主面）及其他
第38頁 484192 案號 88120541 五、發明說明（34) 主面（第一主面）中為一主面的電路形成面11〇χ形成多數電 極塾（搭接接塾）1 1 1。此多數電極墊1 11各 半導體 晶片i丨0之多層配線層中最上層的配線層。έ最//層的+配¥線 層以形成於其上層的表面保護膜覆蓋，在此表面保護膜形 成露出電極墊111表面的搭接開口。 ，半+導體晶片1 1 2互相對向的一主面（第一主面）及其他 2 = 一主面）中為一主面的電路形成面11 2Χ形成多數電 g 搭接接墊）1 1 3。，此多數電極墊1 1 3各自形成於半導體 =、Π 2之多層配線層中最上層的配線層。最上層的配線
I ^形成於其上層的表面保護膜覆蓋，在此表面保護膜形 成路出電極塾1 1 3表面的搭接開口。
帝數電極墊111分割成四個接墊群。第一接墊群各自的 二，墊1 1 1如圖3 9所示，沿著此一方之邊丨丨〇 A排列於半導 日日片1 1 0互相對向的兩個邊中一方之邊丨丨〇 A側。第二接 ，群各自的電極塾1 1 1沿著此他方之邊丨丨〇β排列於半導體 阳片1 1 0互相對向的兩個邊中他方之邊丨丨〇 β側。第三接墊 群各自的電極塾1 1 1沿著此一方之邊丨丨〇 c排列於半導體晶 片Π0互相對向的其他兩個邊（和邊110A及邊110B交叉之 邊）中一方之邊1 1 0 C側。第四接墊群各自的電極墊1 11沿著 此他方之邊1 10D排列於半導體晶片丄10互相對向的其他兩 個邊中他方之邊1 1 〇 D側。 夕數電極墊113分割成兩個接塾群。第一接墊群各自的 電極塾1 1 3沿著此一方之長邊1 1 2 A排列於半導體晶片u 2互 相對向的兩個長邊中一方之長邊11 2 A側。第二接墊群各自 的電極墊11 3沿著此他方之長邊1 1 2 B排列於半導體晶片丨} 2
第39頁 484192 案號 88120541
修正 五、發明說明（35) 互相對向的兩個長邊中他方之長邊1 1 2 B側。 如圖3 5至圖3 8所示，半導體晶片1 1 〇配置於和半導體晶 片1 1 0為其他主面（第二主面）的背面1 1 〇 Y相對的半導體晶 片1 1 2面上·。在本實施形態，半導體晶片π 〇配置於和半導 體晶片1 1 0之背面1 1 〇 γ相對的半導體晶片1 1 2之電路形成面 112X 上。 、、榷于脂密封體1 1 7的平面形狀以方形形成。在本實施形態 ，椒脂密封體的平面.形狀例如以2〇[fflffl]xl4[mm]的長方形 形成。樹脂密封體1 1 7和前述形態同樣，以適合大量生產 的傳遞模塑法形成。
沿著樹脂密封體11 7互相對向的兩個長邊及短邊排列的 多數引線1 0 1配置於半導體晶片i丨〇外周圍的外側。多數弓 線1 0 1各自係下述結-構··遍及樹脂密封體丨n内外延伸，】 有位於樹脂密封體1 1 7内部的内部1 〇 1 a及位於樹脂密封體 Π 7外部的外部丨〇丨b。多數引線丄01各自之外部折彎^成^ 面安裝型引線形狀之一的例如鷗形翼型引線形狀。 ” 多數引線101中，引線102如圖35、圖36及圖38所示， 部透過導電性細線丨丨6電氣連接於半導體晶片i丨〇之電極专
1 1 1。此引線1 0 2分別多數設於半導體晶片丨i 夂 〜11 0D)外側。 〇遠UiU
多數引線101中，引線103如圖35及圖37所示，内 辱電性細線11 6電氣連接於半導體晶片i丨2之電極 此引線103分別多數設於半導體晶片112之兩個 (112人〜1126)外側。 遭 多數引線1 01中，引線104如圖35及圖39所示，内部和
484192 一--——案波 88120541 ^。年二 / 月 d/ 曰 修正 五、發明說明（36)
線1 0 5 —體形成。在半導體晶片u 〇之邊丨丨〇 A及邊丨1 〇 D外側 各設一個引線1 〇 4，在半導體晶片Π 〇之邊丨丨〇β外側設置兩 個引線1 0 4。引線1 0 5配置於1 〇 2、1 〇 3各自之内部前端和半 導體晶片11 Q之間，如包圍半導體晶片η 〇外周圍般地延伸 。在本實施形態，引線1 〇 5係下述結構：具有位於半導體 晶片Π 2 —方之長邊1 1 2 Α外側的第}部分；位於半導體晶片 1 1 2他方之長邊1 1 2 B外側的第2部分；在半導體晶片i丨〇之 邊1 1 0 C外側，在半導，體晶片1 1 2上延伸的第3部分；及，在 半導體晶片1 1 0之邊1 1 0 D外側，在半導體晶片1 i 2上延伸的 第4部分。在引線1 〇 5之第1部分、第3部分及第4部分嗖 從這些部分分支的分支引線部分。 ° 引線1 0 4之内部及引線105透過導電性細線116電 於形成於半導體晶片110之電路形成面11〇χ的多數^極 1 1 1中的電、源用電極墊（固定電位用電極墊），並且I、尚增 電性細線11 6電氣連接於形成於半導體晶片丨丨+匕夺 面Π2Χ的多數電極墊Π3中的電源用電極Ι、1。12即之 '路f成 及引線1 0 5用作電源用引線（固定電位用引線）。^ ^容1 形態，引線1 04之内部及引線1 0 5電氣連接於恭谓在;^實施 中電位固定於基準電位（例如〇 [ V ])的基準電^用、=電極塾
又，多數引線1 0 2中，大多數引線1 〇 2用作作包極塾。 其他引線1 0 2用作電源用引線（電位固定於動^ =用引線’ 5 [ V ])的動作電位用引線或基準電位用引線）。电位（例如 引線1 0 3中，大多數引線1 〇 3用作信號用引線，此外’多數 1 0 3用作電源用引線。 ’其他引線 引線1 0 5係分支引線部分介入絕緣性黏接嫌 η膠贡1 0 6而黏
484192
__案號88120541 开年/月乂日 H 五、發明說明（37) 接固定於半導體晶片112之電路形成面112X。即，引線1〇4 及引線1 0 5兼用作為了支持半導體晶片1 1 2的支持引線（懸 吊引線）。就黏接用膠帶1 0 6而§ ’不限於此，例如可用在 由聚 亞胺（P〇 1 y i m i de )系樹脂構成的基材兩主面（互相對 向的一主面及其他主面）設置由聚 亞胺系熱可塑性樹脂 構成的黏接層的三層構造膠帶。
多數引線1 02中，配置於半導體晶片110之邊丨1〇c外側的 引線1 0 2及配置於半導體晶片1 1 〇之邊1 1 q j)外側的引線1 〇 2 ，即配置於半導體晶片112之短邊（112C、112D)側的引線 1 0 2如圖3 8及圖4 0所示，内部一部分在半導體晶片1 1 〇外側 配置成和半導體晶片11 2之電路形成面1 1 2 X重疊，内部前 ^部分介入黏接用膠帶而黏接固定於半導體晶片112之 電路形成面1 12X。即，配置於半導體晶片11〇之邊丨1〇(：外 側的引線,1 () . 2及配置於半導體晶片n 〇之邊丨丨⑽外側的引線 1 u 2兼用作為_了支持半導體晶片n 2的支持引線。
如圖Μ所示’半導體晶片110如邊110A位於半導體晶片 1 1 2 一方之長邊11 2側，邊1 1 0B位於半導體晶片1 1 2他方之 長邊1 1 2β側般地配置於半導體晶片1 12之電路形成面1 1 2X 上配置於半導體晶片1 1 〇之邊1 1 ο Α側及1 1 ο Β側的電極墊 1比置於半導體晶片11 0之邊11 0 C側及邊11 〇 D側的電極 1 。即，半導體晶片1 1 0、11 2各白如半導體晶 η u 9 I m ’電極塾1 1 1數目比他邊少之邊位於半導體晶 曰η 1 Λ夕i般地在使半導體晶片1 1 0之背面11 0 γ和半導體 曰曰l i 路形成面U2X相對的狀態層疊。 曰y 這種結構’可減低在半導體晶片1 1 2長邊外側
第42頁 484192 __ 案號 88Γ20541 五、發明說明（38) 年/月3/日 修正 的引線係數，所以可抑制在半導體晶片1 1 2長邊方向的半 導體裝置大型化。 此外，由於在半導體晶片11 2長邊側的細線1 1 6條數也可 減低，所以可抑制因形成樹脂密封體時的樹脂流動而產生 的細線間短路。
义，本實施形態的半導體晶片11 2係在兩個長邊側排列 電極塾1 1 3的兩側排列構造，但如前述實施形態1的半導體 晶片3，半導體晶片之電極墊係一邊排列時，最好在半導 體晶片110之四個邊中，電極塾111數最少之邊位於半導體 晶片1 1 2之接墊排列邊側的狀態層疊兩個半導體晶片。 引線1 0 5橫過半導體晶片1 1 2之電極墊1 1 3間。藉由形成 這種結構，在半導體晶片1 1 2外周圍的外側及半導體晶片 112上延伸的引線5拉繞自由度提高。 半導體晶片1 1 0、1 1 2各自在使半導體晶片11 〇之背面 1 i 〇 Y和半導體晶片Π 2之電路形成面1 1 2 X相對的狀態層疊 。藉由形成這種結構，可以半導體晶片1 1 0厚度相抵電氣 連接半導體晶片1 1 2之電極墊1 1 3和引線1 0 3的細線Π 6的環 線高度，所以比使半導體晶片1 1 0、1 1 2各自之背面彼此相 對的情況，可使樹脂密封體11 7厚度變薄。
如圖3 6至3 8所示，半導體晶片11 0介入絕緣性黏接用膠 帶-1 1 4而黏接固定於半導體晶片1 1 2之電路形成面1 1 2X。就 黏接用膠帶1 1 4而言，不限於此，如圖41所示，制如使用 在由聚亞胺系樹脂構成的基材11 4 A兩面設置由聚 亞胺 系熱可塑性樹脂及熱硬化性樹脂構成岛黏接層1 1 4B的三層 構造膠帶。
第43頁 484192 _ 案號 88120541 P 年 I η 3/ β 修正__ 五、發明說明（39) 如圖3 5至3 8所示，以樹脂密封體1 1 7密封半導體晶片 (1 1 0、1 1 2 )、多數引線1 0 1各自之内部、細線1 1 6及引線 1 0 7等。引線1 0 7在樹脂密封體1 1 7之四個角部各設一個。 此引線1 0 7係在半導體裝置製程為了在引線架之框體支持 樹脂密封體的。 - 如此所構成的半導體裝置1 0 0和前述實施形態同樣，以 使用引線架的製程製造。本實施形態的引線架係和在前述 _ 實施形態所用的引線.架大致同樣的結構，只是引線圖案若 干不同，所以在本實施形態的說明省略。 其次，就半導體裝置1 00的製造，用圖42至圖48加以說 _ 明。圖4 2為顯示用於半導體裝置製造的第一半導體晶圓概 I® 略結構之圖（（a)圖為模式平面圖，（b)圖為模式截面圖 圖43為顯示用於半導體裝置製造的第二半導體晶圓概略結 構之圖（（a)圖為模式平面圖，（b)圖為模式截面圖），圖44 至圖4 8為說明半導體裝置製造的模式截面圖。 首先，作為半導體晶圓，例如準備由7 2 0 [ v m ]程度厚度 的單晶矽構成的第一半導體晶圓（半導體基板）1 2 0及第二 半導體晶圓（半導體基板）1 3 0。 其次，第一半導體晶圓120方面，在第一半導體晶圓120 ' 之電路形成面1 2 0 X形成半導體元件、絕緣層、配線層、， …極墊（1 1 1 )、表面保護膜、搭接開口等，將實質上構成同 一記憶電路的多數晶片形成區域1 2 1形成行列狀。在第二 半導體晶圓130方面，在第二半導體晶圓130之電路形成面 1 3 0 X形成半導體元件、絕緣層、配線層、電極墊（1 1 3 )、 _ 表面保護膜、搭接開口等，將實質上構成同一控制電路的
第44頁 484192 修正 案號 88120541 五、發明說明（40) 多數晶片形成區域1 3 1形成行列狀。多數晶片形成區域1 2 1 各自在透過為了切斷第一半導體晶圓1 2 0的切割區域（切斷 區域）1 2 2互相離間的狀態排列者。多數晶片形成區域1 3 1 在透過為了切斷第二半導體晶圓1 3 0的切割區域1 3 2互相離 間的狀態排列者。圖42及圖43顯示到此的製程 。
其次，在第一半導體晶圓120方面，如圖44(a)所示，研 磨和第一半導體晶圓1 2 0之電路形成面1 2 0 X對向的背面 1 2 0 Y而使厚度變薄。在第二半導體晶圓1 3 0方面，研磨和 第二半導體晶圓130之電路形成面130X對向的背面130Y而 使厚度變薄。在本實施形態，半導體晶圓厚度例如研磨到 變成0.24[mm]程度。 其次，如圖4 4 (b )所示，在第一半導體晶圓1 2 0之背面 1 2 0 Y貼上黏接用膠帶11 4。黏接用膠帶1 1 4的張貼不限於此 ，但可藉由下述進行：首先在比第一半導體晶圓120平面 尺寸大的黏接用膠帶11 4上安裝第一半導體晶圓1 2 ϋ，其後 以熱壓接貼上黏接用膠帶1 1 4，其後沿著第一半導體晶圓 120輪廓剪下黏接用膠帶114。又，不進行黏接用膠帶114 貼在第二半導體晶圓130之背面130Υ上。
且說黏接用膠帶1 1 4的張貼最好在將第一半導體晶圓1 2 0 分割成各個半導體晶片1 1 0之前；即半導體晶圓階段進行 。其理由係在將半導體晶圓11 2分割成各個半導體晶片11 2 後，因處理單位比晶圓狀態膨脹幾百倍而處理成為繁雜， 帶給品質、成本影響。 其次，在第一半導體晶圓120方面，如圖44(c)所示，在 切割片125黏著層側安裝半導體晶圓120，其後如圖44(d)
第45頁 484192 月J/曰 業號 88120541 五、發明說明（41) 所示，以切割裝置切割半 電極墊（1 1 1 ) #，在背面J $成控制電路及 導體晶片110。在第二半導’ ' 4接用膠帶114的半 層側安裝半導體晶圓13〇，1 = 3Q\面，在切割片黏著 圓1 30之切割區域1 32。藉此、，命°开衣置切割半導體晶 電路及電極塾（113)等，形在/ ^成面1121形成記憶 尺寸所形成的半導體晶片成^比+守聪晶片11〇大的平面 在此製程，由於以比由 黏接用膠帶1 1 4，所以^成的一基板軟的樹脂性材料形 ..-I ，、· > ·‘ 1 g谷匆進灯平導雜曰η a Μ 暇日日圓1 2 0的切割 成黏接用膠帶 。此外，由於和半導髀曰g谷为退 、一 所以可容易形成符合半^曰20共同：割黏接；膠；;二: 俄lid 瑕晶片11U外形p」 页114。 尺寸的黏接用膠 其次’在引線架上勒挺 、 詈於车莫辨5 H119 固疋半導體晶片]h 直於牛V脰曰曰片U z之短邊 1 1 2。藉由將配 固定於半導體晶片112之成1 3側的弓I線102黏接 半導體晶片U2的黏接固定二成5戶=传=… :將半導體晶片U2定位而配置於加教台係4糟由下述進行 黏接用膠帶106將引線102之内部前端、部八J上，其後，1入 道卿日u 1 η 〇 兩h 門口1刚知口丨〗刀疋位而配置於半 =肢日日片112之％路形成面112χ短邊側，其後以所加埶的 接合工具140熱壓接引線102之内部前端部分。在此製程雖 未詳細圖示’但也熱壓接引線1 〇 5之分支引線部分，此分 支引線部分也介入黏接用膠帶丨〇 6而黏接固定於半導體晶 片112之電路形成面ιΐ2Χ。 在此製程，半導體晶片1 1 2透過引線1 〇 2支持於引線架。
第46頁 484192 修正 案號88120541 穴年/月J/日 五、發明說明（42) 其次，在半導體晶片11 2上黏接固定半導體晶片1 1 0。半 導體晶片11 2和半導體晶片1 1 0的黏接固定如圖4 6所示，係 藉由下述進行：在貼在半導體晶片1 1 0之背面1 1 0 Y上的黏 接用膠帶11 4和半導體晶片1 1 2之電路形成面11 2 X相對的狀 態將半導體晶片1 1 0定位而配置於半導體晶片1 1 2上，其後 以所加熱的搭接工具1 4 2熱壓接半導體晶片1 1 0。
在此製程，半導體晶片1 1 2透過引線1 0 2支持於引線架， 半導體晶片1 1 0黏接固定於半導體晶片1 1 2。即，由於半導 體晶片1 1 0、11 2各自支持於引線架，所以可省略為了支持 半導體晶片的翼片（小晶片接塾）。
且說半導體晶片112和半導體晶片110的黏接固定也可以 藉由下述進行：在半導體晶片112之電路形成面11 2X塗佈 糊狀黏接劑而形成黏接層，其後熱壓接半導體晶片11 0。 然而，由於通常利用多點塗佈法進行黏接劑的塗佈，所以 會因塗佈量偏差而黏接層厚度容易變成不均勻。黏接層厚 度不均勻時，半導體晶片1 1 〇對於半導體晶片1 1 2之電路形 成面1 1 2 X的傾斜變大。半導體晶片11 0的傾斜變大時，在 此後的細線搭接製程容易發生半導體晶片11 0之電極墊11 1 和細線的連接不良。此外，因黏接層厚度不均勻而熱壓接 半導體晶片1 1 2時，黏接劑溢出半導體晶片1 1 2周圍的比例 增加’黏接劑容易繞入半導體晶片110之電路形成面110X 側，所以在細線搭接製程容易發生半導體晶片1 1 0之電極 墊1 11和細線的連接不良。 在本實施形態用黏接用薄膜1 1 4黏接固定半導體晶片11 0 和半導體晶片11 2。黏接用薄膜1 1 4比由塗佈黏接劑所形成
第47頁 --案號88120541 羊/月』/曰 修正_ 五、發明說明（43) 的黏接層可使厚度均勻，所以可抑制半導體晶片π 〇的傾 斜及溢出量。 一又，半導體晶片110配置成半導體晶片110之邊110Α位於 半導體晶片1 1 2 —方之長邊1 1 2 Α側，半導體晶片11 0之邊 1 1 0 B位於半導體晶片11 2他方之長邊1 1 2 B側。 其次，以導電性細線Π 6電氣連接半導體晶片π 〇之電極 塾1 11和引線之内部1 0 2、半導體晶片1 1 2之電極墊1 1 3和引 線1 0 3之内部、半導體晶片u 〇、n 2各自之電極墊（i n、 1 1 3 )和引線1 〇4之内部及半導體晶片1 1 〇、1 1 2各自之電極 塾（11 1、11 3 )和引線1 0 5。這些細線1 1 6的電氣連接如圖4 7
所示，係在將引線1 01 ( 1 〇 2、1 〇 3、1 0 4 )以框架按壓構件 1 4 5壓住而固定，加熱加熱台1 4 3的狀態進行。就細線1丄6 而言，例如使用金細線。就細線11 6的連接方法而言，例 如使用將超音波振動併用於熱壓接的球形接合法（b a u bonding) ° 在此製程，由於配置於半導體晶片1 1 2之兩個短邊（i i 2 C 、1 1 2 D )側的引線1 0 2係内部前端部分配置於半導體晶片 1 1 2之電路形成面1 1 2 A上，所以可縮短電氣連接這些引線 102之内部和半導體晶片112之電極墊m的細線116長度 此外，由於半導體晶片11 0介入黏接用膠帶丨丨4而黏接固 定於半導體晶片1 1 2，所以可抑制半導體晶片π 〇的傾斜及4 黏接劑的溢出量。因此，可抑制半導體晶片1 1 〇之電極塾 1 1 1和細線1 1 6的連接不良。 此外，由於半導體晶片1 1 0在半導體晶片i i 〇之背面η 〇 γ
第48頁 484192 ___案號88120541 >年/月』/曰 五、發明說明（44) 和半導體晶片11 2之電路形成面1 1 2 X相對的狀離配置於半 導體晶片1 1 2上，所以可在同一製程進行電氣連接半導體 晶片1 1 0之電極塾1 1 1和引線1 0 2的細線連接製程與電氣連 接半導體晶片112之電極塾113和引線103的細線連接製 程。 其次，如圖4 8所示，將引線架定位於傳遞模塑裝置之成 型模具150之上模150A和下模150B之間。此時'，在"由上 1 5 0 A和下模1 5 0 B所形，成的模槽1 5 1内部配置半導體a 果 (110、112)、引線 101 (102、103、104)之内部、二 1 、引線1 0 7及細線1 1 6等。 ° I線1 0 5
弟次’伙成型模具1 5 0之罐通過流道及流入閑、、古 樹脂加壓注入模槽1 5 1内而形成樹脂密封體丨丨7Ψ。\^、動性 片（110、112)、引線1〇1 (1〇2、1〇3、104)之内。立半導體晶 1 〇 5、引線1 〇 7及細線11 6等為樹脂密封體1 1 7所史^、、引線 脂而言，例如使用添加苯酚系硬化劑、矽橡膠^封。就樹 的環氧系熱硬化性樹脂。 ’ 填充物等 其次，切斷連接於引線1 〇丨的連桿，其後在引 部施以.電鐘處理，其後從引線架之框體切斷引綠線1 〇 1之外 後在引線w1之外部折彎形成為面安裝型引線形1 〇 1，其 例如鷗形翼型，其後藉由從引線架之框體切斷、之〜的 圖3 5至圖38所示的半導體裝置10〇大致完成。一線1〇7， 且說在為切割所分割的半導體晶片方面，有萨 分離狀態的碎片（矽屑）會附著於背面側周邊部^f未$被完全 背面交叉的角部），在下層半導體晶片上配置上$斷面和 晶片時，附著於上層半導體晶片之背面側周邊a半導體 的碎片落
484192 案號 88120541
修正 五、發明說明（45) 到下層半導體晶片，有時會發生因此落下的碎片而雙方的 半導體晶片損傷這種缺陷。然而，在本實施形態，由於在 將黏接用膠帶1 1 4貼在半導體晶圓1 2 〇背面的狀態切割半導 體晶圓120及黏接用膠帶114而形成半導體晶片11〇，所以 即使在半導體晶片1 1 0背面周邊部產生未被完全分離狀態 的碎片，碎片也為黏接用膠帶1 1 4所保持。因此，可防止 碎片落到配置半導體晶片1 1 〇的半導體晶片1 1.2上。
其次，就内建本實.施形態的半導體裝置1 〇 〇的CF (Compact【I ash)卡（電子裝置），用圖49加以說明。圖49 為CF卡的模式平面圖。 如圖4 9所示，C F卡1 6 0係下述結構：主要具有配線基板 161、連接器163及半導體裝置1〇〇。半導體裝置1〇〇裝在配 線基板1 6 1 —主面上。 在半導體裝置100方面，半導體晶片11〇之電源用電極墊 和半導體晶片11 2之電源用電極墊在樹脂密封體11 7内部透 過引線1 0 1 ( 1 0 4 )互相電氣連接。另一方面，半導體晶片
1 1 0之信號用電極墊和半導體晶片1 1 2之信號用電極墊在樹 脂密封體117内部未電氣連接。因此，需要電氣連接半導 體晶片11 0之信號用電極墊和半導體晶片π 2之信號用電極 塾。在本實施形態，透過形成於配線基板1 6丨的配線丨6 2電 氣連接電氣連接於半導體晶片1 1 〇之信號用電極墊的引線 1 0 1 ( 1 0 2 )和電氣連接於半導體晶片！ 1 2之信號用電極墊的 引線1 0 1 (1 0 3)。當然引線1 〇 1 (1 〇 2 )和引線1 〇1 (1 〇 3 )的 電氣連接只是需要電氣連接的引線。 如此，藉由將半導體裝置1 〇 〇裝在配線基板1 6丨上，可以
第50頁 484192 五 案號 88120541 發明說明（46) 臼 修正 一個半導體裝置100構成卡系統。此外，比將裝載半導體 晶片π 〇的半導體裝置和裝載半導體晶片π 2的半導體裝置 裝在配線基板1 6 1上的情況，可謀求c F卡的小型化。 此外、，藉由透過配線基板丨6 1之配線1 6 2電氣連接電氣連 接於半導體晶片1 1 0之信號用電極墊的引線1 〇 1 (1 〇 2 )和 電氣連接於半導體晶片1 1 2之信號用電極墊的引線丨 (1 0 3 )’可簡化半導體裝置1 〇 〇之插腳配置，並可減少細線 116數目，所以可提供生產性高的半導體裝置丨〇〇。 如以上說明，根據本實施形態，可得到以下效果：
(1 )半‘體晶片1 1 0黏接固定於半導體晶片1 1 〇之背面11 〇 y 相對的半導體晶片1 1 2之面。此外，透過細線丨丨6電氣連接 於半導體晶片1 1 0之電極塾1 1 1的引線1 〇 2中，配置於半導 體晶片112之兩個短邊（112C、112D)側的引線1〇2之内部黏 接固定於半導體晶片11 〇之背面Η 〇 γ相對的半導體晶片工工2 之面。
藉由形成這種結構，在半導體裝置製造上可將半導體晶 片11 0、11 2各自支持於引線架，所以可省略為了支持半導 體晶片的翼片（小晶片接塾）。此外，引線1 〇 2厚度以半導 體晶片1 1 0厚度相抵，所以即使以引線1 〇 2支持半導體晶片 1 1 2，樹脂密封體1丨7厚度也不會變厚。此結果，可使$脂 密封體1 1 7厚度變薄，所以可謀求半導體裝置丨〇 〇的薄型化 此外，可縮短電氣連接於半導體晶片1 1 〇之電極塾n丨和 引線1 0 2的細線1 1 6長度’所以可縮小信號傳播路徑的阻 抗。此結果，可謀求半導體裝置1 〇 〇的高速化。
484192 修正 案號 88120541 五、發明說明（47) (2 )半導體晶片1 1 0黏接固定於半導體晶片1 1 0之背面1 1 0Y 相對的半導體晶片1 1 2之電路形成面1 1 2 X。此外，透過細 線1 1 6電氣連接於半導體晶片1 1 0之電極墊1 1 1的引線1 0 2 中，配置'於半導體晶片1 1 2之兩個短邊（1 1 2 C、1 1 2 D )側的 引線1 0 2之内部黏接固定於半導體晶片1 1 0之背面1 1 0Y相對 的半導體晶片112之電路形成面112X。
藉由形成這種結構，可以半導體晶片1 1 0厚度抵銷電氣 連接半導體晶片1 1 2之電極墊1 1 3和引線1 0 3的細線1 1 6的環 線高度，所以比使半導體晶片1 1 0、1 1 2各自之背面彼此相 對的情況，可使樹脂密封體11 7厚度變薄。此結果，可謀 求半導體裝置1 00的薄型化。 此外，在半導體裝置100製造上可在同一製程進行電氣 連接半導體晶片1 1 0之電極墊1 1 1和引線1 0 2的細線連接製 程與電氣連接半導體晶片Η 2之電極墊1 1 3和引線1 0 3的細 線連接製程。此結果，可提高半導體裝置1 0 0的生產性。 (3)半導體晶片110、112各自如半導體晶片100各邊中，電 極墊1 1 1數目比他邊少之邊位於半導體晶片11 2之長邊側般 地在使半導體晶片110之背面110Y和半導體晶片112之電路 形成面1 1 2 X相對的狀態層疊。
藉由形成這種結構，可減低在半導體晶片11 2長邊外側 的引線條數，所以可抑制在半導體晶片1 1 2長邊方向的半 導體裝置大型化。 此外，在半導體晶片1 1 2長邊側的細線1 1 6條數亦可減低 ，所以在半導體裝置製造上可抑制因形成樹脂密封體1 1 7 時的樹脂流動而產生的細線間短路。此結果，可提高半導
第52頁 484192 ___案號88120541 年/月鉻不 五、發明說明（48) 少 體裝置1 00的良率。 (4) 引線105橫過半導體晶片112之電極塾jig間。藉由形成 這種結構’在半導體晶片1 1 2外周圍的外側及半導體晶片 1 1 2上延伸的引線5拉繞自由度提高。 (5) 在半導體裝置100製造上’介入黏接用膠帶114而將半 導體晶片110黏接固定於半導體晶片112之電路形成面ιΐ2Χ 〇 , 藉此’黏接用薄膜’11 4比由塗佈黏接劑所形成的黏接層 可使尽度均勻’戶斤以可抑制半導體晶片1 1 q的傾斜及黏接 劑的溢出量，可抑.制半導體晶片11 0之電極塾1 1 1和細線 116的連接不良。此結果’可提南半導體裝置1〇〇的良率。 (6) 在半導體裝置100製造上’切割貼在半導體晶圓12Q及 此半導體晶圓120之背面120 Y上的黏接用膠帶114面形成半 導體晶片11 0，其後介入黏接用膠帶1 1 4而將半導體晶片 i i 0黏接於半導體晶片1 1 2之電路形成面1 1 2χ。 藉此，在為切割所分割的半導體晶片1 1 〇方面，有時會 在背面110Y側的周邊部（切斷面和背面110Y交叉的角部）產 生未被完全分離狀態的碎片（石夕屑），但即使產生這種碎片 也為黏接用膠帶1 1 4所保持，所以可防止碎片落到配置半 導體晶片110的半導體晶片112上。此結果，可防止因碎片 落下而發生於雙方半導體晶片的損傷，所以可提高半導體 裝置的良率。 此外，黏接用膠帶11 4以比由石夕構成的基板軟的樹脂性 材料形成，所以可容易進行半導體晶圓1 2 0的切割。 此外，黏接用膠帶11 4和半導體晶圓1 2 0共同被切割，所
第53頁 484192 修正 案號88120541 7C 年/月J/曰 五、發明說明（49) 以可容易形成符合半導體晶片1 1 0外形尺寸的黏接用膠帶 114。 (7) 在CF卡160方面，藉由將半導體裝置100裝在配線基板 1 6 1上，可以一個半導體裝置1 0 0構成卡系統。此外，比將 半導體晶片110的半導體裝置和半導體晶片112的半導體裝 置裝在配線基板1 6 1上的情況，可謀求C F卡的小型化。 (8) 在CF卡160方面，藉由透過配線基板161之配線162電氣
連接電氣連接於半導.體晶片11 0之信號用電極墊的引線1 0 1 (1 0 2)和電氣連接於半導體晶片1 1 2之信號用電極墊的引線 1 0 1 ( 1 0 3 )，可簡化半導體裝置1 0 0的插腳配置，並可減少 細線1 1 6數目，所以可提供生產性高的半導體裝置1 0 0。 又，在本實施形悲係就在半導體晶片1 1 2之電路形成面 1 1 2 X上配置半導體晶片1 1 0之例加以說明，但也可以如圖 5 0所示，在半導體晶片1 1 2之背面11 2 Y上配置半導體晶片 1 1 0。這種情況，即使熱壓接半導體晶片1 1 0也不產生對半 導體晶片112之電路形成面112X的損傷，所以比將半導體 晶片110熱壓接於半導體晶片112之電路形成面112X的情況 ，可提高半導體裝置的良率。
此外，在本實施形態係就將黏接用膠帶1 1 4貼在半導體 晶片1 1 0之背面1 1 0 Y上之例加以說明，但黏接用膠帶1 1 4也 可以黏接於半導體晶片1 1 2之電路形成面1 1 2 X。這種情況 ，在半導體晶圓狀態不能先貼上黏接用膠帶11 4，所以需 將符合半導體晶片1 1 〇外形尺寸的黏接用膠帶1 1 4 一片一片 黏接於半導體晶片1 1 2之電路形成面1 1 2 X。 此外，在本實施形態係就使用在基材Π 4A兩面設置黏接
第54頁 484192 修正 ___案號88120541 __穴年/月j/曰 五、發明說明（50) 層1 1 4 B三層構造的黏接用膠帶丨丨4之例加以說明，但作為 黏接用膠帶，也可以使用單層構造的膠帶。 (實施形態1 0 ) 圖5 1為除去為本發明實施形態丨〇的半導體裝置之樹脂密 封體上部的狀態的模式平面圖，圖5 2為沿著圖5 1之T - T線 的模式截面圖。 如圖5 1及圖5 2所示，本實施形態的半導體裝置丨〇 〇 A和前 述實施形態9基本上是同樣的結構，以下的結構不同。
即，在配置於半導體晶片11 2之短邊（1 1 2 C、1 1 2 D )側的 引線1 0 2方面，内部前端部分在離開其面的狀態配置於半 導體晶片11 2之電路形成面1 1 2 X上，未黏接固定於半導體 晶片1 1 2之電路形成面1 1 2 X。因此，利用引線1 〇 4及引線 1 0 5進行半導體晶片1 1 2的支持。 在如此所構成的半導體裝置1 〇 〇 A亦可得到和前述實施形 態9同樣的效果。 以上，根據前述實施形態具體說明了由本發明者所作的 發明，但本發明並不限於前述實施形態，當然在不脫離其 要旨的範圍可各種變更。
例如本發明可適用於為兩方向引線排列構造的SO J (Small Outline J-leaded Package)型、SOP (Small Outline Package)型等的半導體裝置。 此外，本發明可適用於為四方向引線排列構造的QFP (兑uad [latpack 己ackage)型、QFJ (兑uad [latpack i-leaded Package)型等的半導體裝置。 產業上之利用可能性
第55頁 484192 案號 88120541 和年丨月3/曰 修正 五、發明說明（51) 簡單說明在本案所揭示的發明中由具代表性的發明所得 到的效果如下： (1 )可謀求層疊兩個半導體晶片，以一個樹脂密封體密封 此兩個半導體晶片的半導體裝置薄型化。 (2 )在層疊兩個半導體晶片，以一個樹脂密封體.密封此兩 個半導體晶片的半導體裝置方面，可以引線架一個與設於 兩個半導體晶片的外部電極對應。 (3) 可提高在半導體裝置配置製程的作業性。 (4) 可提高前述半導體裝置良率。
(5 )由於在第一半導體晶片和第二半導體晶片的對向面不 用黏接劑而介入樹脂密封體形成層疊體，所以可防止因半 導體裝置的回流時熱及動作時產生熱的熱膨脹而發生的龜 裂。
第56頁 484192
第57頁

Claims (1)

  1. 484192 案號 88120541 年b月 修正 六、申請專利範圍 1 . 一種半導體裝置 第一半導體晶片 對向的背面與形成於 第二半導體晶片 對向的背面與形成於 前述第一半導體晶片 多數第一信號引 内部透過導電性細線 及第二半導體晶片之 支持引線：有内 半導體晶片；及， 樹脂密封體：密 晶片、引線之内部、 上述多數第一信 體晶片之側面附近終 前述第一半導體 和前述第二半導_體晶 於前述第二半導體晶 前述支持引線之 之電路形成面者。 2.如申請專利範圍 自具備内部及外部之 上述多數第二信 第二半導體晶片之電 ，其特徵在於：具有 :具有電路形成面及和此電路形成面 前述電路形成面的多數電極墊； :具有電路形成面及和此電路形成面 前述電路形成面的多數電極墊，由比 大的平面尺寸構成； 線：各自有内部及外部，前述各自的 分別電氣連接於前述第一半導體晶片 各電極； 部及外部，以前述内部支持前述第二 封前述第' 一半導體晶片、第二半導體 支持引線之内部及細線， 號引線之内部前端係於上述第二半導 止， 晶片在使前述第一半導體晶片之背面 片之電路形成面相對的狀態黏接固定 片， 内部黏接固定於前述第二半導體晶片 第1項之半導體裝置，其中更包含各 多數第二信號引線， 號引線之内部之一部分係配置於上述 路形成面上，
    ):\61\61322.ptc 第1頁 2001.06.01.060 484192 案號 88120541 A_3. 曰 修正 六、申請專利範圍 上述多數第二信號 體晶片之側面附近終止 上述多數第二信號 述第一半導體晶片之多 3 . —種半導體裝置， 第一半導體晶片 對向 對向 前述 導電 導體 半導 晶片 和前 第二 之背 4. 的背面 第二半 的背面 第一半 多數引 性細線 晶片之 支持引 體晶片 樹脂密 、引線 刖逑第 述第二 半導體 前述支 面者。 一種半 第一半 與形 導體 與形 導體 線： 分別 各電 線： ;及 封體 之内_ 一半 半導 晶片 持引 成於前 晶片 · 成於前 晶片大 各自有 電氣連 極； 有内部 J :密封 部、支 導體晶 體晶片 引線之内部前端係於上述第一半導 5 引線係藉由導電性細線電連接於上 數電極墊。 其特徵在於：具有 具有電路形成面及和此電路形成面 述電路形成面的多數電極墊； 具有電路形成面及和此電路形成面 述電路形成面的多數電極墊，由比 的平面尺寸構成； 内部及外部，前述各自的内部透過 接於前述第一半導體晶片及第二半 及外部，以前述内部支持前述第二 導體 前述第一半導體晶片、第二半 持引線之内部及細線， 片在使前述第一半導體晶片之 之背面相對的狀態黏接固定於 背面 前述 線之内部黏接固定於前述第二半導體晶片 導體裝置 導體晶片 其特徵在於：具有 县有電路形成面及和此電路形成面
    O:\61\61322.ptc 第2頁 2001.06.01.061 484192 案號 88120541 曰 修正 六、申請專利範圍 對向的背面與形成於前 第二半導體晶片： 對向的背面與形成於前 前述第一半導體晶片大 多數引線：各自有 導電性細線分別電氣連 導體晶片之各電極； 支持引線：有内部 半導體晶片及第二半導 樹脂密封體：密封 晶片、引線之内部、支 前述第一半導體晶 和前述第二半導體晶片 於前述第二半導體晶片 前述支持引線之内 之電路形成面及第二半 5 .如申請專利範圍第 述電路形成面的多數電極墊； 具有電路形成面及和此電路形成面 述電路形成面的多數電極墊，由比 的平面尺寸構成； 内部及外部，前述各自的内部透過 接於前述第一半導體晶片及第二半 及外部，以前述内部支持前述第一 體晶片；及， 前述第一半導體晶片、第二半導體 持引線之内部及細線， 片在使前述第一半導體晶片之背面 之電路形成面相對的狀態黏接固定 部黏接固定於前述第一半導體晶片 導體晶片之電路形成面者。 4項之半導體裝置，其中前述引線 之内部一部分配置於前述第二半導體晶片之電路形成面上 〇 6. —種半導體裝置，其特徵在於··具有 第一半導體晶片：具有電路形成面及和此電路形成面 對向的背面與形成於前述電路形成面的多數電極墊； 第二半導體晶片：具有電路形成面及和此電路形成面 對向的背面與形成於前述電路形成面的多數電極墊，由比
    O:\61\61322.ptc 第3頁 2001.06.01.062 484192 案號 88120541 曰 修正 六、申請專利範圍 前述第一半導體晶片大 多數引線：各自有 導電性細線分別電氣連 導體晶片之各電極； 支持引線：有内部 半導體晶片及第二半導 樹脂密封體：密封 晶片、引線之内部、支 前述第一半導體晶 和前 第二 之電7. 對向 對向 前述 導電 導體 半導 述第二 半導體 前述支· 路形成 一種半 第一半 的背面 第二半 的背面 第一半 多數引 性細線 晶片之 支持引 體晶片 半導 晶片 持引 面及 導體 導體 與形 導鸩 與形 導體 線： 分別 各電 線： 及第 體晶片 > 線之内 第二半 裝置， 晶片 · 成於前 晶片 · 成於前 晶片大 各自有 電氣連 極； 有内部 二半導 的平面尺寸構成； 内部及外部，前述各自的 接於前述第一半導體晶片 及外部，以前述内部支持 體晶片；及’ 前述第一半導體晶片、第 持引線之内部及細線， 片在使前述第一半導體晶 之背面相對的狀態黏接固 部黏接固定於前述第一半 導體晶片之背面者。 其特徵在於：具有 具有電路形成面及和此電 述電路形成面的多數電極 具有電路形成面及和此電 述電路形成面的多數電極 的平面尺寸構成； 内部及外部，前述各自的 接於前述第一半導體晶片 内部透過 及第二半 刖述第一 二半導體 片之背面 定於前述 導體晶片 路形成面 墊：， 路形成面 塾，由比 内部透過 及第二半 及外部，以前述内部支持前述第 體晶片；及，
    O:\61\61322.ptc 第4頁 2001.06.01.063 484192 案號 88120541 曰 修正 六、申請專利範圍 π 樹脂密封體：密封前述第一半導體晶片、第二半導體 晶片、引線之内部、支持引線之内部及細線， 前述第一半導體晶片在將前述樹脂密封體的樹脂介於 前述第一半導體晶片之背面和前述第二半導體晶片之電路 形成面之間的狀態配置於前述第二半導體晶片上， 前述支持引線之内部黏接固定於前述第一半導體晶片 之電路形成面及第二半導體晶片之電路形成面者。 8.如申請專利範圍第7項之半導體裝置，其中前述引線 之内部一部分配置於前述第二半導體晶片之電路形成面上 9. 一種半 第 對向的 第 對向的 前述第 多 導電性 導體晶 支 半導體 樹 片 前 一半 背面 二半 背面 一半 數引 細線 片之 持引 晶片 脂密 引線 述第 導體 導體 與形 導體 與形 導體 線： 分別 各電 線： 及第 封體 之内 一半 裝置，其特徵在於：具有 晶片：具有查路形成面及和此電路形成面 成於前述電路形成面的多數電極墊； 晶片·具有電路形成面及和此電路形成面 成於前述電路形成面的多數電極墊，由比 晶片大的平面尺寸構成； 各自有内部及外部，前述各自的内部透過 電氣連接於前述第一半導體晶片及第二半 極； 有内部及外部，以前述内部支持前述第一 二半導體晶片；及， :密封前述第一半導體晶片、第二半導體 部、支持引線之内部及細線， 導體晶片在將前述樹脂密封體的樹脂介於
    O:\61\61322.ptc 第5頁 2001.06.01.064 484192 案號 88120541 年 月 曰 修正 六、申請專利範圍 -= 前述第一半導體晶片之背面和前述第二半導體晶片之背面 之間的狀態配置於前述第二半導體晶片上， 前述支持引線之内部黏接固定於前述第一半導體晶片 之電路形成面及第二半導體晶片之背面者。 1 0.如申請專利範圍第1至9項中任一項之半導體裝置， 其中前述支持引線為兼用作電源引線或基準電位引線的構 造。 Π. —種半導體裝置之製造方法，其特徵在於：具備 準備具有電路形成面及和此電路形成面對向的背面與 形成於前述電路形成面的多數電極墊的第一半導體晶片， 再準備具有電路形成面及和此電路形成面對向的背面與形 成於前述電路形成面的多數電極墊，由比前述第一半導體 晶片大的平面尺寸構成的第二半導體晶片的製程； 黏接固定前述第一半導體晶片之背面和前述第二半導 體晶片之電路形成面而形成晶片層疊體的製程； 在前述第二半導體晶片之電路形成面黏接固定支持引 線之内部的製象； 透過導電性細線電氣連接前述第一半導體晶片及第二 半導體晶片之各電極墊和多數引線各自之内部的製程；及 以樹脂密封體密封前述第一半導體晶片、第二半導體 晶片、引線之内部、支持引線之内部及細線的製程者。 1 2 ·如申請專利範圍第1 1項之半導體裝置之製造方法， 其中具備將前述引線之内部一部分配置於前述第二半導體 | 11 liii ililll 1 1 麗·__ III 隨_i O:\61\61322.ptc 第6頁 2001.06.01.065 484192 案號 88120541 曰 修正 六、申請專利範圍 _ 晶片之電路形成面上的製程。 13. —種半導體裝置之製造方法，其特徵在於：具備 準備具有電路形成面及和此電路形成面對向的背面與 形成於前述電路形成面的多數電極墊的第一半導體晶片， 再準備具有電路形成面及和此電路形成面對向的背面與形 成於前述電路形成面的多數電極墊，由比前述第一半導體 晶片大的平面尺寸構成的第二半導體晶片的製程； 黏接固定前述第一半導體晶片之背面和前述第二半導 體晶片之背面而形成晶片層疊體的製程； Φ 在前述第二半導體晶片之背面黏接固定支持引線之内 部的製程； 透過導電性細線電氣連接前述第一半導體晶片及第二 半導體晶片之各電極墊和多數引線各自之内部的製程；及 以樹脂密封體密封前述第一半導體晶片、第二半導體 晶片、引線之内部、支持引線之内部及細線的製程者。 14. 一種半導蹲裝置之製造方法，其特徵在於：具備 準備具有電路形成面及和此電路形成面對向的背面與 形成於前述電路形成面的多數電極墊的第一半導體晶片， 再準備具有電路形成面及和此電路形成面對向的背面與形 成於前述電路形成面的多數電極墊，由比前述第一半導體 晶片大的平面尺寸構成的第二半導體晶片的製程； 使前述第一半導體晶片之背面和前述第二半導體晶片 之電路形成面對向，如形成將間隙介於兩者之間的晶片層
    O:\61\61322.ptc 第7頁 2001.06.01.066 484192 案號 88120541 Λ_η 曰 修正 六、申請專利範圍 π 疊體般地以支持引線之内部固定支持兩者的製程； 透過導電性細線電氣連接前述第一半導體晶片及第二 半導體晶片之各電極墊和多數引線各自之内部的製程；及 以樹脂密封體密封前述第一半導體晶片、第二半導體 晶片、引線之内部、支持引線之内部及細線的製程者。 1 5.如申請專利範圍第1 4項之半導體裝置之製造方法， 其中具備將前述引線之内部一部分配置於前述第二半導體 晶片之電路形成面上的製程。 16. —種半導體裝置之製造方法，其特徵在於：具備準 備具有電路形成面及和此電路形成面對向的背面與形成於 前述電路形成面的多數電極墊的第一半導體晶片，再準備 具有電路形成面及和此電路形成面對向的背面與形成於前 述電路形成面的多數電極墊，由比前述第一半導體晶片大 的平面尺寸構成的第二半導體晶片的製程， 使前述第一半導體晶片之背面和前述第二半導體晶片 之背面對向，七形成將間隙介於兩者之間的晶片層疊體般 地以支持引線之内部固定支持兩者的製程； 透過導電性細線電氣連接前述第一半導體晶片及第二 半導體晶片之各電極墊和多數引線各自之内部的製程；及 曰曰 以樹脂密封體密封前述第一半導體晶片、第二半導體 片、引線之内部、支持引線之内部及細線的製程者。 17. —種半導體裝置，其特徵在於：具有
    O:\61\61322.ptc 第8頁 2001.06.01.067 484192 案號 88120541 Λ_ 修正 六、申請專利範圍 第一半導體晶片 主面，以方形形成平 面互相對向的第一邊 第一邊排列的多數電 第二半導體晶片 主面，以方形形成平 的平面尺寸所形成之 相對向的第一邊及第 列的多數電極墊； 多數第一引線： 配置於前述第二半導 之内部透過導電性細 各電極墊； 多數第二引線： 配置於前述第二半導 之内部透過導電性細 各電極墊；及 _ 樹脂密封體：密 導體晶片、前述多數 各自之内部及前述導 前述第一半導體 述第一半導體晶片之 一邊側般地使前述第 半導體晶片之第一主 :係 面之 及第 極墊 :係 面， 第二 二邊 各自 體晶 線電 各自 體晶 線電 封前 第一 電性 晶片 第一 一半 面相 具有互相對向的第一主面及第二 第一半導體晶片，在前述第一主 二邊中的前述第一邊側有沿著此 y 具有互相對向的第一主面及第二 並且以比前述第一半導體晶片大 半導體晶片，在前述第一主面互 中的第一邊側有沿著此第一邊排 有内部及外部，前述各自之内部 片之第一邊外側，並且前述各自 氣連‘接於前述第一半導體晶片之 有内部及外部，前述各自之内部 片之第一邊外側，並且前述各自 氣連接於前述第二半導體晶片之 述第一半導體晶片、前述第二半 引線各自之内部、前述第二引線 細線， 、前述第二半導體晶片各自如前 邊位於前述第二半導體晶片之第 導體晶片之第二主面和前述第二 對，並且如從前述第一半導體晶
    ):\61\61322.ptc 第9頁 2001.06.01.068 484192 案號 88120541 Λ_Μ 曰 修正 六、申請專利範圍 _ 片之第一邊側的側面到前述第二半導體晶片之第一邊的距 離比從前述第一半導體晶片之第二邊側的側面到前述第二 半導體晶片之第二邊的距離寬般地在錯開各自位置的狀態 層疊者。 18. —種半導體裝置，其特徵在於：具有 第一半導體晶片：具有互相對向的第一主面及第二主 面，在前述第一主面形成電極墊； 第二半導體晶片：具有互相對向的第一主面及第二主 面，在前述第一主面形成電極墊，並且以比前述第一半 導體晶片大的平面尺寸被形成， 第一引線：具有内部及外部，前述内部透過導電性細 線電氣連接於前述第一半導艟晶片之電極墊； 第二引線：具有内部及外部，前述内部透過導電性細 線電氣連接於前述第二半導體晶片之電極墊；及 樹脂密封體：密封前述第一半導體晶片、前述第二半 導體晶片、前述第一引線之内部、前述第二引線之内部及 前述導電性細蜂， 前述第一半導體晶片配置於和前述第一半導體晶片之 第二主面相對的前述第二半導體晶片之面上’ 前述第一引線之内部前端部分在前述第一半導體晶片 外側配置於和前述第一半導體晶片之第二主面相對的前述 第二半導體晶片之面上者。 1 9.如申請專利範圍第1 8項之半導體裝置，其中前述第 一半導體晶片及前述第一引線之内部前端部分配置於前述
    O:\61\61322.ptc 第10頁 2001.06.01.069 484192 案號 88120541 年 月 曰 修正 六、申請專利範圍 π 第二半導體晶片之第一主面上。 20.如申請專利範圍第19項之半導體裝置，其中前述第 一半導體晶片及前述第一引線之内部前端部分配置於前述 第二半導體晶片之第二主面上。 2 1 .如申請專利範圍第2 0項之半導體裝置，其中更具有 第三引線：具有内部及外部；及， 第四引線：和前述第三引線之内部一體成形，並且配 置於前述第一引線、第二引線各自之内部前端和前述第一 半導體晶片之間， 前述第四引線黏接固定於和前述第一半導體晶片之第 二主面相對的前述第二半導體晶片之面。 2 2.如申請專利範圍第2 1項之半導體裝置，其中前述第 一半導體晶片黏接固定於前述第二半導體晶片。 23. —種半導體裝置，其特徵在於：具有 第一半導體晶片：係具有互相對向的第一主面及第二 主面，以方形形成平面之第一半導體晶片，在前述第一主 面之一邊側有沿著此一邊排列的多數電極墊； 第二半導體晶片：係具有互相對向的第一主面及第二 主面，以方形形成平面，並且以比前述第一半導體晶片大 的平面尺寸所形成之第二半導體晶片，在前述第一主面之 一邊側有沿著此一邊排列的多數電極墊； 多數第一引線：各自有内部及外部，前述各自之内部 配置於前述第二半導體晶片之一邊外側，並且前述各自之 内部透過導電性細線電氣連接於前述第一半導體晶片之各
    O:\61\61322.ptc 第11頁 2001.06.01.070 484192 案號 88120541 年 月 曰 修正 六、申請專利範圍 1 電極墊； 多數第二引線：各自有内部及外 配置於前述第二半導體晶片之第一邊 之内部透過導電性細線電氣連接於前 各電極墊；及 樹脂密封體：密封前述第一半導 導體晶片、前述多數第一引線各自之 引線各自之内部及前述導電性細線， 前述第一半導體晶片在前述第一 於和前述第二半導體晶片之一邊交叉 於和前述第一半導體晶片之第二主面 體晶片之面上， ‘ 前數多數第一引線各自之内部配 第一半導體晶片之第二主面相對的前 面重疊者。 2 4. —種半導體裝置，其特徵在於 第一半導缉晶片：具有互相對向 面，在前述第一主面形成電極塾； 第二半導體晶片：具有互相對向 面，在前述第一主面形成電極墊，並 體晶片大的平面尺寸被形成； 第一引線：具有内部及外部，前 線電氣連接於前述第一半導體晶片之 第二引線：具有内部及外部，前 部，前述 外側，並 述第二半 體晶片、 内部、前 半導體晶 的他邊側 相對的前 置成一部 述第二半 具有 的第一主 的第一主 且以比前 述内部透 電極堅， 述内部透 各自之 且前述 導體晶 前述第 述多數 片之一 的狀態 述第二 分與和 導體晶 内部 各自 片之 半 第 邊位 配置 前述 片之 面及第 面及第 述第一 過導電 過導電 二主 二主 半導 性細 性細
    O:\61\61322.ptc 第12頁 2001.06.01.071 484192 案號 88120541 Λ_ 曰 修正 六、申請專利範圍 線電氣連接於前述第二半導體晶片之電極墊 樹脂密封體：密封前述第一半導體晶片 導體晶片、前述第一引線之内部、前述第二 前述導電性細線， 前述第一半導體晶片黏接固定於和前述 片之第二主面相對的前述第二半導體晶片之 前述第一引線之内部在前述第一半導體 固定於和前述第一半導體晶片之第二主面相 半導體晶片之面者。 2 5 .如申請專利範圍第2 4項之半導體裝置： 一半導體晶片及前述第一引線之内部黏接固 半導體晶片之第一主面。 · 2 6 .如申請專利範圍第2 4項之半導體裝置： 一半導體晶片及前述第一引線之内部黏接固 半導體晶片之第二主面。 2 7. —種半導體裝置，其特徵在於··具有 第一半導缉晶片：係具有互相對向的第 主面，以方形形成平面之第一半導體晶片， 面之一邊側有沿著此一邊排列的多數電極墊 第二半導體晶片：係具有互相對向的第 主面，以方形形成平面，並且以比前述第一 的平面尺寸所形成之第二半導體晶片’在前 一邊側有沿著此一邊排列的多數電極塾； 多數第一引線：各自有内部及外部，前 ；及 、前述第二半 引線之内部及 第一半導體晶 面， 晶片外側黏接 對的前述第二 其中前述第 定於前述第二 其中前述第 定於前述第二 一主面及第二 在前述第一主 9 一主面及第二 半導體晶片大 述第一主面之 述各自之内部
    O:\61\61322.ptc 第13頁 2001.06.01.072 484192 案號 88120541 Λ_ 曰 修正 六、申請專利範圍 1 並且前述各自之 半導體晶片之各 前述各自之内部 並且前述各自之 配置於前述第一半導體晶片之一邊外側 内部透過導電性細線電氣連接於前述第 電極墊； 多數第二引線：各自有内部及外部 配置於前述第二半導體晶片之一邊外側 内部透過導電性細線電氣連接於前述第二半導體晶片之各 電極接墊；及 樹脂密封體：密封前述第一半導體晶片、前述第二半 導體晶片、前述多數第一引線各自之内部、前述第二引線 各自之内部及前述導電性細線， 前述第一半導體晶片在前述第一半導體晶片之一邊位 於前述第二半導體晶片之一邊交叉的他邊側的狀態配置於 和前述第一半導體晶片之第二主面相對的前述第二半導體 晶片之面上， 前數多數第一引線各自之内部黏接固定於和前述第一 半導體晶片之第二主面相對的前述第二半導體晶片之面 者。 « 2 8. —種半導體裝置，其特徵在於：具有 第一半導體晶片：具有互相對向的第一主面及第二主 面，在前述第一主面形成第一電極墊及第二電極墊； 第二半導體晶片：具有互相對向的第一主面及第二主 面，在前述第一主面形成第一電極墊及第二電極墊，並 且以比前述第一半導體晶片大的平面尺寸被形成； 第一引線：具有内部及外部，前述内部透過導電性細
    O:\61\61322.ptc 第14頁 2001.06.01.073 484192 案號88120541 年月日 修正 六、 線 線 之 體 及 導 前 片 細 第片導 性 述晶半； 電 前體一極 •，導； 於導第電 墊過墊 置半述二 極透極 配一前第 電部電 ，第於之 一内一 成述接片 第述第 形前連晶 之前之 體和氣體 片，片；一端電導 晶部晶部線前別半 _體外體外引部分二 導及導及三内線第 半部半部第之細述 一内二内述自性前 第有第有前各電及 述具述具和線導極 /-1 1··/一 —，··· · Ί I ^、一月 、一月 弓 y 於線於線線二透二 圍接引接弓5第且第 •JIS連二連三四、並之 專氣第氣第第線，片 ttf電 電 引間晶 aa 樹脂密封體：密封前述第一半導體晶片、前述第二半 體晶片、前述第一引線之内部、前述第二引線之内部、 述第三引線之内部、第四訂線及前述導電性細線， 前述第一半導體晶片黏接固定於和前述第一半導體晶 之第二主面相對的前述第二半導體晶片之面， 前述第四引線黏接固定於和前述第一半導體晶片之第 主面相對的前述第二半導體晶片之面者。 2 9 .如申請專利範圍第2 8項之半導體裝置，其中前述第 半導體晶片及前述第四引線黏接固定於前述第二半導體 片之第一主面。 30. 如申請專利範圍第28項之半導體裝置，其中前述第 半導體晶片及前述第四引線黏接固定於前述第二半導體 片之第二主面。 31. —種半導體裝置，其特徵在於：具有 第一半導體晶片：係具有互相對向的第一主面及第二 i
    O:\61\61322.ptc 第15頁 2001.06.01.074 484192 案號 88120541 Λ_ 曰 修正 六、申請專利範圍 _ 主面，以方形形成平面之第一半導體 面有沿著此第一主面之 第二半導體晶片： 主面，以方形形成平面 的平面尺寸所形成之第 一邊 配置 透過 墊； 配置 内部 電極 導體 各自 一半 述第 之第 者。 32 側有沿著此一邊排 多數第一引線：各 於前述第一半導體 導電性細線電氣連 多數第 於前述 透過導 墊；及 樹脂密 晶片、 之内部 則述第 導體晶 二半導 二主面 二引線：各 第二半導體 電性細線電 封體：密封 前述多數第 及前^述導電 一半導體晶 片之各邊中 體晶片之一 各邊排列的多 係具有互相對 ，並且以比前 二半導體晶片 列的多數電極 自有内部及外 晶片之外側， 接於前述第一 自有内部及外 晶片之一邊外 氣連接於前述 前述第一半導 一引線各自之 性細線， 片、第二半導 ，電極墊數目 邊側般地在使 和第二半導體晶片之第 ，一種半導體裝置 第一半導體晶片： 其特徵在於 具有互相對向 晶片，在前述第一主 數電極墊； 向的第一主面及第二 述第一半導體晶片大 ，在前述第一主面之 墊； 部，前述各自之内部 並且前述各自之内部 半導體晶片之各電極 部，前述各自之内部 側，並且前述各自之 第二半導體晶片之各 體晶片、前述第二半 内部、前述第二引線 體晶片各自如前述第 比他邊少之邊位於前 前述第一半導體晶片 主面相對的狀態層疊 具有 的第一主面及第二主
    O:\61\61322.ptc 第16頁 2001.06.01.075 484192 案號 88120541 #：_η 曰 修正 六、申請專利範圍 _ 面，在前述第一主面形成第一電極塾及第二電極塾； 第二半導體晶片··具有互相對向的第一主面及第二主 面，在前述第一主面形成第一電極塾及第二電極塾，並 且以比前述第一半導體晶片大的平面尺寸被形成； 第一引線：具有内部及外部，前述内部透過導電性細 線電氣連接於前述第一半導體晶片之第一電極墊； 第二引線：具有内部及外部，前述内部透過導電性細 線電氣連接於前述第二半導體晶片之第一電極墊； 第三引線：具有内部及外部； 第四引線：和前述第三引線一體形成，配置於前述第 一引線、第二引線各自之内部前端和前述第一半導體晶片 之間，並且透過導電性細線分·別電氣連接於前述第一半導 體晶片之第二電極及前述第二半導體晶片之第二電極； 及， 樹脂密封體：密封前述第一半導體晶片、前述第二半 導體晶片、前述第一引線之内部、前述第二引線之内部、 前述第三引線之_内部、第四引線及前述導電性細線， 前述第一半導體晶片黏接固定於和前述第一半導體晶 片之第二主面相對的前述第二半導體晶片之面， 前述第四引線橫過前述第二半導體晶片之電極墊間者 〇 33. —種半導體裝置之製造方法，其特徵在於：具備 準備具有互相對向的第一主面及第二主面，在前述第 一主面形成電極墊，並且將絕緣性黏接用膠帶貼在前述第
    O:\61\61322.ptc 第17頁 2001.06.01.076 484192 案號 88120541 Λ：_Ά. 曰 修正 六、申請專利範圍 1 二主面上的第一半導體晶片， 面及第二主面，在前述 述第一半導體晶片大的 的製程；及， 二半導體晶片之第一主 體晶片的製程者。 ，其特徵在於：具備 晶片形成區域，在和前 緣性黏接用膠帶的半導 主面形成電極，並且在 接前述黏接用膠帶的第 再準備具有互相對向的第一主 第一主面形成電極墊，並且以比前 平面尺寸所形成的第二半導體晶片 將前述黏接用膠帶介於前述第 面或第二主面而黏接前述第一半導 34. —種半導體裝置之製造方法 準備切割在第一主面形成多數 述第一主面對向的第二主面黏接絕 體晶圓及前述黏接用膠帶而在第一 和前述第一主面對向的第二主面黏 一半導體晶片， ‘ 再準備具有互相對向的第一主面及第二主面，在前述 第一主面形成電極墊，並且以比前述第一半導體晶片大的 平面尺寸所形成的第二半導體晶片的製程，及’ 將前述黏接用膠帶介於前述第二半導體晶片之第一主 面或第二主面而黏接前述第一半導體晶片的製程者。 3 5 .如申請專利範圍第3 3或34項之半導體裝置之製造方 法，其中前述黏接用膠帶係在樹脂基材兩面設置黏接層的 構造。 36. —種半導體裝置，其特徵在於：具有 第一半導體晶片：具有互相對向的第一主面及第二主 面，在前述第一主面形成電極墊； 第二半導體晶片：具有互相對向的第一主面及第二主
    O:\61\61322.ptc 第18頁 2001.06.01.077 484192 案號 88120541 Λ_Μ 修正 六、申請專利範圍 1 面，在前述第一主面形成電極塾5 導體晶片大的平面尺寸被形成； 第一引線：具有内部及外部， 線電氣連接於前述第一半導體晶片 第二引線：具有内部及外部， 線電氣連接於前述第二半導體晶片 樹脂密封體：密封前述第一半 導體晶片、前述第一引線之内部、 前述導電性細線， 前述第一半導體晶片介入絕緣 定於和前述第一半導體晶片之第二 導體晶片之面上者。 37. —種電子裝置，其特徵在於： 配線基板：具有配線；及， 半導體裝置：裝在前述配線基 前述半導體裝置具有 第一半導體^晶片：具有互相對 面，在前述第一主面形成電極塾； 第二半導體晶片·具有互相對 面，在前述第一主面形成電極墊， 導體晶片大的平面尺寸被形成， 第一信號用引線：具有内部及 電性細線電氣連接於前述第一半導 第二信號用引線：具有内部及 並且以比前述第一半 前述内部透過導電性細 之電極墊； 前述内部透過導電性細 之電極墊；及 導體晶片、前述第二半 前述第二引線之内部及 性黏接用膠帶而黏接固 主面相對的前述第二半 具有 板之主面上， 向的第一主面及第二主 向的第一主面及第二主 並且以比前述第一半 外部，前述内部透過導 體晶片之電極墊； 外部，前述内部透過導
    O:\61\61322.ptc 第19頁 2001.06.01.078 484192 案號 88120541 Λ_ 曰 修正 述第一半導 之面上， 前述配線基 :具有 體電路與多 第二主面； 體電路與多 第二主面， 導體晶片之 有内部及外 細線而電氣 有内部及外 細線而電氣 此電源用引 與第二半導 六、申請專利範圍 電性細線電氣連接於前 樹脂密封體：密封 導體晶片、前述第一信 引線之内部及前述導電 前述第一半導體晶 第二主面相對的前述第 前述第一信號用引 電氣連接於前述第二信 3 8 . —種半導體裝置 第一半導體晶片， 第一主面，及與前述第 第二半導體晶片， 第一主面，及與前述第 導體晶片之平面形狀較 為大； 多數之第一信號用 數之第一信號用_引線係 述第一半導體晶片之多 多數之第二信號用 數之第二信號用引線係 述第二半導體晶片之多 電源用引線，具有 第三搭接細線而電氣連 者之多數電極上； 述第二半導體晶片之電極 前述第一半導體晶片、前 號用引線之内部、前述第 性細線， 片配置於和前 二半導體晶片 線之外部透過 號用引線者。 其特徵在於： 具備形成有積 一主面相對之 具備形成有積 一主面相對之 之前述第一半 引線，分別具 藉由第一搭接 數電極上； 引線，分別具 藉由第二搭接 數電極上； 内部及外部， 接於前述第一 墊；及 述第二半 二信號用 體晶片之 板之配線 數電極之 數電極之 該第二半 平面形狀 部，此多 連接於前 部，此多 連接於前 線係藉由 體晶片二
    O:\61\61322.ptc 第20頁 2001.06.01.079 484192 案號 88120541 Λ_η 修正 六、申請專利範圍 π 樹脂密封體，密封前述第一與第二半導體晶片、前述 第一與第二信號用引線之内部、前述電源用引線之内部、 以及前述第一、第二與第三搭接細線； 前述第一半導體晶片係以其第二主面面貼前述第二半 導體晶片之第一主面的方式層疊； 前述電源用引線之内部具有位於前述第一半導體晶片 之外側，且配置於前述第二半導體晶片第二主面上之第一 部分，及配置於前述第二半導體晶片外側上之第二部分； 連接於前述第一半導體晶片之多數電極以及前述電源 用引線之前述第三搭接線之一端，係連接於前述電源用引 線内部之第一部分； 連接於前述第一半導體晶片之多數電極以及前述電源 用引線之前述第三搭接細線之一端，係連接於前述電源用 引線内部之第二部分。 3 9.如申請專利範圍第3 8項之半導體裝置，其中前述第 一與第二信號用引線内部之前端，係分別配置於前述第二 半導體晶之外側， 40. 如申請專利範圍第38項之半導體裝置，其中前述第 二信號用引線内部之前端，係配置於前述第二半導體晶之 外側，前述第一信號用引線内部之前端，係配置於前述第 二半導體晶片之第一主面上。 41. 一種半導體裝置，其特徵在於：具有 第一半導體晶片：具有電路形成面及和此電路形成面 對向的背面與形成於前述電路形成面的多數電極墊；
    O:\61\61322.ptc 第21頁 2001.06.01.080 484192 案號 88120541 Λ_η 曰 修正 六、申請專利範圍 1 第二半導體晶片：具有電路形成面及和此電路形成面 對向的背面與形成於前述電路形成面的多數電極墊，由比 前述第一半導體晶片大的平面尺寸構成，該第一半導體晶 片係堆於第二半導體晶片上，使該第一半導體晶片之該電 路形成面黏者於該第二半導體晶片之該電路形成面， 多數第一信號引線：各自有内部及與該内部連續之外 部; 支持引線：具有内部及與内部連續之外部； 第一導線分別由該第一及第二半導體晶片之電極墊電 連接該第一信號引線之該内部； 第二導線分別由該第一及第二半導體晶片之電極墊電 連接該支持引線之該内部； 樹脂密封體：密封前述第一半導體晶片、第二半導體 晶片、該第一及第二導線、該第一信號引線之該内部及該 支持引線之該内部，該第一信號引線及該支持引線之該外 部係自該樹脂密封體向外延伸； 上述多數^ 一信號引線之内部前端係於上述第二半導 體晶片之側面附近終止， 前述支持引線之内部之一部分係黏接於前述第二半導 體晶片之電路形成面者。 42.如申請專利範圍第41項之半導體裝置，其中更包含 各自具備内部及與該内部連續之外部之多數第二信號引 線； 上述第二信號引線之内部之一部分係延伸於上述第二
    O:\61\61322.ptc 第22頁 2001.06.01.081 484192 案號 88120541 Λ_η 曰 修正 六、申請專利範圍 s 半導體晶片之電路形成面上’ 上述多數第二信號引線係藉由第三導電性細線分別電 連接於上述第一半導體晶片之該電極墊。 43. 如申請專利範圍第42項之半導體裝置，其中上述第 二半導體晶片係為長方形，且一對長邊於一第一方向延 伸，一對短邊於一實質上與第一方向垂直之第二方向上延 伸， 該第二半導體晶片之該電極墊係於該長邊整列， 該第一信號引線之該前端係於該第一方向之該第二半 導體晶片之該長邊整列， 該第二信號線係於該第二方向整列，該第二信號線之 該内部係與該第二半導體之該短邊交叉。 44. 如申請專利範圍第43項之半導體裝置，其中上述第 一半導體晶片係為正方形，該第一半導體晶片之該電極塾 係於四邊整列。 4 5.如申請專利範圍第44項之半導體裝置，其中前述支 持引線之該内部_及第二信號線之該内部係藉由一絕緣黏著 薄膜黏接於前述第二半導體晶片之該電路形成面。 4 6.如申請專利範圍第44項之半導體裝置，其中前述支 持引線之該内部係藉由一絕緣黏著薄膜黏接於前述第二半 導體晶片之該電路形成面；第二信號引線之該内部係與前 述第二半導體晶片之該電路形成面隔開。 47.如申請專利範圍第41項之半導體裝置，其中前述支 持引線之該内部係俯視上可包圍前述第一半導體晶片而形
    O:\61\61322.ptc 第23頁 2001.06.01.082 484192 案號 88120541 Λ_η 修正 六、申請專利範圍 成0 48. 如申請專利範圍第47項之半導體裝置，其中前述支 持引線包括一地線引線。 49. 如申請專利範圍第48項之半導體裝置，其中更包括 一電源供應引線：具有内部及與該内部連續之外部； 上述電源供應引線之該内部之一部分係配置於上述第 二半導體晶片之該電路形成面上， 前述電源供應引線之該内部係俯視上可包圍前述第一 半導體晶片而形成。 50. 如申請專利範圍第41項之半導體裝置，其中前述第 二半導體晶片之該背面係直接與樹脂密封體接觸。 51. 如申請專利範圍第41項之半導體裝置，其中前述第 一半導體晶片係藉由一絕緣黏著薄膜黏接於前述第二半導 體晶片。 5 2. —種半導體裝置，其特徵在於:具有 (1) 一基板，於一面上形成有多數電極墊及金屬細 線 裝 成 面 部 〇 (2) —包封裝置，安裝於該基板之該一面上，該包封 置包括： 第一半導體晶片及第二半導體晶片：分別具有電路形 面及和此電路形成面對向的背面與形成於前述電路形成 的多數電極墊； 多數第一信號引線：各自有内部及與該内部連續之外
    O:\61\61322.ptc 第24頁 2001.06.01.083 484192 案號 88120541 年 月 曰 修正 六、申請專利範圍 多數導線，分別由該第一及第二半導體晶片之電極墊 電連接該第一信號引線之該内部； 樹脂密封體：密封前述第一半導體晶片、第二半導體 晶片、該導線、該第一信號引線之該内部，該第一信號引 線之該外部係自該樹脂密封體向外延伸； 該第一半導體晶片係堆於該第二半導體晶片上， 該該第一信號引線之該外部係分別連接於該基板之該多數 電極墊； 該第一半導體晶片之該電極墊係包含一應共同連接至 該第二半導體晶片之該電極墊中之一之第一電極墊； 電連接至該第一半導體晶片之該電極墊之一信號引 線，與電連接至該第二半導體晶片之該電極墊中之一之一 信號引線，係藉由該基板之該金屬細線之一彼此電連接， 且於該包封裝置係非彼此電連接。 5 3 .如申請專利範圍第5 2項之半導體裝置，其中前述第 二半導體晶片之尺寸係大於前述第一半導體晶片，且前述 第一半導體晶片J系配置於前述第二半導體晶片而使前述第 一半導體晶片之該背面係與前述第二半導體晶片之該電路 形成面接觸。 54. 如申請專利範圍第53項之半導體裝置，其中更包含 各自具備内部及與該内部連續之外部之多數支持引線； 前述多數支持引線之該内部之一部分係一個接一個連續地 形成。 55. 如申請專利範圍第54項之半導體裝置，其中前述支
    O:\61\61322.ptc 第25頁 2001.06.01.084 484192 案號 88120541 曰 修正 六、申請專利範圍 持引線包括一地線引線。 5 6 .如申請專利範圍第5 5項之半導體裝置，其中前述第 一半導體晶片之該背面係藉由一絕緣黏著薄膜黏接於前述 第二半導體晶片之該電路形成面。 5 7.如申請專利範圍第5 6項之半導體裝置，其中前述支 持引線之該内部之該部分係俯視上可包圍前述第一半導體 晶片而形成。 5 8.如申請專利範圍第5 2項之半導體裝置，其中更包含 各自具備内部及與該内部連續之外部之多數第二信號引 線； 前述第二信號引線之該外部係連接至該基板該電極 墊；前述第二信號引線彼此間_係電氣性獨立，且非藉由該 基板之該金屬線而彼此電連接。 5 9.如申請專利範圍第5 2項之半導體裝置，其中前述包 封裝置包括一四方平坦之包封體。
    O:\61\61322.ptc 第26頁 2001.06.01.085
TW088120541A 1998-12-02 1999-11-24 Semiconductor device, method of manufacturing the same, and electronic device TW484192B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34326598 1998-12-02
JP1937099 1999-01-28
PCT/JP1999/005402 WO2000033379A1 (en) 1998-12-02 1999-09-30 Semiconductor device, method of manufacture thereof, and electronic device

Publications (1)

Publication Number Publication Date
TW484192B true TW484192B (en) 2002-04-21

Family

ID=26356200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088120541A TW484192B (en) 1998-12-02 1999-11-24 Semiconductor device, method of manufacturing the same, and electronic device

Country Status (8)

Country Link
US (2) US6410987B1 (zh)
JP (1) JP4097403B2 (zh)
KR (1) KR100705521B1 (zh)
CN (2) CN1187822C (zh)
AU (1) AU6000699A (zh)
MY (1) MY123249A (zh)
TW (1) TW484192B (zh)
WO (1) WO2000033379A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602677B (zh) * 2012-04-11 2017-10-21 Towa Corp Resin sealing device and resin sealing method

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4096778B2 (ja) * 2003-03-25 2008-06-04 沖電気工業株式会社 マルチチップパッケージ
CN100413043C (zh) * 2003-08-29 2008-08-20 株式会社瑞萨科技 半导体器件的制造方法
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
TWI244707B (en) * 2004-06-24 2005-12-01 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor package
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
JP2006032490A (ja) * 2004-07-13 2006-02-02 Hitachi Ltd エンジン制御回路装置
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
WO2007015435A1 (ja) * 2005-08-01 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体装置
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
JP5101474B2 (ja) * 2008-12-03 2012-12-19 三菱重工業株式会社 無人機及び無人機用空中見張りシステム
JP5275019B2 (ja) * 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP2013041878A (ja) 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754534B2 (ja) * 1987-02-09 1998-05-20 株式会社日立製作所 半導体装置及びその製造方法
JPH01235363A (ja) * 1988-03-16 1989-09-20 Hitachi Ltd 半導体装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH04179264A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP2882102B2 (ja) * 1991-07-11 1999-04-12 松下電器産業株式会社 電子部品
JPH05206374A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 樹脂封止型半導体装置
JPH06275715A (ja) * 1993-03-19 1994-09-30 Toshiba Corp 半導体ウェハおよび半導体装置の製造方法
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
JPH07263382A (ja) * 1994-03-24 1995-10-13 Kawasaki Steel Corp ウェーハ固定用テープ
JPH07297224A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置
JPH09153589A (ja) * 1995-11-30 1997-06-10 Mitsui High Tec Inc 半導体装置
JP3262728B2 (ja) * 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法
KR19990044365A (ko) * 1996-07-03 1999-06-25 야스카와 히데아키 수지 밀봉형 반도체 장치 및 그 제조 방법
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module
JP3286196B2 (ja) * 1997-02-27 2002-05-27 ローム株式会社 複数のｉｃチップを備えた密封型半導体装置の構造
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602677B (zh) * 2012-04-11 2017-10-21 Towa Corp Resin sealing device and resin sealing method

Also Published As

Publication number Publication date
CN1187822C (zh) 2005-02-02
KR100705521B1 (ko) 2007-04-10
US6410987B1 (en) 2002-06-25
WO2000033379A1 (en) 2000-06-08
US6501183B2 (en) 2002-12-31
KR20010101115A (ko) 2001-11-14
AU6000699A (en) 2000-06-19
CN1574347A (zh) 2005-02-02
JP4097403B2 (ja) 2008-06-11
MY123249A (en) 2006-05-31
US20020014686A1 (en) 2002-02-07
CN1329755A (zh) 2002-01-02
CN100370612C (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
TW484192B (en) Semiconductor device, method of manufacturing the same, and electronic device
JP3813788B2 (ja) 半導体装置及びその製造方法
JP4195804B2 (ja) デュアルダイパッケージ
TW395033B (en) Process for manufacturing a semiconductor package and circuit board aggregation
JPS5966157A (ja) 半導体装置及びその製造方法
JP2009076658A5 (zh)
CN107644862A (zh) 具有银纳米层的粗糙引线框
TW200805590A (en) Semiconductor package and fabrication method thereof
TW410452B (en) Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
TW200824090A (en) Integrated circuit package system employing bump technology
JP2005150647A (ja) 半導体装置及びその製造方法
JP3898459B2 (ja) 半導体装置の製造方法
TWI270190B (en) Lead frame structure and package for integrating the same
JP2000156464A (ja) 半導体装置の製造方法
TW200847385A (en) Chip-on-lead and lead-on-chip stacked structure
JPH03191560A (ja) 樹脂封止型半導体装置
TWI353664B (en) Back-to-back stacked multi-chip package and method
JP2682200B2 (ja) 半導体装置
JP2824175B2 (ja) 半導体装置及びその製造方法
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
TW200537658A (en) Semiconductor package
JP3908412B2 (ja) 半導体装置の製造方法
TW472375B (en) Leadframe for exposed-pad type chip package structure
JP5234703B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees