CN1329755A - 半导体装置及其制造方法和电子装置 - Google Patents

半导体装置及其制造方法和电子装置 Download PDF

Info

Publication number
CN1329755A
CN1329755A CN99814009A CN99814009A CN1329755A CN 1329755 A CN1329755 A CN 1329755A CN 99814009 A CN99814009 A CN 99814009A CN 99814009 A CN99814009 A CN 99814009A CN 1329755 A CN1329755 A CN 1329755A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
lead
interior section
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99814009A
Other languages
English (en)
Other versions
CN1187822C (zh
Inventor
金本光一
增田正亲
和田环
杉山道昭
木村美香子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1329755A publication Critical patent/CN1329755A/zh
Application granted granted Critical
Publication of CN1187822C publication Critical patent/CN1187822C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

把第1半导体芯片(2)粘接固定到第2半导体芯片(3)上,使得前者的背面在后者的电路形成面(有源面)上边,而且,把支持引线(6)的内部部分,粘接固定到第2半导体芯片(3)的电路形成面(3X)上。这种构造可使半导体装置薄型化。

Description

半导体装置及其制造方法和电子装置
技术领域
本发明涉及半导体装置，特别是涉及在使2个半导体芯片进行叠层，用一个树脂密封体把该2个半导体芯片密封起来的半导体装置中应用且有效的技术。
背景技术
以实现存储电路系统的大容量化为目的，人们提出了使构成存储电路系统的2个半导体芯片进行叠层，用一个树脂密封体把该2个半导体芯片密封起来的叠层半导体装置的方案。例如，在特开平7-58281号公报中公开了LOC(Lead On Chip，芯片上的引线)构造的叠层式半导体装置。
LOC构造的叠层式半导体装置的构成为具有：在本身为表背面(彼此相向的一个主面和另一个主面)之内的表面(一个主面)的电路形成面上形成的第1半导体芯片和第2半导体芯片；中间存在着绝缘性薄膜地粘接固定到第1半导体芯片的电路形成面上，同时通过导电性的细丝电连到该电路形成面上的多个第1引线；中间存在着绝缘性薄膜地粘接固定到第2半导体芯片的电路形成面上，同时通过导电性的细丝电连到该电路形成面上的多个第2引线；密封第1半导体芯片、第2半导体芯片、第1引线的内部部分、第2引线的内部部分和细丝等的树脂密封体。第1半导体芯片和第2半导体芯片中的每一个，在使各自的电路形成面彼此相向的状态下进行叠层。每一个第1引线、第2引线，在使各自的连接部分彼此重叠的状态下进行接合。
本发明人等，在开发叠层式半导体装置之前面临着如下的一些问题。
在上述现有的LOC构造的情况下，由于用2片引线框架制造，故造价高。
此外，在上述现有的技术的情况下，由于使2个半导体芯片进行叠层，故需要2片引线框架。
此外，由于使2个半导体芯片进行叠层，故若用1片引线框架，则不可能在半导体芯片的4个方向上设置2个半导体芯片的电极焊盘。
本发明的目的在于，提供可以实现使2个半导体芯片进行叠层，用一个树脂密封体密封该2个半导体芯片的半导体装置的薄型化的技术。
本发明的另外的目的在于，提供可以应对一种使2个半导体芯片进行叠层，用一个树脂密封体密封该2个半导体芯片的半导体装置的构造的技术，在该构造中，把1片引线框架用做在2个半导体芯片的叠层体的4个方向上设置的电极焊盘。
本发明的另外的目的在于，提供一种使得装配面积减小但存储容量不变的多芯片封装成为可能的技术。
本发明的另外的目的在于，提供在使2个半导体芯片进行叠层，用一个树脂密封体密封该2个半导体芯片的半导体装置的构造中，可以防止裂纹的发生的技术。
本发明的上述以及其它的目的和新的特征，借助于本说明书的讲述和附图，将会了解得更为清楚起来。
发明的公开
在本申请中公开的发明之内，若简单地说明代表性的发明，则如下所述。
(1)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第2半导体芯片的电路形成面上。
(2)在上述装置(1)中所述的半导体装置中，
上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上。
(3)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第2半导体芯片的背面上。
(4)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第1半导体芯片和第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。
(5)在上述装置(4)所述的半导体装置中，
上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上。
(6)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第1半导体芯片和第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的背面上。
(7)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第1半导体芯片和第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在在上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。
(8)在上述装置(7)所述的半导体装置中，
上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上。
(9)一种半导体装置，具有：具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第1半导体芯片和第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
上述第1半导体芯片，在上述第1半导体芯片的背面与上述第2半导体芯片的背面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的背面上。
(10)在上述装置(1)到(9)之内的任何一种装置中所述的半导体装置中，
上述支持引线的构造是兼用做电源引线或基准电位引线。
(11)一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
把上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面粘接固定起来形成半导体芯片叠层体的工序；
把支持引线的内部部分粘接固定到上述第2半导体芯片的电路形成面上的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
(12)在上述方法(11)中所述的半导体装置的制造方法中，
具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。
(13)一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
把上述第1半导体芯片的背面和上述第2半导体芯片的背面粘接固定起来形成半导体芯片叠层体的工序；
把支持引线的内部部分粘接固定到上述第2半导体芯片的背面上的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
(14)一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
使上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
(15)在上述方法(14)中所述的半导体装置的制造方法中，
具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。
(16)一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
使上述第1半导体芯片的背面和上述第2半导体芯片的背面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
附图的简单说明
图1是作为本发明的实施例1的已除去了半导体装置的上部的状态的模式性的平面图。
图2是沿图1的A-A线的模式性的剖面图。
图3是沿图1的B-B线的模式性的剖面图。
图4模式性的剖面图示出了图3的一部分。
图5是沿图1的C-C线的模式性的剖面图。
图6是用来说明实施例1的半导体装置的引线的功能和配置的说明图。
图7是在实施例1的半导体装置的制造工艺中使用的引线框架的模式性的平面图。
图8是用来说明实施例1的半导体装置的制造的模式性的剖面图。
图9是实施例1的半导体装置的制造中已形成了树脂密封体的引线框架的模式性的平面图。
图10是在实施例1的半导体装置的制造中已形成了密封体的5个连在一起的构造的引线框架的模式性的平面图。
图11是已把实施例1的半导体装置装配到装配基板上的状态的关键部分模式性的剖面图。
图12是作为本发明的实施例2的已除去了半导体装置的上部的状态的模式性的平面图。
图13是作为本发明的实施例3的已除去了半导体装置的上部的状态的模式性的平面图。
图14是沿图13的D-D线的模式性的剖面图。
图15是沿图13的E-E线的模式性的剖面图。
图16是作为本发明的实施例4的已除去了半导体装置的上部的状态的模式性的平面图。
图17是沿图16的F-F线的模式性的剖面图。
图18是沿图16的G-G线的模式性的剖面图。
图19是作为本发明的实施例5的已除去了半导体装置的上部的状态的模式性的平面图。
图20是沿图19的H-H线的模式性的剖面图。
图21是沿图19的I-I线的模式性的剖面图。
图22是用来说明作为实施例5的半导体装置的制造的模式性的剖面图。
图23是作为本发明的实施例6的已除去了半导体装置的上部的状态的模式性的平面图。
图24是沿图23的J-J线的模式性的剖面图。
图25是沿图23的K-K线的模式性的剖面图。
图26是用来说明作为实施例6的半导体装置的制造的模式性的剖面图。
图27是作为本发明的实施例7的已除去了半导体装置的上部的状态的模式性的平面图。
图28是沿图27的L-L线的模式性的剖面图。
图29是沿图27的M-M线的模式性的剖面图。
图30是用来说明作为实施例7的半导体装置的制造的模式性的剖面图。
图31是作为本发明的实施例8的已除去了半导体装置的上部的状态的模式性的平面图。
图32是沿图31的N-N线的模式性的剖面图。
图33是沿图31的P-P线的模式性的剖面图。
图34是用来说明作为实施例8的半导体装置的制造的模式性的剖面图。
图35是作为本发明的实施例9的已除去了半导体装置的上部的状态的模式性的平面图。
图36是沿图35的Q-Q线的模式性的剖面图。
图37是沿图35的R-R线的模式性的剖面图。
图38是沿图35的S-S线的模式性的剖面图。
图39的模式性的平面图示出了图35的一部分。
图40的模式性的平面图示出了图35的一部分。
图41是对图36的一部分扩大后的模式性的平面图。
图42示出了在作为实施例9的半导体装置的制造中使用的第1半导体晶片的概略构成((a)是模式性的平面图，(b)是模式性的剖面图)。
图43示出了在作为实施例9的半导体装置的制造中使用的第2半导体晶片的概略构成((a)是模式性的平面图，(b)是模式性的剖面图)。
图44是用来说明作为实施例9的半导体装置的制造的模式性的剖面图。
图45是用来说明作为实施例9的半导体装置的制造的模式性的剖面图。
图46是用来说明作为实施例9的半导体装置的制造的模式性的剖面图。
图47是用来说明作为实施例9的半导体装置的制造的模式性的剖面图。
图48是用来说明作为实施例9的半导体装置的制造的模式性的剖面图。
图49已装配有作为实施例9的半导体装置的CF卡的模式性的平面图。
图50是作为本发明的实施例9变形例的半导体装置的模式性的剖面图。
图51是作为本发明的实施例10的已除去了半导体装置的上部的状态的模式性的平面图。
图52是沿图51的T-T线的模式性的剖面图。
以下，参看附图详细说明本发明的实施例。另外，在用来说明发明的实施例的全部的附图中，对具有同一功能的赋予同一标号，省略其反复地说明。
(实施例1)
在本实施例中，对把本发明应用于作为4个方向引线排列构造的TQFP(Thin Quad Flatpack Package，薄型四方扁平封装)型的半导体装置的例子进行说明。
图1是作为本发明的实施例1的已除去了半导体装置上部的状态的模式性平面图，图2是沿图1的A-A线的模式性剖面图，图3是沿图1的B-B线的模式性剖面图，图4的模式性剖面图示出了图3的一部分，图5是沿图1的C-C线的模式性剖面图。
如图1、图2、图3和图5所示，本实施例1的半导体装置1具有在四方形状的半导体衬底的电路形成面(一个主面)2X上形成了多个电极焊盘4的半导体芯片(第1半导体芯片)2、在尺寸比该半导体芯片2的半导体衬底还大的四方形状的半导体衬底的电路形成面(一个主面)3X上形成了多个电极焊盘4的半导体芯片(第2半导体芯片)3。作为本实施例1的半导体芯片，例如使用ASIC(Application SpecificIntegrated Circuit，专用集成电路)，作为半导体芯片3，例如使用闪速存储器(Flash Memory)。
在本实施例中，半导体芯片的平面形状，例如用正方形形成，半导体芯片3的平面形状，例如用长方形形成。半导体芯片3用比半导体芯片2还大的平面尺寸(外形尺寸)形成。
与半导体芯片2的电路形成面2X相反的一面，就是说与电路形成面2X相向的背面(另一个主面)，被载置(配置)到半导体芯片3的电路形成面3X上边，在保持原状不变的状态下用粘接剂5把半导体芯片2的背面和半导体芯片3的电路形成面3X粘接固定起来构成半导体芯片叠层体。把支持引线6粘接固定到半导体芯片叠层体的半导体芯片3的电路形成面3X上支持该半导体芯片叠层体。
在半导体芯片2、3的半导体芯片叠层体的外侧，配置由内部部分7A和外部部分7B构成的引线7的内部部分7A。每一个内部部分7A与半导体芯片2和半导体芯片3的各自的电极焊盘4，用导电性的细丝8进行电连。
上述半导体芯片2、3的每一个芯片的构成，都是例如以由单晶硅构成的半导体衬底和在该半导体衬底上边形成的多层布线层为主体。在半导体芯片3上，作为存储电路系统，例如，构成64兆位的闪速存储器。
在作为半导体芯片2的表背面之内的表面(一个主面)的电路形成面2X上，沿着4边形成有多个电极焊盘(键合焊盘)4。该多个电极焊盘4中的每一个，都用在半导体芯片2的多层布线层之内的最上层上形成的表面保护膜(最后保护膜)被覆起来，在该表面保护膜上形成使电极焊盘4的表面露出来的键合开口。
在作为半导体芯片3的表背面之内的表面(一个主面)的电路形成面3X上，沿着彼此相向的2个长边之内的一方的长边形成有多个电极焊盘4。该多个电极焊盘4中的每一个，都在半导体芯片3的多层布线层之内的最上层的布线层上形成。最上层的布线层，用在前期上层上形成的表面保护膜(最后保护膜)被覆起来，在该表面保护膜上形成使电极焊盘4的表面露出来的键合开口。
用四方形状形成树脂密封体9的平面形状，在本实施例1中，例如用长方形形成。沿着该树脂密封体9的四边排列多个引线7的外部部分7B。
如图6所示，对多个引线7的外部部分7B中的每一个都赋予一个端子名称。例如VCC端子是把电位固定为电源电位(例如5[V])的电源电位端子。VSS端子是把电位固定为基准电位(例如0[V])的基准电位端子。CDE端子是指令数据允许端子。OE端子是输出允许端子。SC端子是串行时钟端子。WE是写允许端子。CE是片选端子。上述之外的端子记号的说明示于表1。
表1(MCP引脚配置表)
# Tetminal  Function 机能 #  Terminal  Function     机能
 1  Vss  Ground 地 51  D5     5     数据5
 2  Vcc  Power supply 电源 52  D6     6     数据6
 3  Vccf  Power supply(flash) 电源(f1ash) 53  D11     11     数据11
 4  RES  Reset 复位 54  D12     12     数据12
 5  R/B  Ready/Busy 准备就绪/忙 55  D13     13     数据13
 6  CDE  Command DataEnabfe 指令数据允许 56  Vss  Ground     地
 7  OE  Output Enable 输出允许 57  D14     14     数据14
 8  Vss  Ground 地 58  D7      7     数据7
 9  I/DO  Input/Output0 输入输出0 59  CE1  Chip Enable1     片选1
 10  I/01  Input/Output1 输入输出1 60  A10  Adress10     地址10
 11  RDY2  Input 准备就绪(2个存储区用) 61  OE  OutputEnable     输出允许
 12  I/02  Input/Output 2 输入输出2 62  D15  Data15     数据15
 13  RES  Reset 复位 63  CE2  Chip Enable2     片选2
 14  I/03  Input/Output 3 输入输出3 64  IORD  Input   读数据控制
 15  D-S-BPT  Input 诊断模式选择 65  IOWR  Input   写数据控制
 16  Vcc  Power supply 电源 66  Vcc  Power supply     电源
 17  Vccf  Power supply(flash) 电源(闪速) 67  A9  Address 9     地址9
 18  I/04  Input/Output 4 输入输出4 68  A8  Address 8     地址8
 19  I/05  Input/Output 5 输入输出5 69  A7  Address 7     地址7
 20  I/06  Input/Output 6 输入输出6 70  A6  Address6     地址6
 21  I/07  Input/Output 7 输入输出7 71  Vss  Ground     地
 22  CEA1  Output 片选1 72  WE  Write Enable     写入允许
 23  CEA2  Output 片选2 73  IREO  Output     中断要求
 24  Vcc  Power supply 电源 74  CSEL  Input     卡选
 25  SCA1  Output 串行时钟输出1 75  D-S-BPA  Input   诊断模式选择
 26  SC  Serlal Clock 串行行时钟输入1 76  RESET  Reset     复位
 27  WE  Write Enable 写入允许 77  WAIT  Wait     等待
 28  CE  Chlp Enable 片选 78  A5  Address 5     地址5
 29  Vss  Ground 地 79  A4  Address 4     地址4
 30  SCA2  Outout 串行时钟输出2 80  A3  Address3     地址3
 31  Vss  Ground 地 81  A2  Address2     地址2
 32  CEA3  Output 片选3 82  INPACK  Output     输入响应
 33  CEA4  Output 片选4 83  REO  Reqister     寄存器
 34  CEAS  Output 片选5 84  DASP  Input/Output     握手控制
 35  WEA  Output 片选 85  STSCHG  Input/Output     状态信号
 36  DA7  Input/Output 数据7 86  A1  Address1     地址1
 37  DA6  Input/Output 数据6 87  A0  Address0     地址0
 38  DA5  Input/Output 数据5 88  D0  Data0     数据0
 39  Vee  Powefsupply 电源 89  D1  Data1     数据1
 40  DA4  Input/Output 数据4 90  D2  Data2     数据2
 41  DA3  Input/Output 数据3 91  IOIS18  Output  16位保持信号
42  DA2  Input/Output 数据2 92  D8  Data8     数据8
 43  DA1  Intut/Output 数据1 93  D9  Data9     数据9
 44  DA0  Input/Output 数据0 94  D10  Data10     数据10
 45  CEA  Output 输出允许 95  Vec  Power supply     电源
 46  CDEA  Output 指令数据允许 96  PORT  PORT     端口
 47  RDY1  Output 就绪信号1 97  EMODE  Input     模式选择
 48  Vee  Power supply 电源 98  STBY  STANBY     备用
 49  D3  Data 3 数据3 99  XIN     晶振(IN)
 50  D4  Data 4 数据4 100  XOUT     晶振(OUT)
采用象这样构成的办法，由于在半导体芯片2与半导体芯片3之间不存在接头(也叫做管芯垫)，故可以缩小从半导体芯片1的电路形成面2X到半导体芯片3的电路形成面3X的距离。此外，由于在半导体芯片2与半导体芯片3之间只存在一个粘接层，故可以缩小从半导体芯片1的电路形成面2X到半导体芯片3的电路形成面3X的距离。此外支持引线6，由于已粘接固定到半导体芯片的电路形成面3X上，故支持引线6的厚度与把半导体芯片2的电极焊盘6和引线7的内部部分7A电连起来的细丝8的回线(loop)的高度相抵，不存在由支持引线6产生的对树脂密封体的厚度的影响。
本实施例1的引线7，如图2、图3和图5所示，用由树脂密封体进行密封的内部部分(内部引线部分)7A和导出到树脂密封体9的外部的外部部分(外部引线部分)7B构成，外部部分7B作为表面贴装式形状，例如被形成为鸥翼状。
作为导电性的细丝8，可以使用例如金(Au)丝。细丝8的连接方法，例如使用并用热压焊与超声波振动的键合法。
树脂密封体9以实现低应力化为目的，例如，可以用已添加进苯酚系硬化剂、硅酮橡胶和填充剂等的苯基系树脂形成。连续模铸法，是一种使用具备罐、流道、流入浇口和腔体等的模铸模具，通过流道和流入浇口，从罐向腔体内加压注入树脂形成树脂密封体的方法。
在图2、图3和图5中，半导体芯片2、3中的每一个芯片的厚度都是0.24mm，粘接剂5的厚度是0.01mm，引线7的厚度是0.125mm，从半导体芯片2的主面2A到把该半导体芯片2的电极焊盘4和引线7的内部部分7A电连起来的细丝8的顶部为止的高度(回线高度)为0.19mm，从该细丝的顶部到树脂密封体9的上表面为止的间隔是0.065mm，树脂密封体9的厚度为1.0mm，从树脂密封体的上表面到引线7的装配面的高度为1.20mm。
支持引线6的上表面比细丝8的顶部还低。支持引线6，如图1所示要延长为使得横切半导体芯片3的彼此相向的2个短边。
如图4所示，半导体芯片2、3中的每一方，都要在使得半导体芯片2的彼此相向的2个边之内的一方的边2A位于半导体芯片3的彼此相向的2个长边之内的一方的长边3A一侧，使得半导体芯片2的彼此相向的2个边之内的另一方的边2B位于半导体芯片3的彼此相向的2个长边之内的一方的长边3B一侧那样地，使半导体芯片2的背面与半导体芯片3的电路形成面彼此相向，而且，从半导体芯片2的一方的边2A一侧的侧面到半导体芯片3的一方的长边3A为止的距离L1比从半导体芯片2的另一方的边2B一侧的侧面到半导体芯片3的另一方的长边3B为止的距离L2还宽那样地各自的位置都错了开来的状态下进行叠层。就是说，半导体芯片2、3中的每一方，都在距离L1变得比距离L2还宽的方向上分别从中心位置错开来的状态下进行叠层。
采用作成为这样的构成的办法，由于从半导体芯片2的一方的边2A一侧半导体芯片3露出来的面积增大，故在把细丝8连接到配置在半导体芯片3的一方的长边3A一侧时的作业性改善。
其次，对在半导体装置1的制造工艺中使用的引线框架，用图7(模式性平面图)进行说明。另外，实际的引线框架虽然变成为可以制造多个半导体装置的多个连在一起的构造，但是为了易于看图起见，图7示出了可以制造一个半导体装置的一个引线框架区域。
如图7所示，引线框架LF，在被框体11规定的区域内变成为配置有支持引线6和多个引线7的构成。多个引线7，沿着框体11的四边部分排列。支持引线6由配置在由多个引线7构成的引线群之间的悬空引线部分6A和配置在用引线7的内部部分7A的顶端部分围起来的中央空间部分上的引线构成，与框体11一体化地进行支持。
多个引线7中的每一个，都由被密封到树脂密封体9内的内部部分7A和在树脂密封体9的外侧露出来的外部部分7B构成，通过连杆10彼此进行连结。
引线框架LF可以采用对由例如铁(Fe)-镍(Ni)系的合金或铜(Cu)或铜系的合金构成的平板板材进行刻蚀加工或冲压加工形成规定的图形的部分形成。
其次，用图8到图10说明半导体装置1的制造方法。图8是用来说明半导体装置的制造方法的说明图，图9是实施例1的半导体装置的制造中已形成了树脂密封体的引线框架的模式性的平面图，图10是在实施例1的半导体装置的制造中已形成了密封体的5个连在一起的构造的引线框架的模式性的平面图。
首先，如图8(a)所示，把半导体芯片3装设到加热台21上，从其上边载置引线框架LF，边加热工具22边进行推压，用粘接剂5把半导体芯片引线部分(汇流条)6B的框架的背面粘接到半导体芯片3的电路形成面3X上。
其次，如图8(b)所示，向半导体芯片3的电路形成面3X的上边涂敷粘接剂(例如，膏剂)5，把半导体芯片2粘接到其上边。
其次，如图8(C)所示，用框架推压构件23推压引线框架LF的上表面进行固定，加热加热台21使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)6B、半导体芯片2、3的各个电极焊盘4进行电连。
其次，用树脂把半导体芯片2和3、支持引线6的内部部分(悬空引线部分6A的内部部分和四边形形状支持引线部分6B)、引线7的内部部分7A和细丝8等密封起来形成树脂密封体9。树脂密封体9的形成用连续模铸法进行。这样一来，就可以在图9所示那样的LF的框体11上边形成本实施例1的半导体装置1。另外，在实际的制造时，引线框架LF，如图10所示，变成为多个连在一起的构造(例如5个连在一起的构造)。
其次，切断连结到引线7上的连杆10，然后，对引线7的每一个外部部分7B施行电镀处理，然后，从引线框架LF的框体11切断引线7，然后，作为表面贴装式形状把引线7的每一个外部部分7B形成为例如鸥翼状，然后，采用从引线框架LF的框体11切断支持引线6的办法，大体上就完成了图1到图5所示的半导体装置1。
象这样构成的半导体装置1，如图9(关键部分剖面图)所示，作为构成一个电路系统的电子装置的构成部件，在装配基板30上可以装配多个。每一个半导体装置1，其引线7的外部部分7B与装配基板30的布线31都电连起来装配到装配基板30上。
另外，引线7的外部部分7B，当比树脂密封体9的厚度的1/2水平面还往上侧突出出来时，由于外部部分7B的到装配基板为止的距离变长，故可以用外部部分7B吸收缓和由装配时的热应力而生的应力。
如上所述，倘采用本实施例，则可以得到如下的效果。
(1)由于从半导体芯片2的电路形成面2X到半导体芯片3的电路形成面3X之间不存在接头，故可以缩小从半导体芯片2的电路形成面到半导体芯片3的电路形成面的距离，可以实现半导体装置1的薄型化。
(2)支持引线6，由于已粘接固定到半导体芯片的电路形成面3X上，故支持引线6的厚度与细丝8的回线的高度相抵，不存在由支持引线6产生的对树脂密封体的厚度的影响。结果是使树脂密封体9的厚度形成得薄，可以实现半导体装置1的薄型化。
(3)由于可以使树脂密封体9的厚度形成得薄而无须使半导体芯片(2、3)的厚度形成得薄，故可以提供成品率高的薄型半导体装置1。
(4)由于可以使树脂密封体9的厚度形成得薄，故可以用TQFP型构成。
(5)作为半导体芯片2、3使用半导体存储装置，采用使该两者进行叠层的办法，可以减小装配面积而不改变存储容量。
(6)支持引线6不仅固定支持半导体芯片还可以作为电源引线或基准电位D引线(GND引线)的公用引线。
(7)由于支持引线6的粘接固定位置与引线7的高度处于同一平面上，故可以提高组装工序的作业性。
(8)半导体芯片2、3中的每一方，都要在使得半导体芯片2的彼此相向的2个边之内的一方的边2A位于半导体芯片3的彼此相向的2个长边之内的一方的长边3A一侧，使得半导体芯片2的彼此相向的2个边之内的另一方的边2B位于半导体芯片3的彼此相向的2个长边之内的另一方的长边3B一侧那样地，使半导体芯片2的背面与半导体芯片3的电路形成面彼此相向，而且，从半导体芯片2的一方的边2A一侧的侧面到半导体芯片3的一方的长边3A为止的距离L1比从半导体芯片2的另一方的边2B一侧的侧面到半导体芯片3的另一方的长边3B为止的距离L2还宽那样地各自的位置都错了开来的状态下进行叠层。就是说，半导体芯片2、3中的每一方，都在距离L1变得比距离L2还宽的方向上分别从中心位置错开来的状态下进行叠层。
采用作成为这样的构成的办法，由于从半导体芯片2的一方的边2A一侧半导体芯片3露出来的面积增大，故在把细丝8连接到配置在半导体芯片3的一方的长边3A一侧的电极焊盘4上时的作业性改善。
(实施例2)
图12是作为本发明的实施例2的已除去了半导体装置上部的状态的模式性平面图。
本实施例2的半导体装置1A，如图12所示，是不配置上述实施例1的半导体芯片支持部分6B，而代之分开配置成基准电位(Vss)6B1和电源电位(Vcc)6B2这2种半导体芯片支持引线部分的装置。
采用象这样地构成的办法，就可以同时使用基准电位(Vss)6B1和电源电位(Vcc)6B2的公用引线。
(实施例3)
图13是作为本发明的实施例3的已除去了半导体装置上部的状态的模式性平面图，图14是沿图13的D-D线的模式性剖面图，图15是沿图13的E-E线的模式性剖面图。
如图13、图14和图15所示，本实施例3的半导体装置1B，与上边所说的实施例1、2的构成基本上相同，以下的构成不同。
就是说，在使半导体芯片2叠层到半导体芯片3的上边时，半导体芯片2、3的各自的与电路形成面(2X、3X)相反的一侧的面(背面)之间进行粘接固定，支持引线6则用粘接剂5粘接固定到半导体芯片3的背面上。
这样构成的半导体装置1B的制造方法，在实施例1的制造方法的工艺中，在使半导体芯片2、半导体芯片3的各自的背面彼此相向的状态下进行粘接固定，在用粘接剂5把半导体芯片3的背面粘接固定到半导体芯片支持引线6B1、6B2中的每一个上之后，进行细丝键合。
细丝键合工序，用细丝8使半导体芯片2的电极焊盘4和引线7的内部部分7A电连，然后，保持该状态不变进行反转后接触加热台，用细丝8使半导体芯片3的电极焊盘4与引线7电连。
采用象这样地构成的办法，可以得到与上边所说的实施例1、2同样的效果。
(实施例4)
图16是作为本发明的实施例4的已除去了半导体装置上部的状态的模式性平面图，图17是沿图16的F-F线的模式性剖面图，图18是沿图16的G-G线的模式性剖面图。
如图16、图17和图18所示，本实施例4的半导体装置40，与上边所说的实施例1、2的构成基本上相同，以下的构成不同。在图16中，41是在半导体装置40的制造方法中，在半导体装置40的完成时，从引线框架最后切离封装的封装支持引线。
即，半导体芯片2的引线7的内部部分7A在半导体芯片3的电路形成面3X上边，与支持引线6的半导体芯片支持引线部分6B1、6B2同样，用粘接剂(薄膜或涂敷层)5进行粘接固定。
采用象这样地构成的办法，就可以缩短把配置在半导体芯片3的短边一侧的引线7的内部部分7A与半导体芯片2之间连接起来的键合细丝的细丝长度。此外，借助于此，还可以防止在进行模铸时，因密封树脂(树脂)而引起的细丝倾斜所导致的‘细丝间的短路’或‘细丝与半导体芯片之间的短路’的发生。
此外，采用用配置在半导体芯片3的短边一侧的引线7的内部部分7A支持半导体芯片3的办法，半导体芯片3由于可以用上述半导体芯片支持引线部分6B1、6B2和配置在半导体芯片3的短边一侧的引线7的内部部分7A支持，故可以大幅度地减小半导体芯片2、3的倾斜的电位。特别是可以确实地防止模铸时的半导体芯片的倾斜。
(实施例5)
图19是作为本发明的实施例5的已除去了半导体装置上部的状态的模式性平面图，图20是沿图19的H-H线的模式性剖面图，图21是沿图19的I-I线的模式性剖面图。
如图19到图21所示，本实施例5的半导体装置50，与上边所说的实施例4的构成基本上相同，以下的构成不同。
即，使用改变了上边所说的实施例4的支持引线6的形状的支持引线51。该支持引线51的半导体芯片支持引线部分(汇流条)51B，用粘接剂5粘接固定到半导体芯片2、3的各自的电路形成面2X、3X上。
上述支持引线51，由悬空引线部分51A和半导体芯片支持引线部分(汇流条)51B构成，两者用同一材料一体地构成。
采用象这样地构成的办法，就可以使半导体芯片2与半导体芯片3的粘接和半导体芯片2、3的支持变得更加牢固。
其次，用图22(模式性的剖面图)说明本实施例5的半导体装置50的制造方法。
首先，如图22(a)所示，把半导体芯片2装设到加热台21上，从其上边载置引线框架LF，边加热工具22边进行推压，用粘接剂5把半导体芯片引线部分(汇流条)51B的框架的背面粘接到半导体芯片2的电路形成面2X上。
其次，如图22(b)所示，把半导体芯片3载置到加热台25上，向半导体芯片3的电路形成面3X的上边涂敷粘接剂(例如，膏剂)5，把半导体芯片粘接到其上边。
其次，如图22(C)所示，用框架推压构件23推压引线框架LF的上表面进行固定，加热加热台25使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)51B、使半导体芯片2、3的各个电极焊盘4进行电连。
其次，用树脂把半导体芯片2和3、支持引线51的内部部分(悬空引线部分51A的内部部分和四边形形状支持引线部分51B)、引线7的内部部分7A和细丝8等密封起来形成树脂密封体9。树脂密封体9的形成用连续模铸法进行。这样一来，就可以在图9所示那样的LF的框体11上形成本实施例5的半导体装置50。
其次，切断连结到引线7上的连杆10，然后，对引线7的每一个的外部部分7B施行电镀处理，然后，从引线框架LF的框体11上切断引线7，然后，作为表面贴装式形状把引线7的外部部分7B形成为例如鸥翼状，然后，采用从引线框架LF的框体11上切断支持引线6的办法，大体上就完成了图19到图21所示的半导体装置50。
(实施例6)
图23是作为本发明的实施例6的已除去了半导体装置上部的状态的模式性平面图，图24是沿图23的J-J线的模式性剖面图，图25是沿图23的K-K线的模式性剖面图。
如图23和图25所示，本实施例6的半导体装置60，与上边所说的实施例3的构成基本上相同，以下的构成不同。
即，在把半导体芯片2叠层到半导体芯片3的上边时，与半导体芯片2、3的各自的电路形成面相反的一侧的面(背面)彼此间用粘接剂5进行粘接固定。该半导体芯片2、3的叠层体，用改变了半导体芯片支持引线6的形状的半导体芯片支持引线61进行支持。即，支持引线61的半导体芯片支持引线部分(汇流条)61B，用粘接剂5粘接固定到半导体芯片2的电路形成面2X和半导体芯片3的电路形成面3X的相反的一侧的面(背面)上。
上述支持引线61，由悬空引线部分61A和半导体芯片支持引线部分(汇流条)61B构成，两者用同一材料一体地构成。
采用象这样地构成的办法，就可以使半导体芯片2与半导体芯片3的粘接和半导体芯片2、3的支持变得更加牢固。
另外，在本实施例6中，虽然用粘接剂5把与半导体芯片2、3的各自的电路形成面2X、3X相反的一侧的面(背面)彼此间粘接固定起来，但是也可以不用粘接剂5而仅仅使该背面彼此间进行接触，用半导体芯片支持引线61进行固定。
其次，用图26(模式性剖面图)说明本实施例6的半导体装置60的制造方法。图26的(a)、(b)、(c)是沿图23的K-K线的模式性剖面图，(d)是沿23的J-J线的模式性剖面图。
首先，如图26(a)所示，把半导体芯片2装设到加热台26上，从其上边载置引线框架LF的半导体芯片支持引线61的半导体芯片引线部分(汇流条)61B，边加热工具22边进行推压，用粘接剂5把半导体芯片引线部分(汇流条)61B的框架的背面粘接到半导体芯片2的电路形成面2X上。
其次，如图26(b)所示，把半导体芯片3装设到加热台27上，向半导体芯片3的电路形成面3X的相反的一侧的面(背面)上边涂敷粘接剂(例如，膏剂)5，把与半导体芯片2的电路形成面2X相反的一侧的面(背面)载置到其上边，载置引线框架LF的半导体芯片支持引线部分(汇流条)61B和引线7的内部部分7A，用工具22进行推压地进行粘接固定。
其次，如图26(C)所示，用框架推压构件23推压引线框架LF的上表面地固定半导体芯片支持引线部分(汇流条)61B和引线7的内部部分7A，加热加热台27使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)61B、半导体芯片3的电极焊盘4进行电连。
其次，如图26(d)所示，在上述工序结束之后，使半导体芯片2、3进行反转以便使半导体芯片3变成为上边之后，用引线框架压板23固定半导体芯片2、3的叠层体，加热加热台28使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)61B、半导体芯片3电极焊盘4进行电连。
在该工序中，为了防止半导体芯片3与细丝8之间的接触，在加热台28的两侧设置有深的凹坑28A。
其次，用树脂对半导体芯片2和3、半导体芯片支持引线61的内部部分(悬空引线部分61A和半导体芯片支持引线部分61B)、引线7的内部部分7A和细丝8等进行密封，形成树脂密封体9。树脂密封体9的形成用连续模铸法进行。这样一来，就可以在图9所示那样的引线框架LF上形成本实施例的半导体装置60。
(实施例7)
图27是作为本发明的实施例7的已除去了半导体装置上部的状态的模式性的平面图，图28是沿图23的L-L线的模式性的剖面图，图29是沿图23的M-M线的模式性剖面图。
如图27到图29所示，本实施例7的半导体装置70，与上边所说的实施例5的构成基本上相同，以下的构成不同。
就是说，半导体芯片2被载置到半导体芯片3上边，而且，与半导体芯片2的电路形成面2X相反的一侧的面(背面)和半导体芯片3的电路形成面3X，中间存在着树脂密封材料(树脂密封体9的树脂9A)地进行固定，半导体芯片支持引线71，被粘接固定到半导体芯片2、3的各自的电路形成面2X、3X上边。半导体芯片支持引线71，由悬空引线部分71A和半导体芯片支持引线部分(汇流条)71B构成，两者用同一材料一体地构成。
采用象这样地构成的办法，由于在半导体芯片2和半导体芯片3的相向面上不使用粘接剂，而是中间存在着树脂密封材料地形成叠层体，故可以防止半导体装置因回流焊时的热和动作时的热所产生的热膨胀而产生的裂纹。
其次，用图30(模式性剖面图)说明本实施例7的半导体装置70的制造方法。
首先，如图30(a)所示，把半导体芯片2装设到加热台24上，从其上边载置引线框架LF，边加热工具22边进行推压，用粘接剂5把半导体芯片支持引线71的半导体芯片引线部分(汇流条)71B的框架的背面粘接到半导体芯片2的电路形成面2X上。
其次，如图30(b)所示，把半导体芯片3装设到加热台25上，向半导体芯片3的电路形成面3X的上边涂敷粘接剂5和膏剂，从其上边载置引线框架LF，边加热工具22边进行推压，使与半导体芯片2的电路形成面2X相反的一侧的面(背面)2Y和半导体芯片3的电路形成面3X相向，用半导体芯片支持引线71，把两者固定支持为使得形成在两者之间存在着间隙9B的叠层体，同时，有粘接剂5把引线7的内部部分7A的引线粘接部分粘接固定到半导体芯片3的电路形成面3X上边。
其次，如图30(C)所示，用框架推压构件23推压引线框架LF的上表面地进行固定，加热加热台25，固定引线7的内部部分7A，通过细丝(例如金丝)8使半导体芯片2、3的各自的各个电极焊盘4和引线7的内部部分7A进行电连。
其次，用树脂对半导体芯片2、3和细丝8以及引线7的内部部分7A进行密封形成树脂密封体9。树脂密封体用连续模铸法进行。这样一来，就可以在图9所示的那样的引线框架LF上形成本实施例的半导体装置70。
(实施例8)
图31是作为本发明的实施例8的已除去了半导体装置上部的状态的模式性平面图，图32是沿图31的N-N线的模式性剖面图，图33是沿图31的P-P线的模式性剖面图。
如图31到图33所示，本实施例8的半导体装置80，与上边所说的实施例6的构成基本上相同，以下的构成不同。
就是说，在半导体芯片3上边叠层半导体芯片2时，使与半导体芯片2、3的电路形成面2X、3X各自的相反的一侧的面(背面)2Y、3Y相向，使得在两者之间中间存在着间隙地形成叠层体那样地使用半导体芯片支持引线81。用粘接剂5，把该半导体芯片支持引线81的半导体芯片支持引线部分(汇流条)61B，粘接固定到半导体芯片2的电路形成面2X和半导体芯片3的电路形成面3X的相反的一侧的面(背面)3Y上。
半导体芯片支持引线部分61，由悬空引线部分61A和半导体芯片支持引线部分(汇流条)61B构成，两者用同一材料一体地构成。
采用象这样地构成的办法，由于在半导体芯片2和半导体芯片3的相向面上不使用粘接剂，而是中间存在着树脂密封材料地形成叠层体，故可以防止半导体装置因回流焊时的热和动作时的热所产生的热膨胀而产生的裂纹。
其次，用图34说明本实施例8的半导体装置80的制造方法。
首先，如图34(a)所示，把半导体芯片2装设到加热台26上，从其上边载置引线框架LF，边加热工具22边进行推压，用粘接剂5把半导体芯片支持引线81的半导体芯片引线部分(汇流条)81B的框架的背面粘接到半导体芯片2的电路形成面2X上。
其次，如图34(b)所示，把半导体芯片3装设到与加热台27不是一个的别的加热台27上，向与半导体芯片3的电路形成面3X相反的一侧的面(背面)3Y的上边涂敷粘接剂5(例如膏剂)，从其上边载置引线框架LF，边加热工具22边进行推压，粘接固定两者并用半导体芯片支持引线81进行支持为使得形成在与半导体芯片2的电路形成面2X相反的一侧的面(背面)2Y和与半导体芯片3的电路形成面3X相反的一侧的面(背面)3Y之间存在着间隙9B的叠层体，同时，用粘接剂5把引线7的内部部分7A的引线粘接部分粘接固定到半导体芯片3的背面3Y上边。
其次，如图34(C)所示，用框架推压构件23推压引线框架LF的上表面地进行固定，加热加热台27，使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)51B、半导体芯片2的电极焊盘4进行电连。
其次，如图34(d)所示，在上述图34(c)的工序结束之后，使半导体芯片2、3进行反转以便使半导体芯片3变成为上边之后，用引线框架压板23把引线框架LF的背面固定到加热台28上，加热加热台28使半导体芯片2、3变热，用细丝(例如金丝)8分别使引线7的内部部分7A、半导体芯片支持部分(汇流条)51B、半导体芯片3的电极焊盘4进行电连。
在该工序中，为了防止半导体芯片3与细丝8之间的接触，在加热台28的两侧设置有深的凹坑28A。
其次，用树脂对半导体芯片2和3、半导体芯片支持引线81的内部部分(悬空引线部分81A和半导体芯片支持引线部分81B)、引线7的内部部分7A和细丝8等进行密封，形成树脂密封体9。树脂密封体9的形成用连续模铸法进行。这样一来，就可以在图9所示的那样的引线框架LF上形成本实施例8的半导体装置80。
(实施例9)
图35是作为本发明的实施例9的已除去了半导体装置上部的状态的模式性平面图，图36是沿图35的Q-Q线的模式性剖面图，图37是沿图35的R-R线的模式性剖面图，图38是沿图35的S-S线的模式性剖面图，图39的模式性平面图示出了图35的一部分，图40的模式性平面图示出了图35的一部分，图41是对图36的一部分扩大后的模式性平面图。
如图35到图38所示，本实施例的半导体装置100的构成是，使每一个半导体芯片(第1半导体芯片)110、每一个半导体芯片(第2半导体芯片)112上下地进行叠层，用一个树脂密封体117密封该半导体芯片110和112。
半导体芯片110、112中的每一个用不同的平面尺寸(外形尺寸)形成，每一个的平面形状都用矩形形状形成。半导体芯片110，例如，可以用7.21 [mm]×7.21[mm]的正方形形成，半导体芯片112例如可以用11.59[mm]×8.38[mm]的长方形形成。
半导体芯片110、112中的每一个的构成都是，例如，以由单晶硅构成的半导体衬底、在该半导体衬底的电路形成面上边，多段重叠绝缘层、布线层中的每一个层的多层布线层、把该多层布线层被覆起来那样地形成的表面保护膜(最后保护膜)为主体。作为存储电路，把例如被称之为闪速存储器的256兆位的EEPROM(ElectricallyErasable Programmable Read Only Memory，电可擦除可编程只读存储器)电路内置于半导体芯片112内。在半导体芯片110内内置有例如控制半导体芯片112的存储电路的控制电路。
在本身为半导体芯片110的彼此相向的一个主面(第1主面)和另一个主面(第2主面)之内的一个主面的电路形成面110X上，形成有多个电极焊盘(键合焊盘)111。该多个电极焊盘111中的每一个都在半导体芯片110的多层布线层之内的最上层的布线层上形成。最上层的布线层用在其上层上形成的表面保护膜被覆起来，在该表面保护膜上形成使电极焊盘111的表面露出来的键合开口。
在本身为半导体芯片112的彼此相向的一个主面(第1主面)和另一个主面(第2主面)之内的一个主面的电路形成面112X上，形成有多个电极焊盘(键合焊盘)113。该多个电极焊盘113中的每一个都在半导体芯片112的多层布线层之内的最上层的布线层上形成。最上层的布线层用在其上层上形成的表面保护膜被覆起来，在该表面保护膜上形成使电极焊盘113的表面露出来的键合开口。
多个电极焊盘111被分割成4个电极焊盘群。第1电极焊盘群的每一个的电极焊盘111，如图39所示，在半导体芯片110的彼此相向的2个边之内的一方的边110A一侧，沿着该一方的边110A排列。第2电极焊盘群的每一个的电极焊盘111，在半导体芯片110的彼此相向的2个边之内的另一方的边110B一侧，沿着该一方的边110B排列。第3电极焊盘群的每一个的电极焊盘111，在半导体芯片110的彼此相向的另外的2个边(与边110A和边110B相交的边)之内的一方的边110C一侧，沿着该一方的边110C排列。第4电极焊盘群的每一个的电极焊盘111，在半导体芯片110的彼此相向的另外的2个边之内的一方的边110D一侧，沿着该一方的边110D排列。
多个电极焊盘113被分割成2个电极焊盘群。第1电极焊盘群的每一个的电极焊盘113，在半导体芯片112的彼此相向的2个长边之内的一方的长边112A一侧，沿着该一方的长边112A排列。第2电极焊盘群的每一个的电极焊盘113，在半导体芯片112的彼此相向的2个长边之内的另一方的长边112B一侧，沿着该一方的长边112B排列。
如图35到图38所示，半导体芯片110被配置在与本身为半导体芯片110的另一个主面(第2主面)的背面110Y相向的半导体芯片112的面上边。在本实施例中，半导体芯片110，被配置在与半导体芯片110的背面110Y相向的半导体芯片112的电路形成面112X上边。
可以用矩形形状形成树脂密封体117的平面形状。在本实施例中，树脂密封体的平面形状，用例如20[mm]×14[mm]的长方形形成。树脂密封体117，与上边所说的实施例一样，用适合于大量生产的连续模铸法形成。
在半导体芯片110的外周围一侧，配置有沿着树脂密封体117的彼此相向的2个长边和短边排列的多个引线101。多个引线101中的每一个的构成，都跨越树脂密封体117的内外地延伸，具有位于树脂密封体117的内部的内部部分101A和位于树脂密封体117的外部的外部部分101B。多个引线101中的每一个的外部部分，都被弯曲成型为本身为表面贴装式引线形状的例如鸥翼式引线形状。
在多个引线101之内，引线102，如图35、图36和图38所示，内部部分通过导电性的细丝116电连到半导体芯片110的电极焊盘111上。该引线101，在半导体芯片110的各边(110A～110D)的外侧分别设置有多个。
在多个引线101之内，引线103，如图35和图37所示，内部部分通过导电性的细丝116电连到半导体芯片112的电极焊盘113上。该引线102，在半导体芯片112的2个长边(112A、112B)的外侧分别设置有多个。
在多个引线101之内，引线104，如图35和图39所示，内部部分与引线105形成为一个整体。引线104，在半导体芯片110的边110A和110D的外侧各设置一个，在半导体芯片110的边110B的外侧设置有2个。引线105被配置在引线102、103的各自的内部部分的顶端与半导体芯片110之间，把半导体芯片110的外周围围起来那样地进行延伸。在本实施例中，引线5的构成为具有位于半导体芯片112的一方的长边112A的外侧的第1部分、位于半导体芯片112的另一方的长边112B的外侧的第2部分、在半导体芯片110的边110C的外侧在半导体芯片112上边延伸的第3部分和在半导体芯片110的边110D的外侧在半导体芯片112上边延伸的第4部分。
引线104的内部部分和引线105，通过导电性的细丝116电连到在半导体芯片110的电路形成面110X上形成的多个电极焊盘111之内的电源用电极焊盘(固定电位用电极焊盘)上，还通过导电性的细丝116电连到在半导体芯片112的电路形成面112X上形成的多个电极焊盘113之内的电源用电极焊盘(固定电位用电极焊盘)上。就是说，引线104和105，可以用作电源用引线(固定电位用引线)。在本实施例中，引线104的内部部分和引线105已电连到电源用电极焊盘之内电位固定于基准电位(例如0[V])的基准电位用电极焊盘上。
另外，在多个引线102之内，大多数的引线102被用做信号用引线，其它的引线102则被用做被电位固定于电源用引线(动作电位(例如5[V]))的动作电位用引线，或基准电位用引线。此外，在多个引线103之内，大多数的引线103被用做信号用引线，其它的引线103则被用做电源用引线。
引线105的分枝引线部分中间存在着绝缘性的粘接带106地粘接固定到半导体芯片112的电路形成面112X上。就是说，引线104和引线105可以兼用做用来支持半导体芯片112的支持引线(悬空引线)。作为粘接带106，并不限定于此，例如可以使用在由聚酰亚胺系的树脂构成的基材的两主面(彼此相向的一个主面和另一个主面)上设置有由聚酰亚胺系的热可塑性树脂构成的粘接层的3层构造的粘接带。
在多个引线102之内，配置在半导体芯片110的边110C的外侧的引线102和配置在半导体芯片110的边110D的外侧的引线102，即，配置在半导体芯片112的短边(112C、112D)一侧的引线102，如图38和图40所示，内部部分的一部分在半导体芯片110的外侧被配置为使得与半导体芯片112的电路形成面112X重叠，内部部分的顶端部分中间存在着粘接带地粘接固定到半导体芯片112的电路形成面112X上。就是说，配置在半导体芯片110的边110C的外侧的引线102和配置在半导体芯片110的边110D的外侧的引线102，可以兼用做用来支持半导体芯片112的支持引线。
如图39所示，半导体芯片110，使得边110A位于半导体芯片112的一方的长边112A一侧，使边110B位于半导体芯片112的另一方的长边112B一侧那样地被配置在半导体芯片112的电路形成面112X上边。配置在半导体芯片110的边110A一侧和110B一侧的电极焊盘111，个数比配置在半导体芯片110的边110C一侧和边110D一侧的电极焊盘111少。就是说，半导体芯片110、112的中每一个，使得半导体芯片110的各边之内电极焊盘的个数比其它的边少的边位于半导体芯片112的长边一侧那样地，使半导体芯片110的背面110Y与半导体芯片112的电路形成面112X相向的状态下进行叠层。采用这样构成的办法，由于可以减少半导体芯片112的长边的外侧的引线的个数，故可以抑制半导体芯片12的长边方向上的半导体装置的大型化。
此外，由于半导体芯片112的长边一侧的细丝116的个数也可以减少，故还可以抑制因形成树脂密封体时的树脂的流动而产生的细丝间短路。
另外，本实施例的半导体芯片112虽然变成为在2个长边一侧排列电极焊盘113的2边排列构造，但是如上边所说的实施例1的半导体芯片3那样，在半导体芯片的电极焊盘变成为一边排列的情况下，理想的是，在半导体芯片110的4个边之内，电极焊盘111的个数最少的边位于半导体芯片112的焊盘排列边一侧的状态下使2个半导体芯片进行叠层。
引线105横切半导体芯片112的电极焊盘113之间。采用作成为这样的构成的部分，来提高在半导体芯片112的外周围的外侧和半导体芯片112上边延伸的引线5的引绕自由度。
半导体芯片110、112中的每一个都在使半导体芯片110的背面110Y与半导体芯片12的电路形成面112X相向的状态下进行叠层。采用作成为这样构成的办法，由于可以用半导体芯片110的厚度抵消把半导体芯片112的电极焊盘113与引线103电连的细丝116的回线的高度，故与使半导体芯片110、112的各自的背面彼此间相向的情况比，可以把树脂密封体117的厚度形成得薄。
如图36到图38所示，半导体芯片110，中间存在着绝缘性的粘接带114地粘接固定到半导体芯片2的电路形成面112X上。作为粘接带114并不限于此，例如可以使用在由聚酰亚胺系的树脂构成的基材的两主面(彼此相向的一个主面和另一个主面)上设置有由聚酰亚胺系的热可塑性树脂构成的粘接层的3层构造的粘接带。
如图35到图38所示，用树脂密封体117把半导体芯片(110、112)、多个引线101的各自的内部部分、细丝116和引线107等密封起来。引线107，在树脂密封体117的4个拐角处各设置一个。引线107，在半导体装置的制造工艺中用来把树脂密封体支持到引线框架的框体上。
这样构成的半导体装置100，与上边所说的实施例同样，可以用使用引线框架的制造工艺制造。本实施例的引线框架，由于与在上边所说的实施例中使用的引线框架的构成大体上是同样的，只是引线图形有些不同，故省略在本实施例中的说明。
其次，用图42到图48说明半导体装置100的制造。图42示出了在作为实施例9的半导体装置的制造中使用的第1半导体晶片的概略构成((a)是模式性平面图，(b)是模式性剖面图)，图43示出了在作为实施例9的半导体装置的制造中使用的第2半导体晶片的概略构成((a)是模式性平面图，(b)是模式性剖面图)，图44到图48是用来说明半导体装置的制造的模式性剖面图。
首先，作为半导体晶片，准备由例如720[微米]左右厚度的单晶硅构成的第1半导体晶片(半导体衬底)120和第2半导体晶片(半导体衬底)120。
其次，在第1半导体晶片120中，在第1半导体晶片120的电路形成面120X上，形成半导体器件、绝缘层、布线层、电极焊盘(111)、表面保护膜、键合开口等，行列状地形成实质上构成同一存储电路的多个芯片形成区域121。在第2半导体晶片130中，在第2半导体晶片130的电路形成面130X上，形成半导体器件、绝缘层、布线层、电极焊盘(113)、表面保护膜、键合开口等，行列状地形成实质上构成同一存储电路的多个芯片形成区域131。多个芯片形成区域121中的每一个，都通过用来切断第1半导体晶片120的切片区域(切断区域)122彼此隔离的状态下进行排列。多个芯片形成区域131，通过用来切断第2半导体晶片130的切片区域132彼此隔离的状态下进行排列。到此为止的工序示于图42和图43。
其次，在第1半导体晶片120中，如图44(a)所示，研削与第1半导体晶片120的电路形成面120X相向的背面120Y使厚度变薄。在第2半导体晶片130中，研削与第2半导体晶片130的电路形成面130X相向的背面130Y使厚度变薄。在本实施例中，半导体晶片的厚度，例如研削到0.24[mm]左右为止。
其次，如图44(b)所示，把粘接带114粘贴到第1半导体晶片120的背面120Y上。粘接带114的粘贴，并不限于此，可以采用这样的办法进行：首先，把第1半导体晶片120贴装到比第1半导体晶片120的平面尺寸还大的粘接带114上，然后用热压粘接粘贴粘接带114，然后，沿着第1半导体晶片120的轮廓剪下粘接带114。另外，对第2半导体晶片130的背面130Y不进行粘接带114的粘贴。
然而，粘接带114的粘贴，理想的是，在把第1半导体晶片120分割成一个一个的半导体芯片110之前，就是说在半导体晶片的阶段进行。其理由如下：若在把半导体晶片120分割成一个一个的半导体芯片110之后进行，处理单位与晶片状态比要增大至数百倍，处理将变得烦杂，结果将影响品质、价格。
其次，在第1半导体晶片120中，如图44(c)所示，把半导体晶片120贴装到切片薄板125的粘接层一侧，然后，如图44(d)所示，用切片装置对半导体晶片120的切片区域122和粘接带114进行切片。借助于此，在电路形成面110X上形成控制电路和电极焊盘(111)等，形成已把粘接带114粘贴到背面110Y上的半导体芯片110。在第2半导体晶片130中，把半导体晶片130贴装到切片薄板的粘接层一侧，然后，用切片装置对半导体晶片130的切片区域132进行切片。借助于此，在电路形成面112上形成控制电路和电极焊盘(113)等，形成用比半导体芯片110还大的平面尺寸形成的半导体芯片112。
在该工序中，由于粘接带114与由硅构成的衬底比用柔软的树脂性材料形成，故可以容易地进行半导体晶片120的切片。此外，粘接带114，由于可以与半导体晶片120一起切片，故可以容易地形成与半导体芯片110的外形尺寸一致的粘接带114。
其次，把半导体芯片112粘接固定到引线框架上。引线框架与半导体芯片112之间的粘接固定，可以采用把配置在半导体芯片112的短边(112C、112D)一侧的引线102粘接固定到半导体芯片112的电路形成面112X上的办法进行。引线102与半导体芯片112之间的粘接固定，可以采用如下的办法进行：如图45所示，先把半导体芯片112定位到加热台141上边，然后，中间存在着粘接带106地把引线102的内部部分的顶端部分定位并配置到半导体芯片112的电路形成面112X的短边一侧，然后，用已经加热的键合工具140热压粘接引线102的内部部分的顶端部分。在该工序中，虽然细节未画出来，但引线105的分枝部分也被热压粘接，该分枝引线部分也中间存在着粘接带106地被粘接固定到半导体芯片112的电路形成面112X上。
在该工序中，半导体芯片112，通过引线102被支持到引线框架上。
其次，把半导体芯片110粘接固定到半导体芯片112上。半导体芯片112与半导体芯片110之间的粘接固定，可以采用下述办法进行：如图46所示，先使被粘贴到半导体芯片110的背面110Y上的粘接带114在与半导体芯片112的电路形成面112X相向的状态下，使半导体芯片110定位并配置到半导体芯片112上边，然后，用已经加热的键合工具142热压粘接半导体芯片110。
在该工序中，半导体芯片112通过引线102被支持到引线框架上，半导体芯片110被粘接固定到半导体芯片112上。就是说，由于半导体芯片110、112都被支持到引线框架上，故可以省略用来支持半导体芯片的接头(管芯垫)。
然而，半导体芯片112与半导体芯片110之间的粘接固定，也可以采用先把膏状的粘接剂涂敷到半导体芯片112的电路形成面112X上形成粘接层，然后热压粘接半导体芯片110的办法进行。但是，由于粘接剂的涂敷通常可以用多点涂敷法进行，故起因于涂敷量的不均一粘接层的厚度易于成为不均一。在粘接层的厚度已变成为不均一的情况下，半导体芯片110对半导体芯片112的电路形成面112X的倾斜增大。在半导体芯片110的倾斜增大的情况下，在此后的细丝键合工序中，易于发生半导体芯片110的电极焊盘111与细丝间的连接不合格。此外，起因于粘接层的厚度变成为不均一，由于在热压粘接半导体芯片112时，粘接剂在半导体芯片112的周围产生汲出的比率增加，粘接剂易于在半导体芯片110的电路形成面110X一侧形成缩进一圈的现象，在细丝键合工序中，易于产生半导体芯片110的电极焊盘111与细丝间的接触不良。
在本实施例中，用粘接带114粘接固定半导体芯片110和半导体芯片112。粘接带114与用粘接剂的涂敷形成的粘接层比较，由于可以使厚度变成为均一，故可以抑制半导体芯片110的倾斜和汲出量。
另外，半导体芯片110，被配置为使得半导体芯片110的边110A位于半导体芯片112的一方的长边112A一侧，半导体芯片110的边110B位于半导体芯片112的另一方的长边112B一侧。
其次，用导电性的细丝116把半导体芯片110的电极焊盘111与引线的内部部分102、半导体芯片112的电极焊盘113与引线103的内部部分、半导体芯片110、112的各自的电极焊盘(111、113)与引线104的内部部分、和半导体芯片110、112的各自的电极焊盘(111、113)与引线105电连起来。这些用细丝116进行的电连，如图47所示，在用引线框架推压构件145推压固定引线101(102、103、104)，且已对加热台143加热的状态下进行。作为细丝116例如使用金丝。作为细丝116的连接方法，使用例如与热压粘接同时使用超声波振动的球焊法。
在该工序中，配置在半导体芯片112的2个短边(112C、112D)一侧的引线102，由于内部部分的顶端部分已被配置在半导体芯片112的电路形成面112A上边，故可以缩短把这些引线102的内部部分与半导体芯片112的电极焊盘111电连起来的细丝116的长度。
此外，半导体芯片110，由于中间存在着粘接带114地被粘接固定到半导体芯片112上，故可以抑制半导体芯片110的倾斜和粘接剂的汲出量。因此，可以抑制半导体芯片110的电极焊盘111与细丝116之间的连接不良。
此外，半导体芯片110，由于在半导体芯片110的背面110Y与半导体芯片112的电路形成面112X相向的状态下被配置到半导体芯片112上边，故可以用同一工序进行使半导体芯片110的电极焊盘111与引线102电连的细丝连接工序、和使半导体芯片112的电极焊盘113与引线103电连的细丝连接工序。
其次，如图48所示，使引线框架定位于连续模铸装置的成型模具150的上模150A和下模150B之间。这时，在由上模150A和下模150B形成的腔体151的内部，配置半导体芯片(110、112)、引线101(102、103、104)的内部部分、引线105、引线106和细丝116等。
其次，从成型模具150的罐，通过流道和流入浇口，向腔体151内加压注入流动性的树脂形成树脂密封体。用上树脂密封体对半导体芯片(110、112)、引线101(102、103、104)的内部部分、引线105、引线106和细丝116等进行密封。作为树脂，例如使用已添加进苯酚系硬化剂、硅酮橡胶和填充剂的环氧树脂系的热硬化性树脂。
其次，切断已连接到引线101上的连杆，然后，对引线101的外部部分施行电镀处理，然后从引线框架的框体上切断引线101，然后，把引线101中的外部部分弯曲成型为本身为表面贴装式引线形状之一的例如鸥翼式引线形状，然后，采用从引线框架的框体上切断引线107的办法，大体上完成图35到图38所示的半导体装置100。
然而，在用切片法进行分割的半导体芯片中，背面一侧的周缘部分(与切断面相交的拐角部分)上，有时候会附着有尚未完全分离的状态的碎屑(Si屑)，在把上边的半导体芯片配置到下边的半导体芯片上边时，附着在上边的半导体芯片的背面一侧周缘部分上的碎屑就会落到下边的半导体芯片上，常常会因该落下来的碎屑而发生使双方的半导体芯片受到损伤的遗憾。但是，在本实施例的情况下，由于在把粘接带114粘贴到半导体晶片120的背面上的状态下切割半导体晶片120和粘接带114形成半导体芯片110，故即便是在半导体芯片110的背面一侧周缘部分上发生了未完全分离的状态的碎屑，碎屑也可以被粘接带114保持起来。因此，可以防止碎屑向要配置半导体芯片110的半导体芯片112上落下。
其次，用图49对已组装进本实施例的半导体装置100的CF卡(Compact Flash，小型闪速)卡(电子装置)进行说明。图49是CF卡的模式性平面图。
如图49所示，CF卡160的构成是主要具有布线基板161、连接器163和半导体装置100。半导体装置100已装配到布线基板的一个主面上边。
在半导体装置100中，半导体芯片110的电源用电极焊盘和半导体芯片12的电源用电极焊盘，在树脂密封体117的内部通过引线101(104)彼此进行电连。另一方面，半导体芯片110的信号用电极焊盘与半导体芯片112的信号用电极焊盘，在树脂密封体117的内部不进行电连。因此，半导体芯片110的信号用电极焊盘与半导体芯片112的信号用电极焊盘必须电连。在本实施例中，已连接到半导体芯片110的信号用电极焊盘上的引线101(102)与已电连到半导体芯片112的信号用电极焊盘上的引线101(103)通过在布线基板161上形成的布线162电连起来。理所当然的是，仅仅引线101(102)与引线101(103)之间的电连，是电连所必须的引线。
如上所述，采用把半导体装置110装载到布线基板161上的办法，就可以用一个半导体装置110构成卡系统。此外，与把已装载上半导体芯片110的半导体装置和已装载上半导体芯片112的半导体装置装配到布线基板161的情况下进行比较，可以实现CF卡的小型化。
此外，采用通过布线基板161的布线162，把已电连到半导体芯片110的信号用电极焊盘上的引线101(102)与已电连到半导体芯片112的信号用电极焊盘101(103)电连起来的办法，由于可以简化半导体装置100的引脚配置，此外，还可以减少细丝116的个数，故可以提供生产性高的半导体装置100。
如上所述，倘采用本实施例，则可以得到以下的效果。
(1)半导体芯片110被粘接固定到与半导体芯片110的背面110Y相向的半导体芯片112的面上。此外，在通过细丝116进行电连到半导体芯片110的电极焊盘111上的引线102之内，配置在半导体芯片112的2个短边(112C、112D)一侧的引线102的内部部分，被粘接固定与半导体芯片110的背面110Y相向的半导体芯片112的面上。
采用作成为这样的构成的办法，在半导体装置的制造中，由于半导体芯片110、112中的每一个都可以支持到引线框架上，故可以省略用来支持半导体芯片的接头(汇流条)。此外，由于引线102的厚度可以用半导体芯片110的厚度抵消，故即便是用引线102支持半导体芯片112，也不会使树脂密封体117的厚度变厚。结果是，由于可以把树脂密封体117的厚度形成得薄，故可以实现半导体装置100的薄型化。
此外，由于可以缩短使半导体芯片110的电极焊盘111与引线102电连的细丝16的长度，故可以减小信号传播路径的阻抗。结果是可以实现半导体装置100的高速化。
(2)半导体芯片110，被粘接固定到与半导体芯片110的背面110Y相向的半导体芯片112的电路形成面112X上。此外，在通过细丝116电连到半导体芯片110的电极焊盘111上的引线102之内，配置在半导体芯片112的2个短边(112C、112D)一侧的引线102的一部分，被粘接固定到与半导体芯片110的背面110Y相向的半导体芯片112的电路形成面112X上。
采用作成为这样的构成的办法，由于可以用半导体芯片110的厚度抵消使半导体芯片112的电极焊盘113和引线103电连的细丝116的回线高度，故与使半导体芯片110、112的各自的背面彼此间相向的情况下比较，可以把树脂密封体的厚度形成得薄。结果是可以实现半导体装置100的薄型化。
此外，在半导体装置100的制造中，可以用同一工序进行使半导体芯片110的电极焊盘111与引线102电连的细丝连接工序、和使半导体芯片112的电极焊盘113与引线103电连的细丝连接工序。结果是可以提高半导体装置100的生产性。
(3)半导体芯片110、112的中每一个，使得半导体芯片110的各边之内电极焊盘的个数比其它的边少的边位于半导体芯片112的长边一侧那样地，在使半导体芯片110的背面110Y与半导体芯片112的电路形成面112X相向的状态下进行叠层。
采用作成为这样的构成的办法，由于可以减少半导体芯片112的长边的外侧的引线的个数，故可以抑制半导体芯片12的长边方向上的半导体装置的大型化。
此外，由于半导体芯片112的长边一侧的细丝116的个数也可以减少，故在半导体装置的制造中，可以抑制因形成树脂密封体时的树脂的流动而产生的细丝间短路。结果是可以提高半导体装置100的成品率。
(4)引线105横切半导体芯片112的电极焊盘113之间。采用作成为这样的构成的办法，来提高在半导体芯片112的外周围的外侧和半导体芯片112上边延伸的引线5的引绕自由度。
(5)在半导体装置100的制造中，中间存在着粘接带114地把半导体芯片110粘接固定到半导体芯片112的电路形成面112X上。
借助于此，粘接带114与用粘接剂的涂敷形成的粘接层比较，由于可以使厚度变成为均一，故可以抑制半导体芯片110的倾斜和汲出量，可以抑制半导体芯片110的电极焊盘111与细丝16之间的连接不良。结果是可以提高半导体装置100的成品率。
(6)在半导体装置100的制造中，对半导体晶片120和已粘贴到该半导体晶片120的背面120Y上的粘接带114进行切片形成半导体芯片100，然后，中间存在着粘接带114地把半导体芯片10粘接到半导体芯片112的电路形成面112X上。
借助于此，在用切片法进行分割的半导体芯片中，背面一侧的周缘部分(与切断面相交的拐角部分)上，有时候会产生尚未完全分离的状态的碎屑(Si屑)，由于即便是发生了这样的碎屑，也可以被粘接带114保持起来，故可以防止碎屑向要配置半导体芯片110的半导体芯片112上落下。结果是，由于可以防止因碎屑落下在双方的半导体芯片上发生的损伤，故可以提高半导体装置100的成品率。
此外，由于粘接带114与由硅构成的衬底比用柔软的树脂性的材料形成，故可以容易地进行半导体晶片120的切片。
此外，粘接带114，由于可以与半导体晶片120一起切片，故可以容易地形成与半导体芯片110的外形尺寸一致的粘接带114。
(7)在CF卡160中，采用把半导体装置110装载到布线基板161上的办法，就可以用一个半导体装置110构成卡系统。此外，与把已装载上半导体芯片110的半导体装置和已装载上半导体芯片112的半导体装置装配到布线基板161的情况下进行比较，可以实现CF卡的小型化。
(8)在CF卡160中，采用通过布线基板161的布线162，把已电连到半导体芯片110的信号用电极焊盘上的引线101(102)与已电连到半导体芯片112的信号用电极焊盘101(103)电连起来的办法，由于可以简化半导体装置100的引脚配置，此外，还可以减少细丝116的个数，故可以提供生产性高的半导体装置100。
另外，在本实施例中，虽然说明的是把半导体芯片110配置到半导体芯片112的电路形成面112X上边的例子，但是，如图50所示，也可以把半导体芯片110配置到半导体芯片112的背面112Y上边。在这种情况下，即便是对半导体芯片110进行热压粘接，由于在半导体芯片112的电路形成面112X上也不会产生损伤，故与把半导体芯片110热压粘接到半导体芯片112的电路形成面112X上的情况下比较，可以提高半导体装置的成品率。
此外，在本实施例中，虽然说明的是把粘接带114粘贴到半导体芯片110的背面110Y上的例子，但是粘接带114也可以粘贴到半导体芯片112的电路形成面112X上。在这种情况下，由于不能在半导体晶片的状态下预先粘贴好粘接带114，故必须每次一片地把粘接带114粘接到半导体芯片112的电路形成面112X上。
此外，在本实施例中，虽然说明的是使用在基材114A的两面设置粘接层114B的3层构造的粘接带114的例子，但是，作为粘接带也可以使用单层构造的粘接带。
(实施例10)
图51是作为本发明的实施例10的已除去了半导体装置的上部的状态的模式性的平面图，图52是沿图51的T-T线的模式性的剖面图。
如图51和图52所示，本实施例在半导体装置100的构成与上边所说的实施例9基本是一样的，以下的构成不同。
就是说，在配置在半导体芯片112的短边(112C、112D)一侧的引线102中，内部部分的顶端部分，在与在半导体芯片112的电路形成面112X离开间隙的状态下配置到该面上边，没有粘接固定到半导体芯片112的电路形成面112X上。因此，半导体芯片112的支持可以用引线104和引线105进行。
在这样地构成的半导体装置100中，也可以得到与上边所说的实施例9同样的效果。
以上，根据上述实施例具体地说明了本发明人所得到的发明，但是，本发明并不受限于上述实施例，在不脱离其要旨的范围内可以进行种种的变更是不言而喻的。
例如，本发明可以应用于本身为二方向引线排列构造的SOJ(SmallOutline J-leaded Package，小型J引线式封装)式、SOP(Small OutlinePackage，小外廓封装)式等的半导体装置中去。
此外，本发明还可以应用于本身为4方向引线排列构造的QFP(Quad Flatpack Packag，四边扁平封装)式、QFJ(Quad FlatpackJ-leaded Package，四边扁平J-引线式封装)式等的半导体装置中去。
工业上利用的可能性
若简单地说明在本申请中所公开的发明之内由代表性的发明得到的效果，则效果如下。
(1)可以实现使2个半导体芯片进行叠层，用一个树脂密封体密封该2个半导体芯片的半导体装置的薄型化。
(2)在使2个半导体芯片进行叠层，用一个树脂密封体密封该2个半导体芯片的半导体装置中，可以用一个引线框架应对在2个半导体芯片上设置的外部电极。
(3)可以提高半导体装置的组装工序中的作业性。
(4)可以提高上述半导体装置的成品率。
(5)由于不使用粘接剂而是中间存在着树脂密封体地在第1半导体芯片与第2半导体芯片的相向面上形成叠层体，故可以防止半导体装置因回流焊时的热和动作时的热所产生的热膨胀而产生的裂纹。

Claims (37)

1.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上；
上述支持引线的内部部分，粘接固定到上述第2半导体芯片的电路形成面上。
2.权利要求1所述的半导体装置，其特征是：
上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上。
3.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上；
上述支持引线的内部部分，粘接固定到上述第2半导体芯片的背面上。
4.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。
5.权利要求4所述的半导体装置，其特征是：
上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上边。
6.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在使上述第1半导体芯片的背面与上述第2半导芯片的背面彼此相向的状态下粘接固定到上述第2半导体芯片上，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的背面上。
7.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在在上述第1半导体芯片的背面与上述第2半导体芯片的电路形成面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路形成面上。
8.权利要求7所述的半导体装置，其特征是：
上述引线的内部部分的一部分，配置在上述第2半导体芯片的电路形成面上边。
9.一种半导体装置，具有：
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片；
具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片；
每一个都具有内部部分和外部部分，上述各自的内部部分通过导电性的细丝分别电连到上述第1半导体芯片和第2半导体芯片的各个电极上的多个引线；
具有内部部分和外部部分，用上述内部部分支持上述第2半导体芯片的支持引线；
密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的树脂密封体，
其特征是：上述第1半导体芯片，在在上述第2半导体芯片的电路形成面与上述第2半导体芯片的电路形成面之间存在着上述树脂密封体的树脂的状态下，配置在上述第2半导体芯片上边，
上述支持引线的内部部分，粘接固定到上述第1半导体芯片的电路形成面和上述第2半导体芯片的电路背面上。
10.权利要求1到9之内的任何一项权利要求所述的半导体装置，其特征是：
上述支持引线的构造是，兼用做电源引线或基准电位引线。
11.一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
把上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面粘接固定起来形成半导体芯片叠层体的工序；
把支持引线的内部部分粘接固定到上述第2半导体芯片的电路形成面上的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
12.权利要求11所述的半导体装置的制造方法，其特征是：
具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。
13.一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
把上述第1半导体芯片的背面和上述第2半导体芯片的背面粘接固定起来形成半导体芯片叠层体的工序；
把支持引线的内部部分粘接固定到上述第2半导体芯片的背面上的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
14.一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
使上述第1半导体芯片的背面和上述第2半导体芯片的电路形成面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
15.权利要求14所述的半导体装置的制造方法，其特征是：
具备把上述引线的内部部分的一部分配置在上述第2半导体芯片的电路形成面上边的工序。
16.一种半导体装置的制造方法，具备下述工序：
准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘的第1半导体芯片，此外，还准备具有电路形成面和与该电路形成面相向的背面、在上述电路形成面上形成的多个电极焊盘，且由比上述第1半导体芯片还大的平面尺寸构成的第2半导体芯片的工序；
使上述第1半导体芯片的背面和上述第2半导体芯片的背面相向，用支持引线的内部部分，把两者固定支持为使得形成在两者之间存在着间隙的半导体芯片叠层体的工序；
通过导电性的细丝，使上述第1半导体芯片和第2半导体芯片的各个电极焊盘和多个引线的各自的内部部分，分别进行电连的工序；
用树脂密封体密封上述第1半导体芯片、第2半导体芯片、引线的内部部分、支持引线的内部部分和细丝的工序。
17.一种半导体装置，具有：
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成的第1半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第1半导体芯片；
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第2半导体芯片；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第1半导体芯片的各个电极焊盘上的多个第1引线；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第2半导体芯片的各个电极焊盘上的多个第1引线；
密封上述第1半导体芯片、第2半导体芯片、上述多个第1引线的每一个内部部分、上述多个第2引线的每一个内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片、第2半导体芯片中的每一个，都使得上述第1半导体的第1边位于上述第2半导体芯片的第1边一侧那样地，使上述第1半导体芯片的第2主面与上述第2半导体芯片的第1主面彼此相向，且使得从上述第1半导体芯片的第1边一侧的侧面到上述第2半导体芯片的第1边为止的距离，比从上述第1半导体芯片的第2边一侧的侧面到上述第2半导体芯片的第2边为止的距离还宽那样地，在偏离各自的位置的状态下进行叠层。
18.一种半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片配置在与上述第1半导体芯片的第2主面彼此相向的第2半导体芯片的面上边；
上述第1引线的内部部分的顶端部分，在上述第1半导体芯片的外侧，配置在与上述第1半导体芯片的第2主面彼此相向的第2半导体芯片的面上边。
19.权利要求18所述的半导体装置，其特征是：
上述第1半导体芯片和上述第1引线的内部部分的顶端部分配置在上述第1半导体芯片的第1主面上边。
20.权利要求18所述的半导体装置，其特征是：
上述第1半导体芯片和上述第1引线的内部部分的顶端部分配置在上述第2半导体芯片的第2主面上边。
21.权利要求18所述的半导体装置，其特征是：
还具有：具有内部部分和外部部分的第3引线；
与上述第3引线的内部部分一体地形成，且配置在上述第1引线、第2引线的各自的内部部分的顶端部分与上述第1半导体芯片之间的第4引线；
上述第4引线粘接固定到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上。
22.权利要求18所述的半导体装置，其特征是：
上述第1半导体芯片粘接固定到上述第2半导体芯片上。
23.一种半导体装置，具有：
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成的第1半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第1半导体芯片；
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第2半导体芯片；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第1半导体芯片的各个电极焊盘上的多个第1引线；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第2半导体芯片的各个电极焊盘上的多个第1引线；
密封上述第1半导体芯片、第2半导体芯片、上述多个第1引线的每一个内部部分、上述多个第2引线的每一个内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片，在上述第1半导体芯片的一边位于与上述第2半导体芯片的第2主面相交的另一边一侧的状态下，配置在与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上边；
上述多个第1引线的每一个的内部部分，都配置为使得一部分与第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面重叠。
24.一种半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片粘接固定在与上述第1半导体芯片的第2主面彼此相向的第2半导体芯片的面上；
上述第1引线的内部部分的顶端部分，在上述第1半导体芯片的外侧，粘接固定在与上述第1半导体芯片的第2主面彼此相向的第2半导体芯片的面上。
25.权利要求24所述的半导体装置，其特征是：
上述第1半导体芯片和上述第1引线的内部部分，粘接固定到上述第2半导体芯片的第1主面上。
26.权利要求24所述的半导体装置，其特征是：
上述第1半导体芯片和上述第1引线的内部部分，粘接固定到上述第2半导体芯片的第2主面上。
27.一种半导体装置，具有；
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成的第1半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第1半导体芯片；
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第2半导体芯片；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第1半导体芯片的各个电极焊盘上的多个第1引线；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第2半导体芯片的各个电极焊盘上的多个第2引线；
密封上述第1半导体芯片、第2半导体芯片、上述多个第1引线的每一个内部部分、上述多个第2引线的每一个内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片，在上述第1半导体芯片的一边位于与上述第2半导体芯片的第2主面相交的另一边一侧的状态下，配置在与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上边；
上述多个第1引线的每一个的内部部分，都粘接固定到与第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上。
28.一种半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；
具有内部部分和外部部分的第3引线；
与上述第3引线的内部部分一体地形成，且配置在上述第1引线、第2引线的各自的内部部分的顶端部分与上述第1半导体芯片之间，且通过导电性的细丝分别电连到上述第1半导体芯片的第2电极和上述第2半导体芯片的第2电极上的第4引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分、第3引线的内部部分、第4引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片粘接固定到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上；
上述第4引线粘接固定到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上。
29.权利要求28所述的半导体装置，其特征是：
上述第1半导体芯片和上述第4引线粘接固定到上述第2半导体芯片的第1主面上。
30.权利要求28所述的半导体装置，其特征是：
上述第1半导体芯片和上述第4引线粘接固定到上述第2半导体芯片的第2主面上。
31.一种半导体装置，具有：
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成的第1半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第1半导体芯片；
既是具有彼此相向的第1主面和第2主面，平面用矩形形状形成，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片，又是在沿着上述第1主面的彼此相向的第1边和第2边之内的上述第1边一侧具有沿着该第1边排列起来的多个电极焊盘的第2半导体芯片；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第1半导体芯片的各个电极焊盘上的多个第1引线；
每一个都具有内部部分和外部部分，上述每一个内部部分都配置在上述第2半导体芯片的第1边的外侧，且上述每一个的内部部分都通过导电性的细丝电连到上述第2半导体芯片的各个电极焊盘上的多个第2引线；
密封上述第1半导体芯片、第2半导体芯片、上述多个第1引线的每一个内部部分、上述多个第2引线的每一个内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片、第半导体芯片中的每一个，在上述第1半导体芯片的各边之内，使得电极焊盘的个数比别的边少的边一边位于上述第2半导体芯片的一边一侧那样地，在使上述第1半导体芯片的第2主面与第2半导体芯片的第1主面彼此相向的状态下进行叠层。
32.一种半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；
具有内部部分和外部部分的第3引线；
与上述第3引线的内部部分一体地形成，且配置在上述第1引线、第2引线的各自的内部部分的顶端部分与上述第1半导体芯片之间，且通过导电性的细丝分别电连到上述第1半导体芯片的第2电极和上述第2半导体芯片的第2电极上的第4引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分、第3引线的内部部分、第4引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片粘接固定到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上；
上述第4引线，横切上述第2半导体芯片的电极焊盘间。
33.一种半导体装置的制造方法，其特征是：具有下述工序：
准备具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且把绝缘性的粘接带粘贴到上述第2主面上的第1半导体芯片，
还准备具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片的工序：
中间存在着上述粘接带地把上述第1半导体芯片粘接到上述第半导体芯片的第1主面或第2主面上的工序。
34.一种半导体装置的制造方法，其特征是：具有下述工序：
准备在第1主面上形成多个芯片区域，对把绝缘性的粘接带粘接到上述第1主面或第2主面上的半导体晶片和上述粘接带进行切片，在第1主面上形成电极，且把绝缘性的粘接带粘贴到与上述第1主面彼此相向的第2主面上的第1半导体芯片，
还准备具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片的工序：
中间存在着上述粘接带地把上述第1半导体芯片粘接到上述第半导体芯片的第1主面或第2主面上的工序。
35.权利要求33或权利要求34所述的半导体装置的制造方法，其特征是：
上述粘接带的构造是，在树脂基材的两面上设置粘接层。
36.一种半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1引线的内部部分、上述第2引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片，中间存在着绝缘性的粘接带地粘接固定到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上边。
37.一种具备具有布线的布线基板，具有装载带上述布线基板的主面上边的半导体装置的电子装置，
上述半导体装置，具有：
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘的第1半导体芯片；
具有彼此相向的第1主面和第2主面，在上述第1主面上形成电极焊盘，且用比上述第1半导体芯片还大的平面尺寸形成的的第2半导体芯片；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第1半导体芯片的电极焊盘上的第1信号用引线；
具有内部部分和外部部分，上述内部部分通过导电性的细丝电连到上述第2半导体芯片的电极焊盘上的第2信号用引线；
密封上述第1半导体芯片、第2半导体芯片、上述第1信号用引线的内部部分、上述第2信号用引线的内部部分和上述导电性细丝的树脂密封体，
其特征是：上述第1半导体芯片配置到与上述第1半导体芯片的第2主面彼此相向的上述第2半导体芯片的面上边，
上述第1信号用引线的外部部分，通过上述布线基板的布线电连到上述第2信号用引线上。
CNB998140090A 1998-12-02 1999-09-30 半导体装置及其制造方法和电子装置 Expired - Fee Related CN1187822C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP343265/1998 1998-12-02
JP34326598 1998-12-02
JP1937099 1999-01-28
JP019370/1999 1999-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100586705A Division CN100370612C (zh) 1998-12-02 1999-09-30 半导体装置

Publications (2)

Publication Number Publication Date
CN1329755A true CN1329755A (zh) 2002-01-02
CN1187822C CN1187822C (zh) 2005-02-02

Family

ID=26356200

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100586705A Expired - Fee Related CN100370612C (zh) 1998-12-02 1999-09-30 半导体装置
CNB998140090A Expired - Fee Related CN1187822C (zh) 1998-12-02 1999-09-30 半导体装置及其制造方法和电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100586705A Expired - Fee Related CN100370612C (zh) 1998-12-02 1999-09-30 半导体装置

Country Status (8)

Country Link
US (2) US6410987B1 (zh)
JP (1) JP4097403B2 (zh)
KR (1) KR100705521B1 (zh)
CN (2) CN100370612C (zh)
AU (1) AU6000699A (zh)
MY (1) MY123249A (zh)
TW (1) TW484192B (zh)
WO (1) WO2000033379A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463114C (zh) * 2003-12-15 2009-02-18 古河电气工业株式会社 晶片加工带及其制造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP4096778B2 (ja) * 2003-03-25 2008-06-04 沖電気工業株式会社 マルチチップパッケージ
JP4145322B2 (ja) * 2003-08-29 2008-09-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
TWI244707B (en) * 2004-06-24 2005-12-01 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor package
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
JP2006032490A (ja) * 2004-07-13 2006-02-02 Hitachi Ltd エンジン制御回路装置
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
JP4879899B2 (ja) * 2005-08-01 2012-02-22 パナソニック株式会社 半導体装置
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
JP5101474B2 (ja) * 2008-12-03 2012-12-19 三菱重工業株式会社 無人機及び無人機用空中見張りシステム
JP5275019B2 (ja) * 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP2013041878A (ja) 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP5774538B2 (ja) * 2012-04-11 2015-09-09 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754534B2 (ja) * 1987-02-09 1998-05-20 株式会社日立製作所 半導体装置及びその製造方法
JPH01235363A (ja) * 1988-03-16 1989-09-20 Hitachi Ltd 半導体装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH04179264A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP2882102B2 (ja) * 1991-07-11 1999-04-12 松下電器産業株式会社 電子部品
JPH05206374A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 樹脂封止型半導体装置
JPH06275715A (ja) * 1993-03-19 1994-09-30 Toshiba Corp 半導体ウェハおよび半導体装置の製造方法
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
JPH07263382A (ja) * 1994-03-24 1995-10-13 Kawasaki Steel Corp ウェーハ固定用テープ
JPH07297224A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置
JPH09153589A (ja) * 1995-11-30 1997-06-10 Mitsui High Tec Inc 半導体装置
JP3262728B2 (ja) * 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法
WO1998001907A1 (en) * 1996-07-03 1998-01-15 Seiko Epson Corporation Resin-encapsulated semiconductor device and method of manufacturing the same
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module
JP3286196B2 (ja) * 1997-02-27 2002-05-27 ローム株式会社 複数のｉｃチップを備えた密封型半導体装置の構造
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463114C (zh) * 2003-12-15 2009-02-18 古河电气工业株式会社 晶片加工带及其制造方法

Also Published As

Publication number Publication date
TW484192B (en) 2002-04-21
US6501183B2 (en) 2002-12-31
AU6000699A (en) 2000-06-19
JP4097403B2 (ja) 2008-06-11
KR20010101115A (ko) 2001-11-14
KR100705521B1 (ko) 2007-04-10
US6410987B1 (en) 2002-06-25
MY123249A (en) 2006-05-31
WO2000033379A1 (en) 2000-06-08
US20020014686A1 (en) 2002-02-07
CN1187822C (zh) 2005-02-02
CN100370612C (zh) 2008-02-20
CN1574347A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1248308C (zh) 一种半导体器件及其制造方法与一种半导体器件安装结构
CN1527370A (zh) 半导体器件的制造方法
CN1669138A (zh) 半导体器件
CN1222037C (zh) 存储器组件及其制造方法
CN1218392C (zh) 半导体器件
CN1193253C (zh) 平台与光模块及其制造方法和光传输装置
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1286057C (zh) 非接触通信介质
CN100342533C (zh) 半导体器件及其制造方法
CN1110846C (zh) 半导体装置的制造方法
CN1214464C (zh) 半导体器件及其制造方法
CN1215537C (zh) 具有树脂封壳的元件
CN100346168C (zh) 磁性传感器的制造方法及其引线框
CN1115692C (zh) 头滑动器悬架、使用悬架的支持装置和使用该装置的盘装置
CN1526165A (zh) 经过改良的表面固定包装
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1568546A (zh) 半导体器件及其制造方法
CN1993001A (zh) 半导体器件
CN1208252A (zh) 半导体器件及其制造方法
CN1194058A (zh) 电子元件及其制造方法
CN1574302A (zh) 半导体器件
CN1941348A (zh) 继电板及具有继电板的半导体器件
CN1581500A (zh) 固态成像装置及其制造方法
CN1574329A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20100930