CN1526165A - 经过改良的表面固定包装 - Google Patents

经过改良的表面固定包装 Download PDF

Info

Publication number
CN1526165A
CN1526165A CNA02813799XA CN02813799A CN1526165A CN 1526165 A CN1526165 A CN 1526165A CN A02813799X A CNA02813799X A CN A02813799XA CN 02813799 A CN02813799 A CN 02813799A CN 1526165 A CN1526165 A CN 1526165A
Authority
CN
China
Prior art keywords
packing
lead
chip
package body
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02813799XA
Other languages
English (en)
Other versions
CN100407417C (zh
Inventor
J
J·哈登
��������ķ������
R·K·威廉姆斯
A·切尔
卫兵·褚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
GEM Services Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GEM Services Inc USA filed Critical GEM Services Inc USA
Publication of CN1526165A publication Critical patent/CN1526165A/zh
Application granted granted Critical
Publication of CN100407417C publication Critical patent/CN100407417C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具有空间效率的微电子装置包装允许个人电脑主板的每个单位表面区域具有更大的功能性。在特定的实施例(630)中，具有反鸥翅形导线(632)的包装可以减少导线占据的外设轨迹区域，因此允许将包装轨迹中的最大空间分配给包装体(634)以及封装的芯片。符合本发明的包装实施例也可以通过提供特殊的、用来接受导线脚端(632a)的凹口(636)来减少包装的垂直侧面(Zprofile)，因此可以减少包装底部和个人电脑主板之间的间隙。提供一种位于包装之下、并相对个人电脑主板发生稍许弯曲的线性导线脚可以通过消除与J形导线的弯曲半径相关的多余间隙来进一步减少垂直包装侧面。

Description

经过改良的表面固定包装
与相关应用的交叉参照
该即刻成为非临时专利申请的申请拥有来自美国临时专利申请第60/291,212号，该申请于2001年5月21日通过批准，名称为“经过改良的表面固定包装”。在此引用本临时专利申请以作参考。
技术领域
本发明通常涉及电子装置。更具体而言，本发明为电子装置的包装提供一种经过改良的包装、包装系统和方法。仅通过举例而言，本发明为经常被用于各种数字、模拟、小信号离散的和电源应用的集成电路装置和离散装置生产“小轨迹尺寸的包装”，例如为系统和次系统组件的电源开/关控制提供的电子控制开关和直流电/直流电转换中的开关组件，特别是移动电话和使用电池供电的应用，例如移动电话、便携式电脑和笔记本电脑、个人数字助理(PDAs)、数码相机和其它电脑应用，以及非移动式的应用，例如机顶盒、平板监视器；母板、台式电脑、服务器和主机电脑；还可用于自动电子仪器和蜂窝基站以及光纤及数据通信网络。
背景技术
一种级别的微电子装置包装是具有“小轨迹尺寸”、低引线数的包装。由这些包装所封装的微电子电路处于使用低引线数的低、中集成水平装置中。与为传统的大型DSPs(数字信号处理器)、ASICs(针对应用的集成电路)、电脑存储器装置(例如Flash，DRAM，ROM)、微处理器(例如IntelTM Pentium)等装置提供的更为传统的集成电路装置的包装(例如BGAs，PLCC，QFP，PGA)相比，这种包装通常较小，因为以上传统的包装通常使用较高的引线数和特大的芯片尺寸。与这种传统集成电路装置的包装不同，小轨迹尺寸、低引线数的包装试图使轨迹尺寸降至最小，并为产品的一种特定型号提供最小要求的引线数。随着对增强的性能要求不断提高，电子仪器的新应用通常要求这种较小尺寸的包装和经过提高的包装效率，其衡量标准在于电脑主板的每个单位区域上的性能。这种经过提高的效率可能针对一种特定的性能水平而采取较小包装轨迹的形式，或针对一种现有的轨迹采取增强性能的形式。这种针对空间效率而不断提高的需要要求获得离散的、电源和小信号MOSFET以及电源控制电路、电源处理ICs、电源ICs和模拟ICs，包括用于以下产品的电子装置：便携式电脑产品和笔记本电脑、便携式电信产品和便携式娱乐产品，如手持游戏机、MP-3播放器、数码相机(DSCs，便携式摄像机)，用于锂离子电池包保护电子仪器等产品。
虽然用于传统装置的包装设计已经有很大的改进，但是到目前为止，经过改进的包装设计很少将重点放在针对较小的、低引线数和低集成装置上来改良包装设计，尤其是针对电源应用。许多传统的小轨迹包装仍然缺乏效率和性能。举例而言，传统包装的配置无法在个人电脑主板所占用的每个单位区域提供经过增强的性能。在许多传统包装中，个人电脑主板上全部可用包装轨迹区域中只有10％或更少的区域由一活动的半导体装置所占用。尤其是当可用的主板空间由最终产品的最大允许尺寸和三维波形系数决定时，例如移动电话，这种较低的区域效率在半导体组件的应用中限制了其功能性或性能。在这种情况下，低性能可能在半导体中造成缺乏所需的特征(不可能有这些特征，是因为可用硅区域的数量有限)，或较高的电阻装置、晶体管、电源MOSFET或其它导致增加的电源流失、自加热和因自加热而进一步增加电阻的转换因素。这些增加的电源流失可被视为一种潜在的热问题与效率和电池寿命的损失。
此外，典型情况下，这种小的、低引线数的包装缺乏足够的能力来从半导体芯片中去除热量，并将该热量由该包装传入个人电脑主板和其周围。该包装无法去除热量的高热阻特性，这一点在应用中(和在产品中)限制了这些传统型小包装的效用，在应用中，半导体芯片被迫消耗实质的电源，即使只有几秒钟。在高功率消耗条件下，除非电源消耗有限制，否则半导体芯片可能发生故障，或被损坏，且可能损害其自身的包装，甚至损害个人电脑主板附近的其它组件。
作为这种传统包装的另一种限制，用于在任何既定的包装上增加潜在引线数量的方法事实上可能减小能适合包装的最大芯片尺寸，且这样做甚至会导致更高电源的损失和更低的效率。
可以发现，调整传统包装中的导线框架设计以便使芯片尺寸最大化，事实上，这可能导致与集成电路或芯片相连接的引线数量不足，且可能造成该引线和结合座的位置很难或不可能促进合适的或最佳的接线结合。
同样地，可以发现，为最佳的结合而调整引线的数量可能造成一种较小的芯片和较低的硅性能，例如在一电源晶体管中增加电阻，且在其它情况下，可能在一包装中导致热阻的升高，而该包装没有方便的方法来将热量由硅中传入印刷电路板(PCB)。这一权衡方法可能在引线的数量与包装的热阻和电源操作能力之间强加一种不合需要的折衷。
在传统类型的包装中，一种固有的权衡方法存在于一些因素中，例如芯片的尺寸，引线的数量，相对于芯片的引线位置，从任何特定的引线相结合的结合接线的数量和结合长度，及由此产生的结合角度，以及直接将热量通过金属或通过一根或多根导线传入印刷电路板内的方法。任何或所有这些因素都会使许多集成电路和离散的装置很难达到最佳性能，尤其是那些涉及电源应用或携带高电流的装置。
仅作为举例而言，我们在以下提供传统包装及其局限性的一些例证。以本发明为目的，术语″导线框架″表示一包装的导电部分，除了结合接线之外，该导电部分能够与一由包装封装的芯片进行电传递。作为一种术语，“导线框架”包含一包装的引线和芯片座，因为在典型情况下，这些元素被结合在一起形成一种单一的、互相连接的块或框架，直到包装过程中通过塑料注射将导线和芯片座固定之后，固定导线和芯片座的框架可以在适当的位置被割开或断开连接。术语“芯片座”表示导线框架的部分，其直接与半导体芯片进行物理接触。典型情况下，半导体芯片通过一焊接或在芯片和芯片座之间插入的粘合剂材料附着于芯片座上。
参考图1A-1F，举例说明传统的六导线包装。图1A是传统的六导线包装100的简化透视图，其包含包装体102和暴露的导线104。图1B是图1A的传统六导线包装100的简化示意图。图1C是是传统的六导线包装100的简化示意图。图1C显示如导线框架110的内部组件，包括芯片座106和导线104的内部104a。图1D是图1A的传统六导线包装的简化示意图，并显示座108和结合接线110。结合接线110允许座108和导线104之间的电传递。因为包装有六个独立的导线104，因而在电方面它是一种六引线包装。从热的方法上说，这是一种″零″引线包装，由于引线无法直接地连接到芯片座上，因而没有一种直接的路径可以将热量从芯片座传至个人电脑主板上。
如这些图所示，芯片座占据包装整个区域的一片很小的地方，包括导线的外部。传统的包装占据个人电脑主板上整个包装轨迹的不到10％的区域，其对于今天高性能的应用已不合需要了。传统包装的配置方法无法有效地分散可能在某种类型的电源集成电路和离散的电源装置中消耗或积累的热能。因此，传统的六导线包装有许多局限性。
图1E是传统六导线包装的一种配置的简化示意图，该包装相似于图1D中显示的、具有一个导线框架、并经过修正以便(在某种程度上)减少包装热阻的包装。具体而言，图1E的包装120显示了通过结合接线126连接到芯片124的五导线122，以及集成到芯片座130的第六导线128。因为集成导线128和芯片座130之间具有较大的接触区域，所以集成导线128允许更多热能经过芯片座130从操作芯片124处被带离，然后被散发在外部环境之中。热阻方面的改良在某种程度上被有限的单一包装导线(热量必须经过该导线流动)的截面面积所削弱，并在导线接触个人电脑主板的有限接触区域和表面区域上受到削弱。主板和一个单一导线之间的有限接触区域意味着热量在一个小区域中进入个人电脑主板，像一种热量″点源″。来自一个点源、并散发进入主板之内的热量被重新分配在个人电脑主板的表面上，这样做效率较低，相反，如果一个较大的导线或，甚至更好的情况是，多个导线将热量从芯片传递到个人电脑主板，那么效率则更高。因此，一个直接连接到芯片座的单一导线，例如128，尽管它能改良热阻，但是其产生的改良结果比预期要小，而且在很大程度上要依赖个人电脑主板的布局。虽然一个较大的、传递热量的引线(或多个引线)对主板布局对产生的热阻造成的影响较不敏感，但是这种设计特征是传统包装所无法得到的，或无法预期的。这种六导线包装的配置的另外一种缺点在于它仍然缺乏一种有效使用包装空间的能力。具体而言，芯片124只占据了10％的可用轨迹区域。轨迹区域的剩余部分被分派到其他的、与性能无关的考虑，尤其是为了满足所有与机械相关的设计规则。
图1F显示图1D的传统六导线包装100的一种简化截面视图，沿直线1F-1F′。图1F的截面视图显示封装芯片座106和半导体芯片108的包装体102。从包装体102伸出的导线104包括包装体102的内部104a，以及要求某种最小尺度的距离，以便确保包装的塑料成型足以将导线104紧紧地固定在适当的位置。导线部分104b是包装体102的外部，需要一种要求某种最小距离的尺度来帮助弯曲导线而不弄裂或损坏成型的塑料包装。导线104的导线脚部分104c与位于个人电脑主板114下方的迹线112相接触，以保证在导线脚与个人电脑主板的传导性迹线之间的某种最小接触区域。包括导线的弯曲部分和最小尺寸导线脚的导线104的形成和弯曲由与机械相关的设计规则决定，该规则用于在迅速制造输出速率生产可重复的结果，其与普遍用于半导体包装中的行业标准机器的使用相一致。
图2A显示一种包括尺度的图1D的传统六导线包装的简化截面视图，也沿直线1F-1F’。在图2A中显示的尺度包括芯片108的芯片宽度(Wchip)，塑料体102的包装体宽度(Wbody)，塑料体102的包装体厚度(Zpkg)，包装100的垂直包装轮廓(Zprofile)，和导线104的导线脚宽度(Wfoot)，以及包装体102的底端和位于个人电脑主板114上的金属迹线112之间的间隙(缝隙)Zl。
图2B显示包括尺度的图1D的传统六导线包装100的简化示意图。图2B中显示的尺度包括上述包装体宽度(Wpkg)，芯片宽度(Wchip)，内导线部分104a的长度(X3)，和导线脚104c的宽度(Wfoot)，连同附加的设计尺度，其包括内导线部分104a和芯片座106(一种需要避免引线和芯片座之间短路的间隙(缝隙))，来自于芯片座106边缘的芯片108的逆转或插入(X1)(需要确保芯片在实质上不会悬挂或延伸至芯片座以外的一种最小尺度)，外导线部分104b的宽度(X4)(在塑料成型发生之后，需要帮助弯曲和形成导线)。图2B显示的包装进一步详细说明了规定包装100的结构的规则(先前在图1D中显示)，因此如上文联系图1D所述的，该包装同样无法有效地使用空间。
图2C显示一种包括尺寸的图1D中的传统六导线包装100的简化示意图，其占据个人电脑主板112上的导线轨迹110。本图中，包装导线的每个导线104包括在顶上的导线脚104c，且被包含在个人电脑主板传导性迹线114的部分里面(在此以一种长方形显示来表现传导性迹线的最小可能尺度)。在实践中，这些迹线在各种不同方向上继续，其与个人电脑主板上的其它元素相连接。但是，在导线脚104c周围的最小间隔可以被简单地估计为尺度X5的一种边缘或“封装”规则。本运用的目的在于将被包装所占据的个人电脑主板的物理尺度(在笛卡尔的命名法中当作(Wpcb，Vpcb))与真正的半导体芯片尺度(Wchip，Vchip)相联系。图2C中标示的尺度在下表1中进行概述。
            图1.图2C所标示的尺度
标号 具体描述
Wpcb 包装轨迹区域110的宽度
Vpcb 包装轨迹区域110的长度
Wchip 芯片108的宽度
Vchip 芯片108的长度
Wbody 包装体102的宽度
Vbody 包装体102的长度
X5 来自迹线边缘112的导线脚104c的逆转
X2 芯片座106的边缘和导线104的内部104a之间的距离
Wlead 相对应的导线脚104c的两端之间的距离
X4 导线104的外部104b的宽度
X3 导线104的外部104b的长度
Wfoot 导线脚104c的长度
X8 包装体102内的芯片座106的逆转
由以上阐述可见，以下的几何规则说明了近似地作为芯片尺度的一种函数的包装体尺度，
             Wbody＝2*X3+2*X2+2*X1+Wchip
               Vbody＝2*X8+2*X1+Vchip
并近似地由以下规则决定个人电脑主板上的包装轨迹
             Wpcb＝2*X5+2*Wfoot+2*X4+Wbody
                      Vpcb＝Vbody
图2C中所示的包装显示了同样的、如上文联系图1D所述的对空间的无效使用，除了现在包装外的浪费空间变得更明显以外。
图3A是传统六导线包装的可替代配置的一种简化示意图，显示包装体301的内部组件。包装300包括与芯片座308相集成的三个导线302，304和306。导线310，312和314各自通过结合接线318连接到芯片316上。由集成导线302，304，和306提供的一边定位和表面区域能够使来自操作芯片316的热量流出包装体301，以便在外部环境中消耗，籍此改良包装的热阻。直接连接到芯片座的引线在此被称为″热引线″，因为它们将热量带离芯片且将热量带入个人电脑主板内。需注意，尽管导线302，304和306包含三种热引线，它们只表现出一种单一的电引线，因为它们都被缩短至一种单一的电势，即芯片座电势。
因此，与芯片座直接连接的不断增加的引线数量改良了包装的电热阻，但这却以不断减少的可用于清楚的电连接的导线数量为代价。此外，即使具有经过修正的导线框架，图3A所示的传统包装配置仍然无法有效地利用轨迹区域，因为芯片316大约只占据全部可用轨迹区域的10-15％。
传统包装的另一个局限性是，其所显示的电独立引线的数量包含4种清楚的电连接、三个分开的引线310，312和314和与引线302，304，396相连接、构成一种第四连接的芯片座。因此，本经过修正的包装是一种四电引线、三热引线的包装。当一种四电引线包装适用于离散的晶体管包装时，许多集成电路需要更多的引线以包括各种不同的控制功能。图3B是一种包括尺寸的、图3A中的包装的简化示意图。图3B中标示的尺寸在下表2中进行概述。
            图2.图3B所标示的尺度
标号 具体描述
Wlead 在包装300相对边上的导线脚两端之间的距离
Vlead 在包装300相同边的相对端上的导线脚之间的长度
Wchip 芯片316的宽度
Vchip 芯片316的长度
Wbody 包装体301的宽度
Vbody 包装体301的长度
X7 集成导线302，304，306的内部的宽度
X2 芯片308的边缘和非集成导线310，312，314的内部之间的距离
Wlead 相对的导线脚104c两端之间的距离
X4 非集成导线310，312，314的外部的宽度
X3 非集成导线310，312，314的内部的宽度
Wfoot 导线脚的长度
图3所示的包装显示了同样的、如上文联系图3A所述的、对空间的无效使用。
图3C是传统六导线包装的另一种可替代的配置的一种简化示意图。如图3A中所示的包装实施例，包装350包括三个导线352，354和356，其位于与芯片座358相集成的相同包装边上。两个剩余的导线360和362相互集成，且通过结合接线366连接到芯片364上。第六个导线368通过结合接线369被连接到芯片364上。如上文联系图3A中的实施例所述，三个集成的导线352，354和356提供单向流动的优势，且增强了由芯片364所产生的热消耗。导线360和362由一种单一金属片而形成，它的形成为一种附加的第三结合接线创造了空间，以便其将导线360和362与芯片364相连接到。最终产生的包装具有个三电引线和三个热引线。
该附加的结合接线造成与芯片364相接触的较低电阻。然而，图3C所示的包装显示了同样的、如上文联系图3B所述的、对空间的无效使用，因为芯片364只占据所有可用轨迹区域的10-15％。
图3D是传统六导线包装的另一种配置的简化示意图，显示包装体371的内部组件。包装370包括与芯片座380相集成的四个导线372，374，376和378。剩余的导线之一382经过结合接线384被连接到芯片385。另一个剩余的导线384提供特殊的一种长的内部384a，其经过多重结合接线387被连接到芯片385上。如上文联系图3A中显示的包装实施例所述，与芯片座380相集成的导线372，374，376和378提供增强来自芯片385的热消耗的优势。延长导线384提供多重结合接线的连接且减少电阻的优势。然而，图3D中所示的包装显示了同样的、如上所述的对空间的无效使用，因为芯片385只占据全部可用轨迹区域的10-15％。最终产生的包装具有四个热引线，但只有三个电引线。
图3E是传统六导线包装的另一种配置的简化示意图，显示包装体391的内部组件。包装390包括四个与芯片座396相集成的导线392，393，394和395。剩余的两个导线397a和397b包含一种单一金属片的相对的两端，该金属片经过多重结合接线398而连接到芯片399。与类似的、先前举例说明的实施例不同，图3E中的包装390包括两个与芯片399的接触，其能够行使一种简单装置的功能，例如二极度管。因此，包装390是一种具有四个热引线的六导线包装，但只有两个电引线。此外，图3E所示的包装390显示了同样的、如上所述的对空间的无效使用，因为芯片399只占据全部可用轨迹区域的10-15％。
目前为止，所述的传统包装都利用六个导线，而其它类型的传统包装可能利用导线的数量不同。举例而言，图4A是较大轨迹的传统八导线包装的简化透视图。包装
400包括包装体402和暴露的导线404。如先前所述的六导线包装，本类型包装的导线必须弯曲以便连接到个人电脑主板，且每个导线的导线脚在实质上是共平面。
图4B是图4A中八导线包装的简化示意图，显示包装体402内的内部组件。特定情况下，包装400包括放置在第一芯片座408上的第一芯片406，和放置在第二芯片座412上的芯片410。第一芯片406经过结合接线411被连接到导线404a-d，且第二芯片410经过结合接线415被连接到导线404e-h。因此，包装400是一种双芯片的八导线包装，且提供总共八个电引线，却没有(零)热引线。如以上所述的传统六导线包装，传统八导线包装400也无法有效的使用可用的轨迹区域，因为芯片406和408只占据全部包装轨迹区域的不到10％。
图4C是传统八导线双包装的另一种配置的简化示意图，显示包装体421内的内部组件。包装420包括放置在第一芯片座423上的第一芯片422，和放置在第二芯片座428上的第二芯片426。第一芯片422经过结合接线425连接到导线404a-c上，且导线404d与第一芯片座423相集成。第二芯片426经过结合接线429连接到导线404e-g上，且导线404h与第二芯片座428相集成。因此，包装420是一种双芯片的八导线包装，提供总共八个电引线和两个热引线(每个芯片一个)。虽然集成导线404d和404h在某种程度上提供分别来自芯片422和426的增强的热消耗，但是包装420正如图4B的包装一样无法有效地分配轨迹区域。
图4D是一种八导线双包装的另一种配置的简化示意图，显示包装体43 1内的内部组件。包装430包括放置在第一芯片座432上的第一芯片433，和放置在第二的芯片座436上的第二芯片435。第一芯片433经过结合接线437连接到导线434c-d上，且导线404a-b与第一芯片座432相集成。第二芯片435经过结合接线439连接到导线404g-h上，且导线434d-e与第二芯片座436相集成。集成导线434a-b和434e-f提供分别来自芯片433和435的增强的热消耗(传导进入个人电脑主板内)。因此，包装430是一种双芯片的八导线包装，提供总共六个电引线，但只有四个热引线(每个芯片座两个)。然而，当所示的芯片433和435在区域中比图4C中的芯片大时，包装430显示出对轨迹区域的无效分配，如图4C中的包装。
图4E是封装一种单一芯片的八导线包装的一种配置的简化示意图，显示包装体441的内部组件。包装440包括延长芯片442，其置于芯片座446上，且经过结合接线448与导线444a-h的每一个进行沟通。如以上所述的所有传统包装，包装440无法有效分配轨迹区域。特定情况下，芯片442占据包装全部可用轨迹区域的不到10％。而且，适合该包装的最大可能的芯片尺寸的长宽比(长度与宽度比)可能太极端了(超过尺寸的3∶1比)。具有高长宽比的芯片会显示较差的芯片附着，且增加芯片裂痕和与压力相关的故障的的发生率。包装440是一种单一芯片的八导线包装，提供总共八个电引线，但没有(零)热引线。因此，为了增加电引线的数量，热引线的数量受到影响。
图4F是封装一种单一芯片的八导线包装的另一种配置的简化示意图，显示包装体451的内部组件。包装450包括延长芯片452，其放置在与导线454a-d相集成的芯片座456上。剩余的三个导线454e-g由一种单一金属片形成，其经过多重的结合接线457与芯片452相连接。剩余的导线454h经过结合接线459连接到芯片452上。如上所述，四个集成导线404a-d提供增强的热消耗的优势(热传导进入个人电脑主板内)。由一种单一金属片形成的导线404e-f提供多重的结合接线连接的优势，该连接提供经过降低的电阻。因此，包装450是一种单一芯片的八导线包装，提供总共三个电引线和四个热引线。尽管该包装具有这些优势，然而，相对而言，包装450同样无法有效利用轨迹区域，如图4E所示的传统包装和芯片长度与宽度间的高长宽比。
尽管上述传统包装的实施例能够发挥作用，但是每种包装的缺点在于无法有效利用包装轨迹所提供的空间。特定情况下，表3显示了五种标准类型的、单一芯片的传统包装的芯片区域与轨迹区域的对比：
图3.
  包装类型   导线-导线宽度(mm)   包装体长度(mm)   轨迹区域(mm2)   包装体宽度(mm)   芯片宽度(mm)   芯片长度(mm)   片区域(mm2)   芯片/轨迹区域(％)
  SO-8   6   4.83   28.98   3.81   2.49   3.96   9.8604   34
  MSOP-8   4.9   3.0   14.7   3.0   1.69   2.13   3.6   24
  TSOP-6   2.85   3.05   8.6825   1.65   0.65   1.78   1.157   13
  SOT-23   2.5   3   7.5   1.35   0.35   1.73   0.6055   8
  SC-70   2.1   2   4.2   1.25   0.25   1.4   0.35   8
表3显示，即使在最大的包装中，封装的芯片占据全部轨迹区域的不到35％。在两个较小的包装中，芯片仅占据全部可用的包装轨迹区域的8％。为了使包装的空间效率最大化，因此重新设计包装来对芯片进行尽可能大的空间的分配是必需的。同样，需要重新设计包装来提供可能的最低的热阻和与热引线相连的芯片座的最大数量，而不会牺牲可用的清楚电引线的数量。也需要重新设计包装来针对任何特定的芯片区域将长宽比降至最低，且使可用的结合接线的数量最大化。最后，需要为结合接线的最灵活且最佳的结合重新设计包装，且如果引线带有高电流，该重新设计的包装能够使任何特定引线的结合接线数量最大化。因此，有必要改良包装系统和方法。
发明内容
依照本发明提供包装电子装置的技术。特别是，本发明为电子装置提供一种经过改良的包装系统和方法。仅通过举例而言，本发明为经常被用于电源和电源处理应用的集成电路装置和离散装置包装“小轨迹尺寸的包装”，例如为系统和次系统组件的电源开/关控制提供的电子控制开关和直流电/直流电转换中的开关组件，主要使用电池供电的应用，例如移动电话、便携式电脑、个人数字助理(PDAs)、数码相机和其它电脑应用。
在某些实施例中，具有反鸥翅形导线的包装或弯曲的J形导线将包装轨迹中增加的空间分配给包装的芯片。为了扩展导线框架的尺寸且适应较大可能的芯片尺寸(在此涉及一种宽体包装)，这种反鸥翅形导线或J形导线的使用也使包装体宽度的部分最大化(即，横向地与个人电脑主板平行)。本发明适用于小轨迹区域包装，其尺寸通常且普遍为7厘米，且不应与通常被用于电脑存储器芯片、微处理集成电路等产品的较大和较高的引线数包装相混淆。较普遍的是，依照本发明，没有一种特定的包装尺寸本身能决定包装尺寸的最大值，如在此所用的方法可应用于较大的芯片。然而，空间效率优势在大于7毫米的包装中逐渐消失。
在某一特定实施例中，本发明提供一种小轨迹半导体装置的包装。该包装具有一种塑料包装体用来封装芯片。该塑料包装体具有一种经过许多收藏芯片的边而与底端相耦合的顶端。该包装也有一种导线，其包括由包装体封装的部份封装的部分且与芯片进行电沟通。导线的暴露部分也包括在内。该暴露部分从包装体的边延伸。该暴露部分也沿包装的边向后折叠至包装的底端且向后折叠至底端的中心。沿包装的边的导线部分和沿包装底端的导线的部分各自形成一个小于90度的角且，导线脚相对地倾向下面的平面个人电脑主板。倾斜的表面具有焊接浸湿等优点。
在使个人电脑主板上一个特定包装轨迹的可用硅区域或芯片尺寸最大化方面，本发明具有许多优点。较佳实施例中，本发明包括一种包装，其包括一种延伸至一塑料体外的金属导线，以便包括塑料体和突出导线的结合宽度的包装侧面宽度在其最宽点、在截面平面上为最宽，在该平面中，导线从塑料体中突出。本发明中，在任何平行于个人电脑主板的截面平面上的导线最大宽度(包括导线脚)实质上在尺寸方面等于或甚至小于其在以下这种平面上的宽度，即导线从塑料包装体中突出或退出的平面。因为在这一特定的、较佳实施例中，该包装和导线的宽度在平行于个人电脑主板的截面平行面上为最宽，然后在导线与个人电脑主板相接触的平面上，其宽度较小。也就是说，当导线与个人电脑主板相接触时，包装导线较小(或实质上是相同的尺寸)。一种反鸥翅形或J形导线配置被显示成一种执行此较佳实施例的方法。
在另一个较佳实施例中，在与个人电脑主板相接触的截面平面上，导线的最大侧面宽度值小于其在其它任何高于个人电脑主板表面的平面上的值。在此较佳实施例中，包装的导线具有一垂直部分，该垂直部分实质上与个人电脑主板的表面相垂直，或从个人电脑主板的表面向外倾斜，且离个人电脑主板的表面较宽。
在另一种实施例中，相对于个人电脑主板的空间，包装体被最大化，以致于包括导线的包装的宽度在平行于个人电脑主板的平面上为最宽，在该电脑主板上，导线从包装(或在任何平面，而不是导线与个人电脑主板接触的平面)突出，且包装的塑料体延伸至包装的导线脚上。
在另一种实施例中，包装塑料体延伸至包装的导线的每个导线脚上。
在另一种实施例中，一种半导体包装具有带有一个导线脚的传导性导线，每个导线脚被安装在一个印刷电路板的传导性迹线上，因此，在导线脚接触主板(一个印刷电路板座)的个人电脑主板上的传导性迹线具有某种最小的尺寸，以便于芯片导线脚与印刷电路板座的结合，即，一种最小的印刷电路板座，和包装塑料体侧面地延伸至最小印刷电路板座的顶端。
使用本发明可能会获得许多好处。举例而言，符合本发明实施例的装置生产的包装占用较小的侧面区域，且因此考虑到包装的微电子产品的较高包装密度。
另外，符合本发明的实施例使包装具有减缩的的垂直侧面，由此进一步考虑到在被限制的空间中所使用的装置，典型情况下是便携式应用，例如电话和便携式计算机。在一些实施例中，本发明也为在热形式中消耗热量提供一种新颖的结构。发明也提供一种新颖的导线脚结构，以便提高与一种下方的个人电脑主板的可焊性和电接触。在其他方面，通过使用新颖的针线配置和包装设计，电阻也被降低，包括使可用的结合接线的数量最大化，改良结合接线的位置、分配、长度和结合角，且使硅芯片区域最大化。此外，符合本发明的实施例为多种芯片类型和尺寸考虑到具有空间效率的包装设计的弹性。本发明也包括某些新颖的方法，以便使与针线相连接的芯片座的数量最大化(为改良热阻)，同时不会牺牲清楚的电连接的可用数量。依靠这些实施例，可能存在一种或更多种好处。
一种符合本发明的小轨迹半导体装置包装的实施例包括一种为封装一个或多个芯片的塑料包装体，该塑料包装体包含一种顶端，其通过多边与底端相耦合。一种导线包括被包装体封装的部分，且该导线与芯片进行电传递。该导线的暴露部分从包装体延伸，向后折叠或沿包装的侧面实质上垂直于个人电脑主板放置，指向包装底端，形成第一角，且向包装底端的中心折叠以形成一个导线脚。沿包装的边的导线部分和沿包装底端的导线部分互相形成一个小于90°的角，且相对于下方的平面个人电脑主板，导线脚在第二角上倾斜以促进焊接浸湿。
一种符合本发明的小轨迹半导体装置包装的实施例包含封装具有一区域的芯片的包装体，和包括由包装体封装的部分的一种导线，且其与芯片进行电传递。导线的暴露部分由包装体的边延伸，沿包装的边向包装的底端向后折叠，且向包装底端的中心折叠的以形成一个导线脚。包装体的组合的宽度和长度以及暴露的导线部分确定一种侧面轨迹区域，因此，芯片区域占据轨迹区域的约40％或更多。
一种符合本发明的小轨迹半导体装置包装的一种实施例包含一封装具有一区域的芯片的包装体，和一导线。该导线包括一被包装体封装的部分，该封装部分与一支撑芯片的芯片座集成在一起，且该封装部分与芯片形成电传递。该导线也包括一从包装体的侧面延伸的导线暴露部分，其向后折叠，或实质上以垂直方式沿包装的侧面向包装的底端放置，且向包装底端中心折叠，以便形成一导线脚。包装体和暴露的导线部分的联合宽度和长度定义了一种侧部轨迹区域。芯片区域占据轨迹区域上约40％或更多的部分，且封装的导线部分将热量从操作的芯片带离到暴露的导线部分，且暴露的导线部分使热量得到分散。
一种符合本发明的小轨迹半导体装置包装的一种实施例包含一种塑料包装体，其被用来封装一具有厚度的芯片，该塑料包装体包括一经过多个侧面耦合到底端的顶端。该包装进一步包含一导线，其包括由包装体封装的、且与芯片形成电传递的部分，一从包装体的侧面延伸的导线暴露部分，其向后折叠或实质上以垂直方式沿包装的侧面向包装的底端放置，形成相对于包装一平面的第一角，且向包装底端中心折叠，以便形成一实质上笔直的导线脚，其相对于下面的个人计算机主板形成第二角。一种在包装体侧面形成的凹口接受导线脚的一端。
一种符合本发明的小轨迹半导体装置包装的一种实施例包含一种塑料包装体，其被用来封装一具有厚度的芯片，该塑料包装体包括一经过多个侧面耦合到底端的顶端。一导线包括从包装体侧面延伸的导线暴露部分，该暴露部分向后折叠或实质上以垂直方式沿包装的侧面向包装的底端放置，形成相对于一包装平面的第一角，且向包装底端中心折叠，以便形成实质上笔直的、相对于下面的个人计算机主板上的迹线倾斜的导线脚。导线脚与焊接之间的粘合由第二角来增强。
本发明的另外一个实施例包括一半导体包装，其具有J形或反鸥翅形导线，其包含一导线框架，该框架将包装的一个侧面上的所有引线都直接连接到芯片座，以便热量可以容易地从芯片座流动到个人计算机主板，其中，在一较佳实施例中，导线框架用铜或其他具有较高导电性和导热性的金属组成。本发明的具体例证包括、但不限于一种六引线包装，其中包装相同侧面上的三个引线被固定到芯片座上，一种八引线包装，其中包装相同侧面上的四个引线被固定到芯片座上，以及一种十二(或十四)引线包装，其中包装相同侧面上的六(或七)个引线被直接的连接到芯片座上。在本发明的一种较佳实施例中，芯片座大小能在一个侧面被扩大到距离塑料体的内部边缘比较近的尺寸(即，接近由塑料体封装的芯片座较小尺寸的最小量)，在这个侧面上，引线被固定到芯片座上，此时的距离小于塑料体在相反侧面上造成的芯片座最小封装，在该相反侧面上，引线没有被连接到芯片座上，因此允许较大的芯片座造成最大可能的芯片尺寸，以便适合包装的内部空间。
本发明的另外一种实施例包括一半导体包装，其具有J形或反鸥翅形导线，其包含一导线框架，该框架将包装的一个侧面上的除一个引线之外的所有引线都直接连接到芯片座，以便热量可以容易地从芯片座流动到个人计算机主板，其中，在一较佳实施例中，导线框架用铜或其他具有较高导电性和导热性的金属组成。本发明的具体例证包括、但不限于一种六引线包装，其中包装相同侧面上的两个引线被固定到芯片座上，而相同侧面上的一个引线没有被固定到芯片座上，一种八引线包装，其中包装相同侧面上的三个引线被固定到芯片座上，而相同侧面上的一个引线没有被固定到芯片座上，以及一种十二(或十四)引线包装，其中包装相同侧面上的五(或六)个引线被直接的连接到芯片座上，而相同侧面上的一个引线没有被固定到芯片座上。在本发明的一种较佳实施例中，芯片座大小能在一个侧面被扩大到距离塑料体的内部边缘比较近的尺寸(即，接近由塑料体封装的芯片座较小尺寸的最小量)，在这个侧面上，引线被固定到芯片座上，此时的距离小于塑料体在相反侧面上造成的芯片座最小封装，在该相反侧面上，引线没有被连接到芯片座上，因此允许较大的芯片座造成最大可能的芯片尺寸，以便适合包装的内部空间。
本发明的另外一种实施例包括一半导体包装，其具有J形或反鸥翅形导线，其包含一导线框架，该框架将包装的一个侧面上的除两个引线之外的所有引线都直接连接到芯片座，以便热量可以容易地从芯片座流动到个人计算机主板，其中，在一较佳实施例中，导线框架用铜或其他具有较高导电性和导热性的金属组成。本发明的具体例证包括、但不限于一种八引线包装，其中包装相同侧面上的两个引线被固定到芯片座上，而相同侧面上的两个引线没有被固定到芯片座上，一种十二引线包装，其中包装相同侧面上的四个引线被直接的连接到芯片座上，而相同侧面上的两个引线没有被固定到芯片座上，以及一种十四引线包装，其中包装相同侧面上的五个引线被直接的连接到芯片座上，而相同侧面上的两个引线没有被固定到芯片座上。在本发明的一种较佳实施例中，芯片座大小能在一个侧面被扩大到距离塑料体的内部边缘比较近的尺寸(即，接近由塑料体封装的芯片座较小尺寸的最小量)，在这个侧面上，引线被固定到芯片座上，此时的距离小于塑料体在相反侧面上造成的芯片座最小封装，在该相反侧面上，引线没有被连接到芯片座上，因此允许较大的芯片座造成最大可能的芯片尺寸，以便适合包装的内部空间。
本发明的另一种较佳实施例是，两个没有沿侧面被连接到芯片座的引线被放置在芯片座的每个侧面上，靠近包装的相反端，而其他的引线则在包装侧面上连接芯片座。
本发明的另外一种实施例包括一半导体包装，其具有J形或反鸥翅形导线，其包含一导线框架，该框架具有两个分离的芯片座，以便包装的一个侧面上的所有引线(针对每一个芯片座)都被直接连接到芯片座，以便热量可以容易地从芯片座流动到个人计算机主板，其中，在一较佳实施例中，导线框架用铜或其他具有较高导电性和导热性的金属组成。本发明的具体例证包括、但不限于一种八引线包装，其中包装相同侧面上的两个引线被固定到每一个芯片座上，一种十二引线包装，其中包装相同侧面上的三个引线被固定到每一个芯片座上，以及一种十四引线包装，其中包装相同侧面上的四个引线被直接的连接到芯片座上，而三个引线被直接固定到另外一个芯片座上。在本发明的一种较佳实施例中，芯片座大小能在一个侧面被扩大到距离塑料体的内部边缘比较近的尺寸(即，接近由塑料体封装的芯片座较小尺寸的最小量)，在这个侧面上，引线被固定到芯片座上，此时的距离小于塑料体在相反侧面上造成的芯片座最小封装，在该相反侧面上，引线没有被连接到芯片座上，因此允许较大的芯片座造成最大可能的芯片尺寸，以便适合包装的内部空间。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中没有引线被直接连接到芯片座上，因此使结合接线的数字最大化，且使可用的包装引线不会与其他引线形成短路。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种具有两个分离芯片座的导线框架，其中没有引线被直接连接到任一芯片座上，因此使结合接线的数字最大化，且使可用的包装引线不会与其他引线形成短路。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中一定数量的毗连引线没有被直接连接到芯片座上，这些引线在包装之内一起由一金属条进行短路处理，从而为从那些引线出发的大量结合接线提供便利。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中一些引线没有被直接连接到芯片座上，这些引线有一T形状(从顶部视图来看)，以致于包装之内的导线宽度比包装外部的导线宽度要宽，因此与通常导线宽度相比，可以容纳更多结合接线。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种具有一芯片座的导线框架，其中一半导体芯片被安装在所述的导线框架之上，其使用焊接剂或传导性粘合剂(举例来说，银填充环氧基树脂)的一传导层，其中芯片座和任何连接到芯片座的引线实质上和半导体芯片或底基的背面具有相同的电位。芯片座电位在典型情况下可以是引入一集成电路中的“接地电”，且可以是例如垂直DMOS等垂直装置(无论是否具有平面的或电缆沟闸门的装置多样性)中的″漏电″电位。在一实施例中，一结合接线(或多个结合接线)被附加到芯片顶端表面(以电气方式连接到实质上与底基或芯片的背部相同的电位)上的一种结合座(或多个结合座)，该结合接线被向下结合到芯片座(即一种″向下结合”)，或被向上结合到任何被附加到芯片座的引线之上，因此通过结合接线较低的并联电阻实质上缩短了底基的串联电阻。
本发明的另一种实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种具有一芯片座的导线框架，其中一半导体芯片被安装在所述的导线框架之上，其使用一种绝缘层粘合剂(举例来说，不含银填充的环氧基树脂)，其中芯片座和任何连接到芯片座的引线实质上和半导体芯片或底基的背面具有不相同的电位。在一较佳实施例中，一种附加到芯片顶端表面上的一种结合座上的结合接线(且不以电方式连接到底基或背部电位)被向下结合到芯片座(即“向下结合”)或向上结合到任何附加到芯片座的引线之上。
本发明的另一实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中至少两个没有被连接到包装相反侧面上的芯片座的导线一起被其他传导性导线框架材料的一种连续铜构件在包装内部形成短路。
本发明的另一实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中至少两个没有被连接到包装相同侧面上的芯片座的导线一起被其他传导性导线框架材料的一种连续铜构件在包装内部形成短路。
本发明的另一实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种具有一个或二个芯片座的导线框架，其中只有一个引线被直接连接到任一芯片座。在这种例证中，被固定到芯片座的引线改良了包装的热阻(与没有引线被固定到芯片座的实施例相比较)，但是它不提供一种较大的芯片座或芯片。
本发明的另一实施例包括一种半导体包装，其具有J形或反鸥翅形导线，其包含一种导线框架，其中芯片座直接被连接到包装相反侧面上的至少两个导线，且可能在例证中包括被固定到芯片座的包装的每一个相反侧面上的两个或三个导线。在这个实施例中，该芯片座被放大到由塑料体构成的芯片座最小可能封装。
本发明的另一实施例包括一种半导体包装，其具有J形或反鸥翅形导线，使用传统的表面安装焊接技术将该导线焊接到一个人计算机主板，其中将包装附加到个人计算机主板的浸湿和焊接质量能在包装的侧面上沿着导线接触个人计算机主板传导迹线的地方得到视觉检查。
本发明也包括一种算法以便在任何给定的所需或预定的个人计算机主板轨迹的情况下产生最大可能的芯片座尺寸(因此产生最大的芯片尺寸)。被算法放大生产而产生出来的芯片尺寸将会事实上在每个形式因素或成型包装中都比传统鸥翅包装芯片更大。
本发明的这些和其他实施例，以及它的优势和特征，将结合下文和附图得到更详细地描述。
附图说明
图1A是传统的六导线包装的简化透视视图。
图1B是图1A中的传统六导线包装的简化示意视图。
图1C是图1A中的传统六导线包装的简化示意视图，显示包装体里面的导线框架。
图1D是图1A中的传统六导线包装的简化示意视图，显示包装体里面的导线框架、芯片和结合接线。
图1E是传统六导线包装的一种替代配置的一种简化示意视图。
图1F显示图1A的传统六导线包装的一种简化截面视图。
图2A显示被放置在个人计算机主板上的图1A的传统六导线包装的一种简化截面视图，包括尺寸。
图2B显示图1A的传统六导线包装的一种简化示意视图，包括尺寸。
图2C显示被放置在个人计算机主板上的图1A的传统六导线包装的一种简化示意视图，包括尺寸。
图3A是传统六导线包装的另外一种配置的简化示意视图。
图3B是图3A中所示的传统六导线包装的一种简化示意视图，包括尺寸。
图3C是传统六导线包装的另外一种配置的简化示意视图，显示包装体里面的导线框架、芯片和结合接线。
图3D是传统六导线包装的另外一种配置的简化示意视图，显示包装体里面的导线框架、芯片和结合接线。
图3E是传统六导线包装的另外一种配置的简化示意视图，显示包装体里面的导线框架，芯片和结合接线。
图4A是传统八导线包装的简化透视视图。
图4B是图4A的八导线双芯片座包装的简化示意视图，显示芯片、导线框架和结合接线。
图4C是八导线双芯片座包装的另外一种配置的简化示意视图，显示芯片、导线框架和结合接线。
图4D是八导线双芯片座包装的另外一种配置的简化示意视图，显示芯片、导线框架和结合接线。
图4E是八导线单一芯片座包装的另外一种配置的简化示意视图，显示芯片、导线框架和结合接线。
图4F是八导线单一芯片座包装的另外一种配置的简化示意视图，显示芯片、导线框架和结合接线。
图5A是传统包装相对于符合本发明的包装实施例(两者都被安装在个人计算机主板上)的截面视图，包括尺寸。
图5B是符合本发明的包装的一种实施例的放大比例视图。
图5C显示热能(热量)经过图5A所示的包装流动的示意视图。
图6A是符合本发明一种实施例的六导线包装的一种实施例的简化透视视图。
图6B是图6A中显示的六导线包装的一种简化示意视图。
图6C是图6B中显示的六导线包装的一种简化末端视图。
图6D是图6A中显示的六导线包装的简化边缘视图。
图6E是符合本发明的六导线包装的另外一种实施例的简化截面视图。
图6F是符合本发明的六导线包装的另外一种实施例的简化末端视图。
图6G是符合本发明的六导线包装的一种替代实施例的简化示意视图。
图6H是图6A的六导线包装的简化示意视图，显示芯片、导线框架和结合接线。
图6I是符合本发明的六导线包装的另一种替代实施例的简化示意视图。
图6J是符合本发明的六导线包装的另一种替代实施例的简化示意视图。
图6K是符合本发明的六导线包装的另一种替代实施例的简化示意视图。
图6L是符合本发明的六导线包装的另一种替代实施例的简化示意视图。
图6M是符合本发明的六导线包装的另一种替代实施例的简化示意视图。
图7A是符合本发明的八导线包装的实施例的简化透视视图。
图7B是图7包装的简化示意视图，显示芯片、导线框架和结合接线。
图7C是符合本发明的八导线包装的一种替代实施例的简化示意视图，显示两个芯片、一种单一芯片座导线框架和结合接线。
图7D是符合本发明的八导线包装的另一种替代实施例的简化示意视图，显示两个芯片、一种双芯片座导线框架和结合接线。
图7E是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图7F是符合本发明的八导线包装的一种实施例的简化截面和示意视图，包括尺寸，该包装没有导线被连接到芯片座。
图7G是符合本发明的八导线包装的替代实施例的一种实施例的简化截面和示意视图，包括尺寸，该包装具有直接连接到芯片座的导线。
图8A是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图8B是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图8C是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图8D是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图8E是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图8F是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图9是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图10是符合本发明的八导线包装的另一种实施例的简化示意视图，显示芯片、导线框架和结合接线。
图11是符合本发明的八导线包装的一种进一步实施例的简化示意视图，显示芯片、导线框架和结合接线。
图12A是符合本发明的八导线包装的一种进一步实施例的简化示意视图，显示两个芯片、双芯片座导线框架和结合接线。
图12B是符合本发明的八导线包装的一种进一步实施例的简化示意视图，显示两个芯片、双芯片座导线框架和结合接线。
图13A是符合本发明的八导线包装的一种进一步实施例的简化示意视图，显示双芯片、双芯片座导线框架和结合接线。
图13B是符合本发明的八导线包装的一种进一步实施例的简化示意视图，显示双芯片、双芯片座导线框架和结合接线。
图14显示符合本发明实施例的多个包装类型的简化透视视图。
图15是符合本发明的六导线包装的一种实施例的简化示意视图。
图16A-B是符合本发明的不对称多芯片八导线包装的实施例的简化示意视图。
图17是符合本发明的包装的一种实施例的简化截面份视图，显示包装体的内部元件。
图18A是符合本发明的包装的另一种实施例的简化透视视图，显示内部元件，而不显示包装体。
图18B是由图18A的包装所代表的电路的示意图。
图19A是符合本发明的包装的另一种实施例的简化透视视图，显示子组合1900的内部元件，而不显示包装体。
图19B是由图19A的包装所代表的电路示意图。
图20A说明符合本发明的一种实施例的6导线TSOP类型的包装的简化透视视图。
图20B说明符合本发明的一种实施例的8导线TSOP类型的包装的简化透视视图。
图20C说明符合本发明的一种实施例的12导线TSOP类型的包装的简化透视视图。
图20D说明符合本发明的一种实施例的14导线TSOP类型的包装的简化透视视图。
图20E说明针对图20C的包装的导线框架的第一实施例的简化示意视图。
图20F说明针对图20C的包装的导线框架的第二实施例的简化示意视图。
图20G说明针对图20C的包装的导线框架的第三实施例的简化示意视图。
图20H说明针对图20C的包装的导线框架的第四实施例的简化示意视图。
图20I说明针对图20C的包装的导线框架的第五实施例的简化示意视图。
图20J说明针对图20C的包装的导线框架的第六实施例的简化示意视图。
图20K说明针对图20C的包装的导线框架的第七实施例的简化示意视图。
图20L说明针对图20C的包装的导线框架的第八实施例的简化示意视图。
图20M说明针对图20C的包装的导线框架的第九实施例的简化示意视图。
图20N说明针对图20C的包装的导线框架的第十实施例的简化示意视图。
图20O说明针对图20C的包装的导线框架的第十一实施例的简化示意视图。
图21A说明符合本发明的8导线MSOP类型的包装的实施例的简化透视视图。
图21B说明符合本发明的十二导线MSOP类型的包装的实施例的简化透视视图。
图22A说明符合本发明的8导线SOP类型的包装的实施例的简化透视视图。
图22B说明符合本发明的十二导线SOP类型的包装的实施例的简化透视视图。
具体实施方式
依照本发明的实施例，提供用于设计针对微电子装置的、具有空间效率的包装的装置和技术。符合本发明实施例的包装将包装轨迹内更大的空间分配到被包装的芯片上，且在一些实施例中提供经过改良的包装热阻，提供大量的结合接线，提供经过改良的结合接线角和定位，且容纳单一和多重芯片，同时为包装保持紧凑的垂直侧面。下文将提供有关本发明各种方面更为全面的详细讨论。
本发明的实施例提供具有空间效率的包装设计，针对低引线数，以及典型情况下用于便携式应用的小轨迹电子装置。在符合本发明的一种实施例中，本发明提供具有空间效率的包装设计，其中包装的暴露导线脚向后折叠，位于包装的下面，且因此允许具有较大宽度的被包装的芯片占据由传统(普遍被称为″鸥翅″)包装的侧面-延伸的导线脚所占用的周边轨迹区域。包装体外部表面的凹口可以接受导线脚的两端，因此允许出现被减小的垂直包装侧面。本发明适用于小轨迹包装，该包装在尺寸上经常小于7毫米，且通常不应该与较大的高引线数包装相混淆，该高引线数包装经常和存储器芯片一起用于计算机、微处理集成电路和同类装置。这种包装可能包括超过100个引线。许多模拟和功率包装都有少于24个引线，且通常有3到8个引线。本发明的这些和其他细节将在当前介绍中全文出现，且更具体出现在下文。
这里，我们在下面提供了许多附图和描述来说明这些特征。在一种具体的实施例中，包装设计针对一种给定的个人计算机轨迹提供一种较大的包装体，因此可以容纳一个较大的半导体芯片，且具有较小的侧面，这一点是许多移动计算机应用所需要的。
如图所示，图5A是传统包装500相对符合本发明的一种实施例的包装502的截面视图，包括侧部和垂直尺寸。包装502包括用一种注塑形成混合物形成的包装体512。一种能用于形成包装502的、适当类型的注塑形成混合物包括环氧基的混合物，例如由Sumitomo化学品公司生产的6600CR或6300H材料。有关特别的注塑成型材料的选择当然将会根据具体包装应用的特定需求而发生改变。
芯片513与芯片座515形成实际的接触。典型情况下，芯片座515是定型导线框架的部份，该框架包括从包装体512的侧面向外延伸的导电导线514。导线经过结合接线或作为芯片座515的集成部分而与芯片513形成电接触。导线框架可以用各种类型和厚度的材料来形成，该框架展现了所需的物理特性，例如延展性和高度的导电和导热性。用于导线框架的适当的导线材料包括金属和合金。可能用来形成导线框架的金属是铜。一种可能用来形成导线框架的合金是合金42。用于导线框架的具体材料的选择当然是由具体包装应用的需要所决定的。典型地，导线框架和导线的厚度是5密耳(125微米)，比用于封装大集成装置、高引线数装置的包装的导线要薄许多。
因为包装502的具有空间效率的设计，较大尺寸的芯片513和较大尺寸的包装体512可以占据如传统包装500同样尺寸的轨迹。具体而言，图5A显示的包装结构502提供特殊的包装体512，其宽度(WbodyB)大约比传统包装体500的宽度(WbodyA)大1.6倍。这种较宽的包装体宽度反过来可以封装芯片503，其宽度(WchipB)大约比传统包装500的芯片501的宽度(Wchip)大1.8倍。
该包装设计也具有其他所需的特征。举例来说，相对于包装体的宽度的芯片宽度比例要大于大约60％，较佳实施例中大于大约75％。另外，包装宽度(WbodyB)相对于包装轨迹的宽度(Wpcb)的比例大于约90％。
符合本发明的一个实施例的包装的比例与传统包装的比例形成了对比。具体而言，图5A显示的传统包装具有的包装体宽度：被封装的芯片宽度(WbodyA：Wchip)比例约为30％，而轨迹宽度：包装体宽度(Wpcb：WbodyA)约为50％。当然，包装具体长度和宽度，以及相应的侧面包装尺寸比将根据应用而变化。
图5A也显示传统和新型包装的垂直尺寸。具体而言，传统包装500展现了包装体厚度(Zpkg)，芯片厚度(Zchip)，和整体的垂直侧面(ZprofileA)。符合本发明的一个实施例的包装502显示和传统包装相同的包装体厚度(Zpkg)，相同的芯片厚度(Zchip)，和相同的垂直侧面(ZprofileB)，因此上文描述的、经过提高的空间效率并不是以牺牲较高的垂直包装侧面而获得的。
图5A显示了传统的小轨迹包装和符合本发明的包装实施例之间的其他重要区别。举例来说，导线514的外部部分514a从包装体512投射出来，然后急剧向下变向形成第一角A，在较佳实施例中相对于包装体的平面大于90°。尽管角A可以在多个角度范围内实施，且仍然能实现针对个人计算机主板轨迹改良实现一个芯片区域，举例来说，任何超过75°的角，但是当角A至少是90°时(即垂直于主板)且在较佳方法中大于90度时，可以获得最大的优势。在大约90°和100°之间的一个角度上，可以产生良好的区域利用改良结果。对于大于这个范围的钝角而言，导线514的弯曲(形成)可能变得更加困难，且甚至更大的角度能迫使塑料体尺寸WbodyB被减少，从而抵消任何芯片区域优势。
在这个例证中，导线脚514b折叠在包装体的下面，且是笔直的，并以约1-8°，较佳方法是6±2°的第二角B相对于下面的个人计算机主板的平面发生倾向。作为这种配置产生的结果，导线514的外部部分514a被定位在相对于导线脚514b呈小于90°角的位置。
相反地，针对传统的包装，导线504的外部部分504a从包装体503投射出来，然后最终向下变向，相对包装体的平面形成小于90°的第一角。因此，导线脚504b向外延伸到达较远的距离，在包装轨迹的周边部分占据至少Wfoot的长度。这种周边尺寸的增加对整体浪费区域有很大的影响，因为任何规则的几何物体，例如长方形、圆或正方形，都在它的周边具有最大的面积。不同的是，已经得到揭示的包装502的发明提供了相对于传统包装500的两个差别。
首先，因为传统包装导线向外弯曲(即，具有一个小于90°的角，且在典型情况下角度小到70°-80°)，所以针对导线弯曲的区域增加了包装的周边区域。第二，因为传统包装500的导线脚504b指向外部，而不是指向内部(如同经过揭示的包装502内的导线脚514b的情况)，所以它把尺寸Wfoot加入包装的周边。在经过改良的包装502中，导线向内朝包装折叠，因此不会将周边的区域加入包装。
相比较而言，由向内弯曲的导线脚保留的外设区域大于钝角A设计的改变。总体而言，与传统包装的包装体宽度WbodyA相比，这些特性针对相同的个人计算机主板尺寸Wpcb在包装体宽度WbodyB方面提供了一种实质上的改良。
图5A也显示了导线脚514的一端514c被凹进包装体512的侧面中的槽口516里面。槽口516的深度可能大约是导线厚度(Zlead)的2/3，这一点在传统包装和符合本发明的一个实施例的包装都是相同的。包装502的槽口516因此允许在包装体512和个人计算机主板之间的垂直间隙Z2比传统包装体和个人计算机主板之间的垂直间隙Zl小。这一点进一步减少符合本发明的一个实施例的包装的垂直侧面。虽然槽口可能在包装高度ZprofileB方面提供额外的减少，但是它的关键性特征在于启动向内弯曲的导线脚，而不增加侧面高度，不会使其大于传统包装的高度ZprofileA。槽口516进一步使导线脚514b能向上相对于个人计算机主板形成角度，以便在主板安装期间改良焊接浸湿。不需要一种完全平面的导线脚514b，因为它能在个人计算机主板的波焊期间导致包装“飘浮”在溶化的焊接剂之上。
图5B是符合本发明的包装的一个实施例的放大比例视图。将八导线包装502和503与标尺550进行比较，可以揭示包装502和503的小尺寸，其尺寸要用毫米来测量。这一点可以比较封装较大集成、高引线数装置的较大尺寸的包装，例如用厘米为单位测量的微处理器和存储器芯片。
图5C显示热能流过包装502的示意图。具体而言，芯片513的操作产生热量，该热量将经过两条路径之一从包装中散发出去。产生的热量中有少于10％的部分沿着第一热量流动路径520流出芯片513，直接进入周围的注塑成型的塑料包装材料522之内，然后热量从这里被辐射进入环境之内。操作芯片513产生的热量中剩余的90％部分沿着第二热量流动路径524流入芯片座515。然后，这种经过转移的热量从芯片座515流动到导线514。导线514将热量抽取到外部的环境，且抽取到迹线517和下面的个人计算机主板519，热量可以在这里被散发。
在这种热量转移过程的每个阶段，一种针对与每个包装元件(即半导体芯片，注塑形成的塑料包装材料，芯片座和导线)相关的热量流的(热)阻决定了将热能从操作芯片传导出去的整体效率。一种特别提供与芯片座集成在一起的导线的导线框架能在实质上改良热量流动并远离芯片的过程，因为不需要热量流过热阻更大的塑料包装体材料。
图6A是符合本发明一种实施例的六导线包装的一种实施例的简化透视视图。包装600包括包装体602和暴露的导线部分604。图6B是图6A显示的包装的简化示意图。图6C是图6A显示的包装的简化末端视图，说明暴露的导线部分604的圆形J-形。图6D是图6A显示的六导线包装的简化边缘视图。
图6E是显示图6A的包装的垂直尺寸的末端视图。图6E的包装600特别提供J形的导线脚604a，其在包装体602的下面折叠形成一个圆形的侧面，显示曲径R。图6E的包装因此通过释放之前由导线脚占据的包装轨迹的外设区域而完成了具有空间效率的设计，此时该外设区域由具有更大宽度的包装芯片所占据。
图6a-6E已经结合具有J-形导线脚的包装描述且说明了本发明的实施例，该形状具有一种统一的曲率半径。虽然这种导线形状可以用于将最大空间效率分配给包装，但是它的确可以稍微增加包装的垂直侧面。尽管一个J形导线可能在包装中与槽口联合起来，以便减少包装侧面高度受到的冲击，但是通常更难控制半圆弯曲的曲率(因此难以控制高度)，相反，较容易在大体积制造中使用导线形成(弯曲)机器执行图5A所示的简单的L形弯曲。导线的垂直部分展现一种小于90°的角度，该角度无法改良芯片-到-主板的区域利用。
因此，图6F是符合本发明的六导线包装的一种替代实施例的简化末端视图，其中从包装体624投射出来的导线622具有一种反鸥翅形状，以致于导线脚622在包装体624的下面折叠，相对于个人计算机主板628的迹线626形成约4-8°之间的倾角。作为这种成角的、而不是圆形导线脚形状的结果，图6F的包装620展现了一种垂直侧面(Zprofile)，该侧面比具有相等包装体厚度、使用一种圆形的J形导线脚的包装的垂直侧面(图6E.的Zprofile)更短。
图6G是符合本发明的六导线包装的另一实施例的简化截面视图，该实施例进一步减少了包装的垂直侧面。如同图6F的包装那样，图6G的包装630包括从包装体634投射出来、且在包装体634下面向后折叠成反鸥翅形的导线632。然而，包装630的包装体634进一步包括经过配置用来接受导线脚632的末端632a的槽口636。提供凹口636来接受导线脚632的末端632a，这样做可以有效地降低包装的底端和个人计算机主板之间的间隙，且因此甚至可以相对于图6F的包装的垂直侧面(Zprofile)减少由包装630提供的垂直侧面(Zprofile)。在本发明的一种实施例中，槽口可能容纳和导线厚度2/3相等的导线脚末端的长度。
大体上，图6G显示的开有槽口的反鸥翅形导线和包装实施方式比图6F中的没有槽口的包装的实施方式或图6C的真正J形的导线更有优势。所有的三种包装，6C，6F和6G都是符合本发明的包装家族的发明性变体。因为包装体与它的导线的导线脚发生重叠，而且因为主要的导线弯曲具有实质上的直角或钝角A，所以符合本发明的实施例的包装应该被认为是展现了一种″宽体″侧面，且能被考虑为一种″JW″类型的包装。
该包装设计也有其他所需的特征。举例来说，包装体厚度相对于整体垂直侧面的比例(Zpkg：ZprofileB)大于大约90％，且在较佳方法中，大于大约95％，可以比得上传统包装高度，且比符合本发明的一种实施例的具有空间效率的包装的实施例的比例更大，而本发明实施例使用J形和反鸥翅形导线。
图6H是图6A的六导线包装的简化示意视图，通过例证显示了包装体602的内部元件。包装600包括四个与芯片座606集成的导线604a-d。因为导线604a-d被固定，即被短路到芯片座，导线604a-d能被认为是一个电引线，但是可以被认为是四个热引线。剩余的一个导线604e经过结合接线610被连接到芯片608。另一个剩余的导线604f特别提供一个长的内部部分，其经过结合接线612被连接到芯片608。四个短路的导线和两个独立导线一起包含一个三电引线、四热引线包装。图6H显示的包装和导线框架提供多个重要的优势。
包装600的优势之一是它可以有效地利用可得的轨迹区域，以致于芯片608能占据40％的轨迹。这个数字和与图3D显示的传统包装有关的13％轨迹利用率相比是一种相当大的进步。造成较大的芯片尺寸和经过改良的区域效率的原因之一在于基本″JW-类型包装观念″的结果，即将J-形导线或反鸥翅形导线与一种宽体塑料成型联合起来为一给定主板空间造成更可用的区域。
造成较大芯片区域的另一原因在于芯片座606可以被扩大到在塑料体602的边缘的距离605之内。与图2C的传统现有技术包装比较，距离605是一个小很多的尺寸，其中从塑料体边缘102插进的芯片座106的封装距离是X2和X3的和。现有技术尺寸X2+X3可能是最小允许封装尺寸605值的2到3倍。尺寸605在图6H的包装中被减小，因为导线604a-d的集成性质提供了经过增强的、稳定导线不受运动干扰的物理力量。因为导线604a-d通过它们和芯片座606的集成形成而被固定到包装上，所以需要减少压缩包装体材料的厚度，以便防止导线偶然漏出，而且芯片座能被在包装的边缘里面往后放置较短的距离，允许更多区域被分配到芯片座和芯片。
在经过增加的、可以分配到集成导线的芯片座区域方面的优势可以在图6H显示的包装/导线-框架配置中得到双体验。具体而言，集成导线出现在包装的两个侧面(导线604a-b在一种侧面上，而导线604c-d出现在相反的侧面上)。芯片座也被沿着包装长度而延长，到达导线604e和604f内部部分的最小允许尺寸。
和芯片座606集成在一起的导线604a-d也提供了增加散发从芯片608产生的热量的优势。具体而言，因为有在芯片座606和集成导线604a-d之间接触的大导线表面区域，这些导线能成功地引导大量热量从操作芯片出发经过芯片座而离开包装。然后，外部部分的集成导线可以允许过度热量被散发进环境之内，且尤其被导入印刷电路板之内，这里热量可以被传布到一种较大的区域之上，然后可能被幅射出去，或通过对流带进空气之内。
图6H显示的包装的另一种优势在于延长的导线604f和芯片608之间的低电阻电接触，这种接触之所以可能出现，是因为有大量结合接线612被连接到芯片，且因为那些结合接线可以沿着芯片608的的长度得到分配，可以在芯片表面、且沿着芯片表面提供较统一的电流传导。
如果，举例来说，该导线被用于一种低电流信号，例如与电源MOSFET进行的一种闸门连接，那么在所显示的图中，与604f的长度相比，导线604e显得较短。如果必需以更平均的方式分配来自导线604e和604f的接线，那么导线可以具有更相等的长度，以方便在结合接线长度和位置方面进行最佳的平衡。
长导线604f的内部部分在制造期间由固定导线609所稳定，该导线在注塑形成之前和之间都继续与导线框架相连接。在注塑形成之后，当导线604a-f被从导线框架割离时，固定导线609被调节到最小可能的尺寸，以便不在实质上从包装的塑料体中凸出。
图6I是符合本发明的六导线包装的一种替代实施例的简化示意视图，显示包装体651的内部元件。包装650包括导线框架659，其包括芯片座658和导线654，该导线包括在包装体651里面的内部部分654a和从包装体651突出的外部部分654b。因为包装650具有空间效率的布局，芯片座650占据的宽度比图1C显示的传统包装的芯片座要大很多。具体而言，这种包装-导线-框架组合的较大芯片尺寸和经过改良的区域效率是基本″JW-类型包装观念″的结果，即J-导线形状或反鸥翅形导线的组合与一种宽体注塑形成的联合针对一给定主板空间产生了更可用的区域。
具体而言，由于与芯片座连接的导线，包装650并不提供经过增加的芯片尺寸。在这种包装中，没有导线被连接到芯片座。因此，包装650能被认为是六电引线、零热引线的包装。所以，尽管包装650在其最大芯片尺寸方面可以提供使用现有技术的传统包装所无法提供的优势，但是它不能针对提供不同信号或电位的六个不同电连接的包装提供一种低热阻解决方案。在这种导线框架设计中，任何一个或甚至两个导线都可能被连接到芯片座，以便以减少不同电连接的数字为代价来改良包装的热阻。然而，芯片座区域依然固定在其最狭窄的部分所决定的宽度上，且图6I的芯片座尺寸可以被修改，而不改变、或改良可使用的芯片座区域。变体实施例包括具有六电引线和零热引线(图6I)，六电引线和1热引线(图6J)，和五电引线和2热引线(图6K)的包装。
具有更多数量的热引线的包装，即集成到芯片座的导线，提供了经过改良的热阻，但是在接线结合角度和配置方面的灵活性减少了。这种包装中的某些导线可能被短路到芯片座且可能彼此形成短路。
图6J是符合本发明的六导线包装的一种替代实施例的简化示意视图，显示包装体671的内部元件。包装670包括导线框架679，其包括芯片座678和导线674a-f，该导线包括在电方面独立的导线674a-e和与芯片座连接的导线674f。与芯片座连接的导线改良了包装的能力，使其可以导引热量，且因此降低了它的热阻。因为包装670具有空间效率的布局，芯片座678占据的宽度远远大于图1C显示的传统包装的芯片座宽度，但是其可用的芯片座区域不比图6I的包装650大。具体而言，由于与芯片座连接的导线，包装670并不提供一种经过增强的芯片尺寸。它的较大的芯片尺寸和经过改良的区域效率是基本″JW-类型包装观念″的结果，即J-导线形状或反鸥翅形导线的组合和一种宽体注塑形成的联合针对一给定主板空间产生更加可用的区域。
图6K是符合本发明的六导线包装的一种替代实施例的简化示意视图，显示包装体681的内部元件。包装680包括导线框架689，其包括芯片座688和导线684a-f，该导线包括在电方面独立的导线684a-d和与芯片座连接的导线674e-f。与芯片座连接的导线改良了包装的能力，使其可以导引热量，且因此降低了它的热阻。因为包装680具有空间效率的布局，芯片座688占据的宽度远远大于图1C显示的传统包装的芯片座宽度，但是其可用的芯片座区域不比图6I的包装650大。具体而言，由于与芯片座连接的导线，包装680并不提供一种经过增强的芯片尺寸。它的较大的芯片尺寸和经过改良的区域效率是基本″JW-类型包装观念″的结果，即J-导线形状或反鸥翅形导线的组合和一种宽体注塑形成的联合针对一给定主板空间产生更加可用的区域。对于在一种六引线包装中具有四电引线的包装，其他的导线框架配置，例如图6L显示的例子，也是有优势的。
图6L是符合本发明的六导线包装的另一种替代实施例的简化示意视图，其共享包装体661的内部元件。包装660包括导线框架669，其包含集成到芯片座668的导线664a-b。导线664c-f并不集成到芯片座668，即并不在电方面经过导线框架而短路。集成导线664a-b提供的优势在于将热量更多地从芯片座668散发和传导到个人计算机主板和周围区域，而具有空间效率的设计允许芯片座668实质上被拓宽，但只有在侧面范围内(即沿着包装的长度)在一端到达距离导线664c-d的内部部分的最小允许的间隔，且在包装的另一端到达距离导线664e-f的内部部分的最小间隔。
包装660提供最佳的结合位置和角度，因为在芯片座的所有四个角落上都可得到导线。要使单一芯片从进一步扩大的芯片和芯片座区域中获益，在一个六导线包装中至少有三个引线必须被连接到芯片座。
图6M是图6A的六导线包装的简化示意视图，通过例证显示包装体692的内部元件。包装690包括三个集成到芯片座696的导线694a-c。因为导线694a-c被固定，即电路短路到芯片座，它们能被认为是一个电引线，但被认为是四个热引线。三个剩余的导线694d-f经过结合接线696被连接到芯片698。三个短路的导线和三个独立的引线一起包含一个四电引线、三热引线包装。在图6M中显示的包装和导线框架提供了多个重要的优势。
包装690的一种优势在于它能有效地使用可得的轨迹区域，以致于芯片698占据40％的轨迹。这个数字和与图3D显示的传统包装有关的13％轨迹利用率相比是一种相当大的进步。造成较大的芯片尺寸和经过改良的区域效率的原因之一在于基本″JW-类型包装观念″的结果，即将J-形导线或反鸥翅形导线与一种宽体塑料成型联合起来为一给定主板空间造成更可用的区域。
造成大芯片区域的另外一个原因在于芯片座696能被扩大到塑料体692的距离695之内(该距离是一个比图2C的传统现有技术包装小很多的尺寸，其中从塑料体边缘102插进的芯片座106的封装距离是X2和X3的和)。现有技术尺寸X2+X3可能是最小允许封装尺寸695值的2到3倍。尺寸695可以被进一步减小，因为导线694a-c被固定到芯片座696上，不受运动干扰，而且不会造成导线在加工、处理和个人计算机主板组装期间偶然漏出塑料体。
集成到芯片座696的导线694a-c也提供优势，可以增强散发来自芯片698的热量。具体而言，因为在芯片座696和集成导线694a-c之间进行接触的大导线表面区域，这些导线能成功地引导大量热量从操作芯片出发经过芯片座而离开包装。然后，外部部分的集成导线可以允许过度热量被散发进环境之内，且尤其被导入印刷电路板之内，这里热量可以被传布到一种较大的区域之上，然后可能被幅射出去，或通过对流带进空气之内。
图6M显示的包装的另一个优势在于低电阻电接触，这是由于被连接到芯片和导线694d-e的大量结合接线696，而且因为那些结合接线可以被沿着芯片698的长度得到分配，以便在芯片表面和沿芯片表面提供更统一的电流传导。针对这些导线的结合接线的可用区域可以通过扩大包装体692内部的导线宽度(形成一个或多个T形导线)、或通过用一条金属条连接两个导线、因此导致两个(或三个)独立导线短路来得到进一步改良。下面的表4比较了图6H-6M显示的包装的一些属性。
表4
包装轨迹：SC70
类型：JW(反鸥翅，宽体)
芯片数字：1
外部导线数字：6
  连接   区域效率      参照   执   制造商
  总引线数量   导线倾角  电引线数量   执引线数量 集成芯片座导线数量 自由导线数量   芯片区域   个人计算机主板区域   区域比率   图号   ID号   大致θja   BondingWire#&Angles
  mm   mm2   mm2   ％   ℃/W
  6   0.5  6   0 0 6   1.5   4.2   36   6I   650   200   优秀
  6   0.5  6   1 1 5   1.5   4.2   36   6J   670   150   好
  6   0.5  5   2 2 4   1.5   4.2   36   6K   680   120   中等
  6   0.5  5   2 2 4   0.8   4.2   19   6L   660   100   优秀
  6   0.5  4   3 3 3   1.87   4.2   45   6M   690   80   好
  6   0.5  3   4 4 2   1.47   4.2   35   6H   600   62   中等
尽管到目前为止结合一个具有六导线的包装描述且说明了本发明，但是本发明并不限于具有如此数量导线的包装。因此，图7A是符合本发明的八导线包装的实施例的简化透视视图。
通过增大包装或通过减少导线的倾角和宽度，可以使一个包装具有更多的导线。举例来说，现有技术中一个通常的导线倾角是1毫米，但现在可以在大体积个人计算机主板组合中制造0.65毫米和0.5毫米的导线倾角。下面表5描述了导线倾角的一些其他组合、包装尺寸、以及相应的导线数量，作为例证。在该表中，术语″包装体长度″是包装侧面上塑料包装体的长度，导线就位于这个塑料体上。
                              表5
  包装名称   包装体长度   导线倾角     导线宽度     导线数量
  SC70JW-4   20mm   1mm     0.35mm     4
  SC70JW-6   20mm   0.65mm     0.3mm     6
  SC70JW-8   20mm   0.5mm     0.25mm     8
  TSOP8-JW   29.5mm   1mm     0.35mm     8
  TSOP10-JW   29.5mm   0.65mm     0.3mm     10
 TSOP12-JW   29.5mm     0.5mm     0.25mm     12
包装700包括反鸥翅形导线704，其从包装体702投射出来，且进入槽口701之内。从包装702的相反侧面投射出来的四个导线在图7A中是看不得见的。然而，在一种替代实施例中，导线704可以是J形的，且塑料体702可以或可以不包括槽口701。
图7B是图7A包装的简化示意视图，显示包装体702的内部元件。包装700包括被放置在芯片座708上、且经过结合接线710与每一个导线704a-h形成传递的芯片706。导线704a-h在包装体702的下面向后折叠，其导线脚的定位允许芯片座708延伸进入从前由传统包装设计的导线脚占据的轨迹区域之内，因此使芯片706可以具有更大的宽度。
具体而言，由于连接到芯片座的导线，包装700不提供一种经过增大的芯片尺寸。在这种包装中，没有导线被连接到芯片座。因此包装700能被认为是一种八电引线、零热引线的包装。所以，尽管包装700在其最大芯片尺寸方面可以提供使用现有技术的传统包装所无法提供的优势(因为包装700使用JW包装概念)，但是它不能针对提供不同信号或电位的八个不同电连接的包装提供一种低热阻解决方案。在这个导线框架设计中，任何一个、两个、或甚至三个导线都可以被连接到芯片座，以便改良包装的热阻(即以减少不同电连接的数量为代价)，但是芯片座区域依然固定在其最狭窄的部分所决定的宽度上。
图7C是符合本发明八导线包装的一种替代实施例的简化示意视图，也显示包装体722的内部元件。具体而言，包装720封装位于一单一芯片座725上的第一芯片723和第二芯片727。第一芯片723经过结合接线721被连接到导线724a-d，且第二芯片727经过结合接线729被连接到导线724e-h。依照上文结合图7B的描述，由于该包装具有空间效率的设计，芯片723和727可以占据包装体上较大的宽度。只要结合接线721和729具有合理的长度和结合角度，这些芯片也不必具有相同的尺寸或相同的构造或类型。
使用一种传导性附加层，例如焊接剂或银填充的环氧基树脂，可以将这两个芯片723和727都附加到共同的芯片座725，在这种情况下，两个芯片的底基将共享相同的电位。在可以替代的实施例中，使用一个绝缘层(例如没有银填充的环氧基树脂)，可以将一个或两个芯片安装在芯片座上，在这种情况下，两个芯片能得到偏极处理而具有不同的底基电位。
具体而言，由于连接到芯片座的导线，包装720并不提供一种经过增强的芯片尺寸。在这种包装中，没有导线被连接到芯片座。因此包装720能被认为是八电引线、零热引线包装。在这个实施例中，包装720包括双芯片723和727，尽管它们共享单一的芯片座725。所以，尽管包装720在其最大芯片尺寸方面可以提供使用现有技术的传统包装所无法提供的优势(因为包装700使用JW包装概念)，但是它不能针对提供不同信号或电位的八个不同电连接的包装提供一种低热阻解决方案。在这个导线框架设计中，任何一个、两个、或甚至三个导线都可以被连接到芯片座，以便改良包装的热阻(即以减少不同电连接的数量为代价)，但是芯片座区域依然固定在其最狭窄的部分所决定的宽度上。图7E是一种例证，其中一个导线被集成到芯片座，但是纳入集成的、与芯片座连接的导线并没有便于增加芯片座尺寸。
通过将两个芯片放在相同的芯片座上尽可能接近的放置，也可以用附加的区域来增加任一芯片723及[或]727的芯片尺寸。一种针对芯片-到-芯片间隔的通常最小尺寸在典型情况下是不小于0.1毫米(大约4个密耳)。
图7D是符合本发明的八导线包装的另一种替代实施例的简化示意视图，也显示包装体743的内部元件。图7D的实施例与图7C的包装720相类似，除了每个芯片742和746被放置在一分开的芯片座上。具体而言，包装740包括放置在第一芯片座741上的第一芯片742，和放置在第二的芯片座747上的第二芯片746。第一芯片742经过结合接线745被连接到导线744a-d，而第二芯片746经过结合接线749被连接到导线744e-h。另外，具有空间效率的包装设计使每个封装的芯片都能够比传统的、不具有空间效率的包装设计占据更多的包装宽度。
具体而言，由于连接到芯片座导线，包装740并不提供一种经过增强的芯片尺寸。在这种包装中，没有导线被连接到芯片座。因此，包装740能被认为是八电引线、零热引线的双芯片包装。在这个实施例中，包装740包括安装在分开的、不同的芯片座上的双芯片742和746。所以，尽管包装740在其最大芯片尺寸方面可以提供使用现有技术的传统包装所无法提供的优势(因为包装700使用JW包装概念)，但是它不能针对提供不同信号或电位的八个不同电连接的包装提供一种低热阻解决方案。在这个导线框架设计中，任何一个、两个、或甚至三个导线都可以被连接到芯片座，以便改良包装的热阻(即以减少不同电连接的数量为代价)，但是芯片座区域依然固定在其最狭窄的部分所决定的宽度上。
图7E是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体751的内部元件。包装750与图7B的包装700相类似，除了导线754d被集成到芯片座756以外，其提供上文提到的具有优势的热管理属性。而且，集成导线754d被以分开方式经过结合接线757连接到芯片758的终端。这种配置可以是有用的，其中芯片底基和另外的芯片终端被固定到相同的电压水平上，举例来说，其中MOSFET电源和底基得到接地处理。
图7F是符合本发明的八导线包装的实施例的简化截面和示意图，包括尺寸。包装760包括安装在芯片座766上的芯片762。导线764与导线框架芯片座766不形成电传递，除了使用结合接线进行连接(未显示)。包装体761封装芯片762和导线764的内部部分764a。导线764的导线脚764b由焊接772结合到个人计算机主板769的迹线770，以致于包装760占据轨迹773。下面的表6概述了图7F中标示的包装尺寸：
表6
图7F中标示的尺寸
    标示 描述
    Wpcb 包装轨迹的宽度
    Vpcb 包装轨迹的长度
    Wchip 芯片的宽度
    Vchip 芯片长度
    Wbody 包装体宽度
    Vbody 包装体长度
    X6 从芯片边缘到芯片的逆转
    X2 芯片边缘到非集成导线之间的距离
    Wlead 对立导线脚末端之间的距离
    X3 导线内部部分的长度
    X4 外部导线部分从包装体延伸的长度
    Wfoot 导线脚长度
上述参考的尺寸的最佳衡量可以针对给定尺寸的轨迹导致一种具有最大空间效率的包装。
图7G是符合本发明的八导线包装的实施例的简化截面和示意图，包括尺寸。包装780包括安装在芯片座786上的芯片782。在包装780的一个侧面上的导线784a-d被集成到芯片座786，且包装780的相反侧面上的导线784e-h没有被集成到芯片座786。包装体781封装芯片782和导线784的内部部分785。导线784的导线脚787由焊接剂792结合到个人计算机主板790的迹线789，以致于包装780占据轨迹793。下面的表7概述了图7G中标示的包装尺寸：
               表7
         图7G中标示的尺寸
    标示 描述
    Wpcb 包装轨迹的宽度
    Vpcb 包装轨迹的长度
    Wchip 芯片的宽度
    Vchip 芯片长度
    Wbody 包装体宽度
    Vbody 包装体长度
    X6 从芯片边缘到芯片的逆转
    X7 从芯片边缘到包装体末端的距离
    X2 芯片边缘到非集成导线之间的距离
    Wlead 对立导线脚末端之间的距离
    X4 外部导线部分从包装体延伸的长度
    X3 导线内部部分的长度
    Wfoot 导线脚长度
在图7G中显示的包装保留有图7F中显示的包装实施例的具有空间效率的设计，同时由于集成导线，允许对来自封装芯片的热量进行实质上的传导和散发。另外，上述参考的尺寸的最佳衡量能针对一给定的轨迹尺寸导致具有最大空间效率的包装。因为在包装一种侧面上的导线被集成到芯片座786，所以芯片座786的区域能被扩大到大于图7F中的芯片座766的尺寸。
图8是图7G显示的八导线包装简化示意视图，显示包装体781的内部元件。包装780包括集成到芯片座786的四个导线784a-d，以及由结合接线809连接到芯片782的四个导线784e-h。集成导线784a-d的一边定位和表面区域使热能可以从芯片782被带离并散发在外部环境中，且因为芯片座786的区域能被扩大到远远大于图7B中的芯片座708的尺寸。在芯片座786中的区域改良能超过传统包装的30％。
因为导线784a-d被固定了，即短路到芯片座，所以它们能被认为是一种电引线，但是被认为是四个热引线。四个剩余的导线784e-h经过结合接线809被连接到芯片782。四个短路的导线和四个独立引线一起包含一种五电引线、四热引线包装。
图8B是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体821的内部元件。包装820与图8A中显示的包装800相类似，除了导线824e-g用一种单一金属来形成，因此允许使用多个结合接线829来形成一种低阻接触，且与芯片826进行互相连接，并允许沿着芯片826的长度统一放置结合接线。
图8C是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体1011的内部元件。包装1010与图8A显示的包装800相类似，除了没有被集成到芯片座1012的导线1014a-e用一种单一金属1017形成，因此允许使用多个结合接线1015来形成一种低阻接触，且与芯片1013进行互相连接，并允许大量结合接线1015与芯片1013连接。导线1014e被分开的结合接线1016连接到芯片1013，且剩余的导线1014f-h被集成到芯片座1012。
图8D是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体841的内部元件。包装840包括集成到芯片座846的导线844a-c，其中所有的集成导线都被放置在芯片座846的相同侧面上。导线844a-c和芯片842之间经过结合接线847发生电子传递。在包装840剩余的五个非集成导线中，导线844d-g位于来自导线844的包装的相反侧面之上，且经过结合接线849与芯片842上的终端进行电传递。第八个、非集成导线844h与集成导线844c位于包装的相同侧面上，且经过结合接线850被连接到芯片842上的一分开终端。该包装因此包含一个六电引线、三热引线包装。
连接到844g的导线内部部分在一实施例中被延长，即在导线框架846的附近延长，以便于产生方便的结合位置和可以制造的结合角度。在制造过程中，844g的内部延伸部分由固定导线851所稳定，该导线的外部部分被夹住，且在注塑形成完成后被去除，且芯片和导线框架得到稳固的支持。
图8D的导线框架和包装提供许多优势。举例来说，相对于导线框架的导线定位允许与芯片842形成总数为六个的独立接触，该芯片可能是一种电源集成电路装置或MOSFET。同时，集成导线844a-c的一边定位和表面区域能够使来自操作芯片842的热量流出并在外部环境中消耗。除此之外，包装840的具有空间效率的设计使芯片842占据相当多的可得轨迹区域，正如上文结合其他新型包装设计详细描述的那样。导线844h也包括槽口854，以便允许芯片座846的尺寸在长度上得到进一步扩大。导线框架组件851在制造期间稳定导线844g的长的内部部分，以及在注塑形成之前稳定接线结合。包装840和它的导线框架使多个结合接线长度和角度成为可能，在芯片842的结合中提供了很大的灵活性。导线844可能在塑料体841的内部在宽度上得到扩大，以便改良包括一种L形导线(从一示意视图可见)的多个可能的结合接线，例如作为导线844d的部份的853或导线844f的T形导线特征852。
具体而言，因为在芯片座846和集成导线646a-c之间接触的大导线表面区域，这些导线能成功地引导大量热量从操作芯片出发经过芯片座而离开包装。然后，外部部分的集成导线可以允许过度热量被散发进环境之内，且尤其被导入印刷电路板之内，这里热量可以被传布到一种较大的区域之上，然后可能被幅射出去，或通过对流带进空气之内。
图8D显示的包装的另一种优势在于低阻电接触，由于被连接到芯片和导线844d-h的大量结合接线849，且因为那些结合接线能被沿着芯片842的长度、甚至沿着芯片842的侧面得到分配，以在芯片表面和沿着芯片表面提供更统一的电流传导。这种导线框架也便于在靠近芯片中心的位置形成接线结合，而不会过度使用长接线，因为导线被沿着芯片的两个侧面放置。
针对这种导线的结合接线的可用区域可能通过扩大包装体841之内的导线宽度而得到进一步的改良，例如形成一个或多个导线像导线844e-f的内部部分的T形导线，或通过使用一种像导线844d的内部部分的L形导线来改良。
可用来结合的导线的可用部分可以通过用一金属条连接两个或更多导线而得到进一步延伸，因此可以使两个(或三个)独立的导线短路成为一种单一的电连接。这种用于结合的导线条在图8E中通过例证得到说明，其中导线864e-f被金属条872进行短路处理，因此能比上图中的包装840方便更多的结合接线869。在其他的方面，图8E和8D的导线框架是相似的。三个导线864a-c形成一种单一的电连接，且作为集成到芯片座866的三热引线。导线864d和864g-h是独立的电连接。包装860一起形成了一种5电引线、3热引线包装，针对低阻包装提供了一种低热阻、大区域芯片、更多数量的电连接、以及大量具有最小长度或最佳定位的接线结合的优势。从芯片表面到导线框架的向下结合867也被说明为连结一种表面座连接到芯片座的方法。
图8F是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体881的内部元件。包装880包括集成到芯片座886的导线884b-c，其中所有的集成导线都被放置在芯片座886的相同侧面上。导线884b-c和芯片882之间直接经过芯片的背部芯片附件及[或]经过结合接线887发生电子传递，向下结合到来自芯片表面连接的芯片座。在包装880的剩余六个非集成导线中，导线884d-g位于来自导线884b-c的包装相反的侧面之上，且经过结合接线889和890与芯片882上的终端进行电传递。剩余的两个非集成导线884a和884h位于和集成导线884b-c的包装相同的侧面上，且经过结合接线888被连接到芯片882上。因此，包装包含六电引线、两热引线包装。如果导线884e和884f不被短路(未显示)，那么这种包装就会变成七电引线、两热引线包装。
连接到884g的导线的内部部分在一种实施例中被延长，即在导线框架886的附近得到延长，以便进行方便的结合定位和可以制造的结合角度。长导线884d和884g的内部延长部分在制造过程中由固定导线891所稳定，该导线的外部部分被夹住，且在注塑形成完成后被去除，且芯片和导线框架得到稳固的支持。
图8F的导线框架和包装提供许多的优势。举例来说，导线相对于实质上对称的导线框架的定位允许和芯片882形成总数为六个的独立接触，该芯片可能是一种电源集成电路装置或MOSFET。同时，集成导线884b-c的一边定位和表面区域能使热能有效地从芯片882中被带离出去、并被散发在外部环境中。除此之外，包装880具有空间效率的设计使芯片882能占据相当多的可得轨迹区域，正如上文结合其他新型包装设计详细描述的那样。导线884a和884h也包括槽口894，以便允许芯片座886的尺寸在长度上得到进一步扩大。
导线框架组件891在制造期间稳定导线884a和884g的长的内部部分，并在注塑形成之前稳固接线结合。包装880和它的导线框架使多种结合接线长度和角度成为可能，在芯片882的结合中提供灵活性。导线884e-f在内部包装体841中被捆扎在一起，以便改良包括一种∏形导线(从示意视图可见)的多个可能结合接线，例如892。因为集成导线被芯片座886所固定，那么它们不会在操作时候脱离包装，允许塑料体881内部的导线框架的插入895成为最小值。由于形成一种∏形导线的捆扎带892，被捆扎的导线884e-f上插入896也可能变得最小。
具体而言，因为有在芯片座886和集成导线8464b-c之间接触的大导线表面区域，这些导线能成功地引导大量热量从操作芯片出发经过芯片座而离开包装。然后，外部部分的集成导线可以允许过度热量被散发进环境之内，且尤其被导入印刷电路板之内，这里热量可以被传布到一种较大的区域之上，然后可能被幅射出去，或通过对流带进空气之内。
图8F显示的包装的另一种优势在于低阻电接触，这种接触之所以可能出现，是因为有大量结合接线889被连接到芯片和导线884e-h以及884a、884d、884g、884h，且因为那些结合接线可以沿着芯片882的长度、甚至沿着芯片侧面得到分配，在芯片表面且沿着芯片表面提供更统一的电流传导，或更多的独立连接。这种导线框架同样能方便在芯片中心附近进行接线结合，而不会过多使用长接线，因为非集成导线被沿着芯片的三个侧面放置。
图9是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体901的内部元件。包装900包括六个集成到芯片座906的导线904a-f。剩余的一个导线904g经过结合接线907被连接到芯片908。另一个剩余的导线904h特别提供了延长的内部部分910，该部分经过结合接线903被连接到芯片908，且导线框架组件909被用来在组装期间稳定延长的导线。
正如上文结合图8B中显示的包装实施例所描述的那样，集成到芯片座906的导线904a-f提供了一种优势，可以增强将热量从芯片908中散发出去，因为有6个集成芯片座导线，这一点可以提供非常低的热阻。包装两个侧面上的、连接到芯片座的引线提供的芯片尺寸也比没有合并集成导线的芯片座要大。延长的导线904h针对多个结合接线提供了空间优势，这些接线提供了与芯片908进行的低阻接触。和没有空间效率的设计传统包装比较，包装900进一步针对可得轨迹区域(JW-类型包装的一种特征属性)提供经过改良的利用。包装900因此包含一种三电引线、六热引线包装。
图10是符合本发明的八导线包装的另一种实施例的简化示意视图，显示包装体1001的内部元件。包装1000与图9中的包装900相似，除了非集成导线1004a-b由一种单一金属制成，该金属承受多个结合接线1005。包装1000因此保留空间效率，以及经过提高的、图9包装900的热管理属性，且显示与芯片1006形成较低电阻的接触。因此，包装1000包含一种两热引线、六电引线包装。
图11是符合本发明的八导线包装的进一步实施例的简化示意视图，显示包装体1101的内部元件。包装1100包括集成到芯片座1106的导线1104a-d，该芯片座与芯片1108接触。非集成导线1104e-h经过结合接线1107被连接到芯片1108。这种包装也显示了其集成导线1104a-d的具有空间效率的设计、较大的芯片尺寸和所需的热管理属性。因此，包装1100包含四热引线、五电引线包装。
图12A是符合本发明的八导线包装的进一步实施例的简化示意视图，显示包装体1201的内部元件。包装1200包括放置在第一芯片座1203上的第一芯片1202，和放置在第二芯片座1207上的第二芯片1206。第一芯片1202经过结合接线1205被连接到导线1204a-d，且第二芯片1206经过结合接线1209被连接到导线1204e-h。另外，与传统的、没有空间效率的包装设计相比，具有空间效率的包装设计使每个被封装的芯片能够占据包装的较大宽度。
图12B是符合本发明的八导线包装的进一步实施例的简化示意视图，显示包装体1222的内部元件。包装1220与图7D中的包装740相似，除了芯片座1225和1227分别包括集成导线1224a和1224b。集成导线1224a和1224b提供优势来提高分别来自芯片1226和1228的热散发。
图13A是符合本发明的八导线包装的进一步实施例的简化示意视图，显示包装体1302的内部元件。包装1300包括集成到第一芯片座1306的导线1304a-b，该芯片座支持第一加宽芯片1307。非集成导线1304c-d经过结合接线1310与第一芯片1307发生接触。导线1304e-f被集成到与第二加宽芯片1309接触的第二芯片座1308。非集成导线1304g-h经过结合接线1312与第二芯片1309发生接触。正如上文结合其他包装实施例所描述的那样，集成导线1304a-b和1304e-f帮助热能分别从芯片1307和1309散发出来，而包装可以最大使用可得轨迹区域，允许芯片1307和1309的封装具有被延长的宽度。
图13B是符合本发明的八导线包装的进一步实施例的简化示意视图，显示包装体1322的内部元件。包装1320包括放置在第一芯片座1327上的第一延长的芯片1326，和放置在第二芯片座1329上的第二延长的芯片1328。第一芯片1326经过结合接线1325被连接到导线1324b-d，且导线1324a被集成到第一芯片座1327。第二芯片1328经过结合接线1330被连接到导线1324f-h，且导线1324f被集成到第二芯片座1329。集成导线1324a和1324e提供优势可以提高分别来自芯片1326和1328的热散发，同时允许这些延长的芯片被容纳在包装里面。
此处被描述的例子和实施例仅仅为达到说明的目的。根据此原则而进行的各种修正或改变可以被介绍给本技术领域的专业人士，且将会被包含在本申请的精神和范围之内以及附录的权利要求书中。
因此，尽管上文已经结合特定包装类型的设计对本发明进行了描述和说明，本发明不应被限制在任何具体包装类型的设计中。可以有许多替代实施例、变化和修正。某些或所有上述组件能被分开或组合在一起。
举例来说，图14显示多种众所周知的包装类型的简化透视视图，该类型可能提供一种符合本发明实施例的、具有空间效率的设计。下面的表6将图14显示的一些包装类型与传统包装设计进行比较，显示此处说明的、符合本发明的一些包装类型取得的、经过增加的空间效率。
                 表8
(JW指示包装，特别提供反鸥翅形导线形状)
  包装轨迹类型   导线-导线宽度(mm)   包装体长度(mm)   轨迹区域(mm2)   芯片长度(mm)   包装体宽度(mm)   芯片宽度(mm)   芯片区域(mm2)   芯片/轨迹区域(％)
  SO-8   6   4.83   28.98   3.96   3.81   2.49   9.8604   34
  S0-8JW*   6   4.83   28.98   3.96   5.5   4.9   19.404   67
  TSOP-6   2.85   3.05   8.6925   1.78   1.65   0.65   1.157   13
  TSOP-6JW*   2.85   3.05   8.6925   1.78   2.35   1.95   3.471   40
  SOT-23   2.5   3   7.5   1.73   1.35   0.35   0.6055   8
  SOT-23JW*   2.25   3   6.75   1.73   1.25   1.35   2.3355   35
  SC-70   2.1   2   4.2   1.4   1.25   0.25   0.35   8
  SC-70JW*   2.1   2   4.2   1.4   1.6   1.25   1.75   42
表8的最初四栏(导线-导线宽度、包装体长度、轨迹区域和芯片长度)对传统包装和符合本发明的实施例的包装都是相同的。然而，通过允许包装体的宽度、且因此允许所封装的芯片宽度得到增加，可以取得更大的空间利用率。具体而言，符合本发明实施例的、具有空间效率的包装所封装的芯片能占据可得轨迹区域上67％到35％之间面积。相反，传统设计的相同类型包装所封装的芯片只占据可得包装轨迹上34％到8％之间的面积。
符合本发明实施例的、具有空间效率的包装设计没有被限制在表8列出的具体包装类型中。表9给出了有关可以实现具有空间效率的设计的包装的非排他性列表。
表9
  包装类型   导线数量   导线-导线宽度(mm)   包装长度(mm)   轨迹(mm2)
  SO-8   8   6   4.83   28.98
  SC-59   3   2.85   3.05   8.6925
  TSOP-6   6   2.85   3.05   8.6925
  TSOP-8   8   2.85   3.05   8.6925
  SOT-23   3   2.5   3.0   7.5
  SC-70   3   2.1   2.0   4.2
  SC-70-8   8   2.1   2.0   4.2
尽管上述的例子关注各种包装元件的定位和安置，以便将空间效率最佳化，但是符合本发明的实施例的结构和方法没有被限制在这种方式中。
举例来说，为了提高本发明极小包装的热散发能力，可以用铜来取代传统的导线框架金属合金材料。铜的改良热导电率便于热量从包装转移到外部环境。
尽管这些包装中有许多都针对每个包装的单一芯片经过了最佳处理，但是本发明能被用来在单一包装之内合并多个芯片，包括同一尺寸的、安装在单一(共同)芯片座上的芯片、安装在单一(共同)芯片座上不同尺寸芯片的芯片、安装在分开的芯片座上的同一尺寸的芯片，或安装在分开芯片座上的不同尺寸的芯片。举例来说，一个双芯片包装可能在其设计是对称的或不对称的。
图15是符合本发明的六导线包装的实施例的简化示意视图，显示包装体1502的内部元件。包装1500包括集成到第一芯片座1506的导线1504，该芯片座支持第一芯片1507。非集成导线1504b和1504d经过结合接线1511与第一芯片1507发生接触。导线1504f被集成到与第二芯片1509接触的第二芯片座1508。非集成导线1504e和1504c经过结合接线1511与第二芯片1509发生接触。正如上文结合其他包装实施例所描述的那样，集成导线1304a和1304f帮助热能分别从芯片1507和1509散发出来，而包装可以最大使用可得轨迹区域，允许芯片1307和1309的封装具有被延长的宽度。包装的镜相对称能提高包装设计的结合角度，尤其是和导线1504b和1504e形成的角度，该导线位于包装中心，且得到延长以便提高可得的结合角度，且最大化可得接线结合的数量。
图16A是符合本发明的八导线包装的不对称、多芯片实施例的简化示意视图，显示包装体1602的内部元件。包装1600包括集成到第一芯片座1606的导线1604a-b，该芯片座支持第一加宽芯片1607。非集成导线1604e-f经过结合接线1612和1613与第一芯片1607发生接触。导线1604h被集成到与较小的芯片1609接触的第二芯片座1608。非集成导线1604c-d和1604g经过结合接线1610和向下结合1611与第二芯片1609发生接触。正如上文结合其他包装实施例所描述的那样，集成导线1304a-b和1304h帮助热能分别从芯片1607(在某种程度上从6309)散发出来，而包装可以最大使用可得轨迹区域，允许芯片1607的封装具有被延长的宽度，允许1609具有很多的互相连接。
包装1600的一个实施例在于它能支持在芯片1607和芯片1609之间以间接方式发生电的互相连接，即不需要任何芯片-到-芯片结合。举例来说，接线结合1614将芯片1609连接到导线1604f，该导线也连接芯片1607。接线结合1612将芯片1607连接到导线1604c，该导线也连接芯片1609。因此，不需要芯片-到-芯片结合也可以取得芯片1607和1609之间的两个互相连接。
在包装16A中，对包装不对称性进行最佳处理，以便芯片1607比芯片1609大，以及让芯片座1606比芯片座1608更有效的引导热量，由于它具有大量集成导线1604a-b。芯片座1608被设计来容纳较大数量的互相连接，总共五个，即，一个向下结合(针对导线1604h)，2个独立导线(1604g和1604d)，和两个也能结合到芯片1607的导线(导线1604c和1604g)。
在一个较佳实施例中，包装1600包含两个芯片，其中芯片1609是集成电路，而芯片1607是一个离散的晶体管，举例来说，一个垂直功率MOSFET。结合接线1614(到达引线1604f)在一种情况下可能是来自芯片1609前往电源MOSFET1607的输入或闸门的控制信号输出。结合1612可能是来自芯片1607前往集成电路1609上的一个输入的电流或温度感应信号。
图16B说明类似于包装1600的包装1620，除了现在引线1624g和1624c是独立的，而且芯片-到-芯片接线结合1632被包括在内，以至于芯片1629总共具有七个互相连接。
在本发明中，包含在JW-类型包装里面的芯片可能包含数字、模拟或混合-信号集成电路、两极管、离散的MOSFETs、两极晶体管等，或其中的组合，这种包含并没有限制。用传导性的或绝缘环氧基树脂或任何其他传导性或非传导性芯片附着方法，可以将每个芯片附加到芯片座上。
图17是符合本发明的包装的一种实施例的简化截面视图，显示包装体的内部元件1702。包装1700包括支持芯片1706的芯片座1703，其具有未被显示的导线。非集成导线1704和其他未显示的导线经过结合接线1708与第一芯片1607发生接触。正如上文结合其他包装实施例所描述的那样，到达芯片座1703的集成导线帮助热能从芯片1706中散发出去，且最大利用可得的轨迹区域，允许封装较大的芯片1706。
在图17中，结合接线1707被包括在内，当做来自芯片1706表面前往芯片座1703的向下结合。一种以焊接剂制成的附着层1705、传导性环氧基树脂、非传导性的环氧基树脂或任何其他材料出现在芯片1706和芯片座1703之间。如果层1705是传导性的，那么芯片1706的底基电位能被假定实质上和芯片1706的背部电位具有相同值。向下结合1707然后便于连接芯片1706上的芯片座和芯片背部，使它们具有实质上相同的电位。在另一种实施例中，芯片1706的背部通过一种热传导性的电绝缘层1705与芯片座1703保持绝缘，在这种情况下，芯片座1703的电位然后将会在实质上等于结合接线1707的电位，且等于结合接线1707附加在其上的结合座的电位。
图18A是图17显示的包装-芯片组合的一种可能实施例的简化透视视图，显示内部子组合1800的元件，而不显示包装体。在子组合1800中，垂直电源MOSFET1801被传导性芯片附加材料1806附加到导线框架1805b上，其中芯片1801的背部是垂直MOSFET的漏电。垂直电源MOSFET1801的表面包括一个顶面源极金属1803，其通过结合接线1804被结合到导线1805a以及闸门座1802(未显示到达闸门的接线结合)。
接线结合1804必须代表超过一种单一接线结合，其中接线结合被分配在源极金属1803的表面，以便将源极顶部表面金属保持在电压″A″的等电位位置。使用统一的电流流程，芯片1801的背部(毗连到芯片附加层1806)也处于大致的等电位“B”位置。
在实施例1800中，电源MOSFET和它的包装的相等串联电阻可以被图18B显示的相等电路进行近似处理，其中总的处于接通状态的漏电阻是MOSFET(硅)、结合导线和一种较少范围的导线、芯片附加、和芯片座元件的总数。在点A和点B的电位被标示出来作为参考，针对图18A中的相同点。针对离散的垂直电源MOSFET不需要向下结合。
图19A是图17显示的包装-芯片组合的另一种可能实施例的简化透视视图，显示内部子组合1900的元件，而不显示包装体。在子组合1900中，侧面电源MOSFET1901或电源集成电路1901被通过传导性的芯片附加材料1906附加到导线框架1905b，其中芯片1901的背部是侧面MOSFET的体或电源集成电路的接地。侧面电源MOSFET1901的芯片表面1903包括一种顶部源极金属1902，其通过结合接线1904和漏电填补1808被结合到导线1905a，通过结合接线1907被向下结合到芯片座1905b。
接线结合1904必须代表超过一种单一接线结合，必须代表超过一种单一接线结合，其中接线结合被分配在源极金属1902的表面，以便将该金属总线的顶部表面保持在电压“A”的等电位位置。接线结合1907必须代表超过一种单一接线结合，必须代表超过一种单一接线结合，其中接线结合被分配在源极金属1908的表面，以便将该金属总线的顶部表面保持在电压“B”的等电位位置。芯片1901的底基电位，标示为“C”，能在不同于芯片座1905b的电位“D”的位置得到偏移处理，条件是芯片附加层1906是电绝缘的。
在一种实施例中，举例来说，金属1902可能是一种源极(或集成电路的正极Vcc)，且金属1908可能是一种漏电，通过结合接线1907固定到芯片座1905b。在这种情况下，芯片座1905b必须通过非传导性芯片附加干扰层，例如环氧基树脂，来与芯片1901绝缘。
在实施例1900中，电源MOSFET和它的包装的相等串联电阻中可以被图19B显示的相等电路进行近似处理，其中总的处于接通状态的漏电阻是MOSFET(硅)、两个结合导线和芯片座元件的总数。在点A和点B的电位被标示出来作为参考，针对图18A中的相同点。因为向下结合1907，点B和点D实质上具有相同的电位，除了向下结合1907上的任何电压降低。19B的相等电路标示这些代表性的电阻元件。向下结合包装1900的优势在于它能最大化到达源极和漏电终端的可用接线结合的数量，以便提供最低的串联电阻包装。
同样，尽管针对六个和八个导线包装展示了空间效率，具有较高引线数的包装也是可能的。图20A说明了一种6导线的TSOP类型包装。图20B说明了一种8导线的TSOP类型包装。图20C说明了一种12导线的TSOP类型包装。图20D说明了一种14导线的TSOP类型包装，除了这样一个事实，即塑料包装体必须被加长，以便超过TSOP体的正常长度。
图20E说明图20C的包装的简化示意视图，显示一种12导线单一芯片导线框架，其中没有导线被固定到芯片座(一种12电引线、0热引线包装)。图20F说明图20C的包装的简化示意视图，显示一种12导线单一芯片导线框架，其中导线中的六个导线被固定到芯片座(一种7电引线、6热引线包装)。图20G说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的三个导线被固定到每个芯片座(一种8电引线、双芯片、3热引线包装)。
图20H说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的四个导线被固定到一个芯片座，而两个导线被固定到另一芯片座(一种8电引线、4热引线的芯片/2热引线包装)，其中两个芯片尺寸不一致。图20I说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的三个导线被固定到一个芯片座，而其中只有一个导线被固定到另一芯片座(一种10电引线、3热引线/1热引线包装)，其中两个芯片尺寸不一致。
图20J说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的四个导线被固定到一个芯片座，而只有一个导线被固定到另一芯片座(一种9电引线、4热引线/1热引线包装)，其中两个芯片尺寸不一致。
图20K说明图20C的包装的简化示意视图，显示一种12导线三重芯片导线框架，其中导线中的两个导线被固定到每个芯片座(一种每芯片座具有三重芯片、9电引线，2热引线的包装)，其中三个芯片具有相同的尺寸。
图20L说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的三个导线被固定到一个芯片座，且只有一个导线被固定到另一芯片座(一种10电引线、3热引线/1热引线包装)，其中两个芯片尺寸不一致。
图20M说明图20C包装的简化示意视图，显示一种12导线三重芯片导线框架，其中导线中的两个导线被固定到两个芯片座中的每一个，且只有一个导线被固定到另一芯片座(一种10电引线、2热引线/1热引线包装)，其中三个芯片尺寸不一致。
图20N说明图20C包装的简化示意视图，显示一种12导线三重芯片导线框架，其中导线中的两个导线被固定到芯片座之一，且没有导线被固定到另一芯片座(一种11电引线、2热引线/0热引线包装)，其中三个芯片可能具有不一致的尺寸。
图20O说明图20C的包装的简化示意视图，显示一种12导线双芯片导线框架，其中导线中的两个导线被固定到芯片座之一，且其中只有一个导线被固定到另一芯片座(一种8电引线、2热引线/1热引线包装)，其中芯片尺寸不一致。
图21A说明一种8导线MSOP类型包装。图21B说明一种十二导线MSOP类型包装。
图22A说明一种8导线的SOP类型包装。图22B说明一种十二导线的SOP类型包装。
虽然上文完整地描述了具体的实施例，但是可以使用各种修正、替代构造和同等结构。因此，不应认为上述描述和例证会限制附加权利要求书所定义的本发明范围。

Claims (15)

1.一种小轨迹半导体装置包装，包含：
一种用于封装一种芯片的塑料包装体，该塑料包装体包括经过多个侧面被耦合到一底端的顶端；
一种包括由包装体封装的部分的导线，其与芯片进行电传递，以及一种从包装体侧面延伸的导线暴露部分，其沿着包装的侧面向后折叠，指向包装的底端形成第一角，且向包装的底端中心折叠，形成一种导线脚，在其上沿着包装侧面的导线部分和沿着包装底端的导线部分彼此之间形成一个小于90°的角度，且导线脚相对于下面的平面个人计算机主板倾斜成第二角，以便促进焊接浸湿。
2.根据权利要求1所述的包装，其中芯片是一种电源装置、一种离散的装置、和一种集成电路。
3.根据权利要求1所述的包装，其中导线形成一种反鸥翅形状。
4.根据权利要求1所述的包装，其中包装具有一种被减少的、包括导线的包装侧面。
5.根据权利要求1所述的包装，其中导线相对于平面的个人计算机主板倾斜的第二角在1°到7°之间。
6.根据权利要求1所述的包装，其中包装体进一步包含一种被配置来接受导线脚一部分的槽口，因此允许导线脚部份被凹进包装体里面，以便减少包装的高度。
7.根据权利要求1所述的包装，其中槽口包括大约等于2/3导线厚度的深度。
8.一种小轨迹半导体装置包装，包含：
一种封装具有区域的芯片的包装体；和
一种包括由包装体封装的部分的导线，其与芯片进行电传递，以及一种从包装体侧面延伸的导线暴露部分，其沿着包装的侧面向后折叠，指向包装的底端形成第一角，且向包装的底端中心折叠，形成一种导线脚，一种定义一种侧面轨迹区域的包装体组合宽度和长度以及导线暴露部分，以致于芯片区域占据轨迹区域的40％或更多的面积。
9.根据权利要求8所述的包装，其中导线的暴露部分向包装的底端中心折叠，以便形成一种圆形导线脚，显示一种来自下面的个人计算机主板的、由导线曲率半径定义的间隙。
10.根据权利要求8所述的包装，其中导线的暴露部分向包装的底端中心折叠，以便形成一种线形导线脚，相对于下面的个人计算机主板倾斜成第二角。
11.根据权利要求10所述的包装，其中包装体展现的厚度是垂直侧面的90％或更多。
12.一种小轨迹半导体装置包装，包含：
一种封装具有区域的芯片的包装体；和
一种导线，包括，
一种由包装体封装的部分，该封装部分被集成到一种支持芯片的芯片座，该封装部分与芯片发生电传递，和
一种从包装体侧面延伸的导线暴露部分，其沿着包装的侧面向后折叠，指向包装的底端形成第一角，且向包装的底端中心折叠，形成一种导线脚，一种定义一种侧面轨迹区域的包装体组合宽度和长度以及导线暴露部分，
以致于芯片区域占据约40％或更多的轨迹区域，且封装的导线部分将热量从操作芯片处带离，使用暴露的导线部分散发热量。
13.一种小轨迹半导体装置包装，包含：
一种用于封装一种芯片的塑料包装体，该塑料包装体包括经过多个侧面被耦合到一底端的顶端；
一种包括由包装体封装的部分的导线，其与芯片进行电传递，以及一种从包装体侧面延伸的导线暴露部分，其沿着包装的侧面向后折叠，指向包装的底端形成相对于包装平面的第一角，且向包装的底端中心折叠，形成一种线性导线脚，其相对于下面的平面个人计算机主板倾斜成第二角；和
一种在包装体的一侧面中形成的凹口，该凹口接受导线脚的一端。
14.一种小轨迹半导体装置包装，包含：
一种用于封装一种芯片的塑料包装体，该塑料包装体包括经过多个侧面被耦合到一底端的顶端；和
一种包括从包装体侧面延伸的导线暴露部分的导线，该导线暴露部分沿着包装的侧面向后折叠，指向包装的底端形成相对于包装平面的第一角，且向包装的底端中心折叠，形成一种实质上直线的导线脚，其相对于下面的平面个人计算机主板倾斜成第二角，一种由第二角增强的结合到焊接的导线脚粘合。
15.一种小轨迹半导体装置包装，包含：
一种用于封装一种芯片的塑料包装体，该塑料包装体包括经过多个侧面被耦合到一底端的顶端；
一种包括由包装体封装的部分的导线，其与芯片进行电传递，以及一种从包装体侧面、平行于包装体侧面延伸的导线暴露部分，其沿着包装的侧面向后折叠，指向包装的底端形成相对于包装体平面、大于90°的第一角，且向包装的底端中心折叠，形成一种线性导线脚，其中导线脚相对于下面的平面个人计算机主板倾斜成第二角，以便促进焊接浸湿。
CN02813799XA 2001-05-15 2002-05-09 小轨迹半导体装置包装 Expired - Lifetime CN100407417C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US29121201P 2001-05-15 2001-05-15
US60/291,212 2001-05-15
US09/895,478 2001-06-29
US09/895,478 US7057273B2 (en) 2001-05-15 2001-06-29 Surface mount package

Publications (2)

Publication Number Publication Date
CN1526165A true CN1526165A (zh) 2004-09-01
CN100407417C CN100407417C (zh) 2008-07-30

Family

ID=26966641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02813799XA Expired - Lifetime CN100407417C (zh) 2001-05-15 2002-05-09 小轨迹半导体装置包装

Country Status (4)

Country Link
US (3) US7057273B2 (zh)
JP (1) JP2004534392A (zh)
CN (1) CN100407417C (zh)
WO (1) WO2002093645A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201401A (zh) * 2010-03-23 2011-09-28 三垦电气株式会社 半导体装置
US8138661B2 (en) 2007-12-27 2012-03-20 Toyoda Gosei Co., Ltd. Side surface light emitting device
CN105679715A (zh) * 2014-11-17 2016-06-15 兴勤电子工业股份有限公司 具有脚架的平躺热敏电阻

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497847B2 (ja) * 2001-08-23 2004-02-16 沖電気工業株式会社 半導体装置およびその製造方法
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
CN100431093C (zh) * 2003-01-03 2008-11-05 捷敏电子（上海）有限公司 用于横向传导装置的高空间效率封装和将横向传导半导体芯片封装到其中的方法
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
CN100359686C (zh) * 2004-11-30 2008-01-02 万代半导体元件（上海）有限公司 金属氧化物半导体场效应晶体管和肖特基二极管结合的瘦小外形封装
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7638887B2 (en) * 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
US7335534B2 (en) * 2005-01-10 2008-02-26 Hvvi, Semiconductors, Inc. Semiconductor component and method of manufacture
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US20060176638A1 (en) * 2005-02-10 2006-08-10 Fultec Semiconductors, Inc. Minimized wire bonds in transient blocking unit packaging
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP4877455B2 (ja) * 2005-03-28 2012-02-15 ミツミ電機株式会社 二次電池保護モジュールおよびリード実装方法
US8395251B2 (en) * 2005-05-12 2013-03-12 Stats Chippac Ltd. Integrated circuit package to package stacking system
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7951182B2 (en) 2005-07-14 2011-05-31 Zoll Circulation, Inc. System and method for leak detection in external cooling pad
TWI283488B (en) * 2005-07-27 2007-07-01 Chipmos Technologies Inc Chip package
TWI273636B (en) * 2005-08-02 2007-02-11 Chipmos Technologies Inc Chip package having asymmetric molding
CN100437989C (zh) * 2005-08-05 2008-11-26 南茂科技股份有限公司 不对称铸模的芯片封装体
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7288757B2 (en) 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
DE102005061015B4 (de) 2005-12-19 2008-03-13 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
JP5117691B2 (ja) * 2006-07-07 2013-01-16 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
US20080017998A1 (en) * 2006-07-19 2008-01-24 Pavio Jeanne S Semiconductor component and method of manufacture
US7701042B2 (en) * 2006-09-18 2010-04-20 Stats Chippac Ltd. Integrated circuit package system for chip on lead
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
US7777354B2 (en) * 2007-06-05 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with leaded package
SG149807A1 (en) * 2007-07-30 2009-02-27 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
RU2486336C2 (ru) * 2007-11-01 2013-06-27 Лоджинд Б.В. Способы имитации разрыва пласта-коллектора и его оценки и считываемый компьютером носитель
US7964956B1 (en) * 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
KR100969142B1 (ko) * 2008-01-25 2010-07-08 알티전자 주식회사 측면 발광 다이오드 패키지
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
DE102008040565B4 (de) * 2008-07-21 2024-01-11 Robert Bosch Gmbh Gehäuse für ein Halbleiterbauelement
DE102008048259A1 (de) * 2008-09-22 2010-04-08 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauteil
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US9728868B1 (en) 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
WO2011155165A1 (ja) * 2010-06-11 2011-12-15 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
JP5464159B2 (ja) 2011-03-08 2014-04-09 三菱電機株式会社 パワーモジュール
US9283110B2 (en) 2011-09-20 2016-03-15 Zoll Circulation, Inc. Patient temperature control catheter with outer sleeve cooled by inner sleeve
US8888832B2 (en) 2011-09-28 2014-11-18 Zoll Circulation, Inc. System and method for doubled use of patient temperature control catheter
US9314370B2 (en) 2011-09-28 2016-04-19 Zoll Circulation, Inc. Self-centering patient temperature control catheter
US10045881B2 (en) 2011-09-28 2018-08-14 Zoll Circulation, Inc. Patient temperature control catheter with helical heat exchange paths
US9259348B2 (en) 2011-09-28 2016-02-16 Zoll Circulation, Inc. Transatrial patient temperature control catheter
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
US9801756B2 (en) 2012-09-28 2017-10-31 Zoll Circulation, Inc. Intravascular heat exchange catheter and system with RFID coupling
US9241827B2 (en) 2012-09-28 2016-01-26 Zoll Circulation, Inc. Intravascular heat exchange catheter with multiple spaced apart discrete coolant loops
US9433528B2 (en) 2012-09-28 2016-09-06 Zoll Circulation, Inc. Intravascular heat exchange catheter with rib cage-like coolant path
US9717625B2 (en) 2012-09-28 2017-08-01 Zoll Circulation, Inc. Intravascular heat exchange catheter with non-round coiled coolant path
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
DE102014100110A1 (de) * 2014-01-07 2015-07-09 Infineon Technologies Ag Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
US9474644B2 (en) 2014-02-07 2016-10-25 Zoll Circulation, Inc. Heat exchange system for patient temperature control with multiple coolant chambers for multiple heat exchange modalities
US10500088B2 (en) 2014-02-14 2019-12-10 Zoll Circulation, Inc. Patient heat exchange system with two and only two fluid loops
US11033424B2 (en) 2014-02-14 2021-06-15 Zoll Circulation, Inc. Fluid cassette with tensioned polymeric membranes for patient heat exchange system
US10792185B2 (en) 2014-02-14 2020-10-06 Zoll Circulation, Inc. Fluid cassette with polymeric membranes and integral inlet and outlet tubes for patient heat exchange system
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US9779199B2 (en) * 2014-07-25 2017-10-03 Toyota Motor Engineering & Manufacturing North America, Inc. Circuit boards with thermal control and methods for their design
US9647363B2 (en) * 2014-09-19 2017-05-09 Intel Corporation Techniques and configurations to control movement and position of surface mounted electrical devices
US11359620B2 (en) 2015-04-01 2022-06-14 Zoll Circulation, Inc. Heat exchange system for patient temperature control with easy loading high performance peristaltic pump
US9784263B2 (en) 2014-11-06 2017-10-10 Zoll Circulation, Inc. Heat exchange system for patient temperature control with easy loading high performance peristaltic pump
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US11213423B2 (en) 2015-03-31 2022-01-04 Zoll Circulation, Inc. Proximal mounting of temperature sensor in intravascular temperature management catheter
US10537465B2 (en) 2015-03-31 2020-01-21 Zoll Circulation, Inc. Cold plate design in heat exchanger for intravascular temperature management catheter and/or heat exchange pad
US10022265B2 (en) 2015-04-01 2018-07-17 Zoll Circulation, Inc. Working fluid cassette with hinged plenum or enclosure for interfacing heat exchanger with intravascular temperature management catheter
EP3174088B1 (en) * 2015-11-26 2020-12-30 Siyang Grande Electronics Co., Ltd. Method of manufacturing a plastic packaged smd diode
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
JP6872711B2 (ja) * 2016-09-27 2021-05-19 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
US11337851B2 (en) 2017-02-02 2022-05-24 Zoll Circulation, Inc. Devices, systems and methods for endovascular temperature control
US11185440B2 (en) 2017-02-02 2021-11-30 Zoll Circulation, Inc. Devices, systems and methods for endovascular temperature control
US11116657B2 (en) 2017-02-02 2021-09-14 Zoll Circulation, Inc. Devices, systems and methods for endovascular temperature control
US10720380B1 (en) 2017-06-13 2020-07-21 Starlet R. Glover Flip-chip wire bondless power device
US10840171B2 (en) * 2018-11-28 2020-11-17 Texas Instruments Incorporated Integrated circuit package including inward bent leads
US11069600B2 (en) 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design
US11270969B2 (en) * 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
US11682609B2 (en) * 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
US11211320B2 (en) * 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
US11233353B2 (en) * 2020-05-05 2022-01-25 Jabil Inc. Method, system, and apparatus for finely pitched high speed connector attachment
EP3975244A1 (en) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
WO2024038481A1 (ja) * 2022-08-15 2024-02-22 日本電信電話株式会社 Ｉｃ内蔵偏波多重ｉｑ光変調器モジュール
CN117116887B (zh) * 2023-09-14 2024-04-30 先之科半导体科技(东莞)有限公司 一种高电接触性能的贴片式三极管

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118859A (en) 1976-12-01 1978-10-10 Amp Incorporated Packaging and assembly of sheet metal parts
JPS53132975A (en) 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
US4234666A (en) 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
JPS591984A (ja) 1982-06-25 1984-01-07 電気化学工業株式会社 工業炉の炉壁構造
JPS59161851A (ja) * 1983-03-07 1984-09-12 Hitachi Tokyo Electronics Co Ltd 電子部品
JPS61207041A (ja) * 1985-03-12 1986-09-13 Nec Corp プラスチツクチツプキヤリア
US4633582A (en) 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
JPS6298759A (ja) * 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
JPS62117355A (ja) * 1985-11-18 1987-05-28 Fuji Electric Co Ltd 集積回路の製造方法
US4809054A (en) 1986-07-25 1989-02-28 Kurt Waldner Semiconductor lead frame
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
JPH0719872B2 (ja) 1987-03-30 1995-03-06 三菱電機株式会社 半導体装置
US4818960A (en) 1987-04-06 1989-04-04 Tdk Corporation Composite part and method of manufacturing same
JPH0777228B2 (ja) 1987-06-23 1995-08-16 三菱電機株式会社 テ−プキヤリア
US4852250A (en) 1988-01-19 1989-08-01 Microelectronics And Computer Technology Corporation Hermetically sealed package having an electronic component and method of making
US5115299A (en) 1989-07-13 1992-05-19 Gte Products Corporation Hermetically sealed chip carrier with ultra violet transparent cover
EP0408779B1 (en) * 1989-07-18 1993-03-17 International Business Machines Corporation High density semiconductor memory module
EP0423821B1 (en) * 1989-10-20 1995-12-20 Matsushita Electric Industrial Co., Ltd. Surface-mount network device
US5115298A (en) * 1990-01-26 1992-05-19 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JPH0637136A (ja) 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
JP3088193B2 (ja) 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JP2747634B2 (ja) * 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JP3187578B2 (ja) 1992-12-28 2001-07-11 ローム株式会社 パッケージ型固体電解コンデンサの構造
JPH06314687A (ja) * 1993-04-30 1994-11-08 Sony Corp 多層配線構造の半導体装置およびその製造方法
JP3238803B2 (ja) 1993-08-24 2001-12-17 ローム株式会社 面実装型有極性電子部品の基板実装構造
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010678B1 (ko) 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
US5625226A (en) 1994-09-19 1997-04-29 International Rectifier Corporation Surface mount package with improved heat transfer
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
US6242800B1 (en) 1997-03-12 2001-06-05 International Rectifier Corp. Heat dissipating device package
USD402638S (en) 1997-04-25 1998-12-15 Micron Technology, Inc. Temporary package for semiconductor dice
JP2907186B2 (ja) 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US5914529A (en) 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
JPH11307708A (ja) * 1998-04-23 1999-11-05 Nec Corp 半導体装置
US6249041B1 (en) 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US6016918A (en) 1998-08-18 2000-01-25 Dial Tool Industries, Inc. Part carrier strip
JP2000133761A (ja) * 1998-08-20 2000-05-12 Fujitsu Ltd 半導体装置及びその製造方法
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6211462B1 (en) 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6211563B1 (en) * 1999-06-30 2001-04-03 Sampo Semiconductor Cooperation Semiconductor package with an improved leadframe
US6435222B1 (en) * 1999-12-02 2002-08-20 Seiko Epson Corporation Method and apparatus for manufacturing electronic parts
US6320251B1 (en) * 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138661B2 (en) 2007-12-27 2012-03-20 Toyoda Gosei Co., Ltd. Side surface light emitting device
CN101469817B (zh) * 2007-12-27 2012-09-26 丰田合成株式会社 发光装置
CN102201401A (zh) * 2010-03-23 2011-09-28 三垦电气株式会社 半导体装置
CN102201401B (zh) * 2010-03-23 2014-12-03 三垦电气株式会社 半导体装置
CN105679715A (zh) * 2014-11-17 2016-06-15 兴勤电子工业股份有限公司 具有脚架的平躺热敏电阻
CN105679715B (zh) * 2014-11-17 2018-03-30 兴勤电子工业股份有限公司 具有脚架的平躺热敏电阻

Also Published As

Publication number Publication date
US20070007640A1 (en) 2007-01-11
CN100407417C (zh) 2008-07-30
US20050145998A1 (en) 2005-07-07
US20030062601A1 (en) 2003-04-03
WO2002093645A1 (en) 2002-11-21
US7057273B2 (en) 2006-06-06
JP2004534392A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
CN1526165A (zh) 经过改良的表面固定包装
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1527370A (zh) 半导体器件的制造方法
CN1324685C (zh) 半导体集成电路
CN1110846C (zh) 半导体装置的制造方法
CN1300859C (zh) 发光元件
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN100346168C (zh) 磁性传感器的制造方法及其引线框
CN1495893A (zh) 半导体器件及其制造方法
CN1638121A (zh) 半导体集成电路装置
CN1574302A (zh) 半导体器件
CN1728372A (zh) 半导体器件
CN1666338A (zh) 半导体器件及其制造方法
CN1497709A (zh) 电路基板、焊球网格陈列的安装结构和电光装置
CN1407373A (zh) 显示装置
CN1577909A (zh) 发光器件
CN1773698A (zh) 芯片向下的球栅阵列封装及其制造方法
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1329261A (zh) 平台与光模块及其制造方法和光传输装置
CN1314122C (zh) 非易失性半导体存储器件
CN1677666A (zh) 半导体器件
CN1400854A (zh) 电子器件及其制造方法和设计方法、电路基板以及电子装置
CN1322388A (zh) 高频无线电设备天线装置、高频无线电设备以及手表形无线电设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MINJIE ELECTRONICS( SHANGHAI ) CO., LTD.

Free format text: FORMER OWNER: GEM SERVICES INC

Effective date: 20070713

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070713

Address after: 201821 Chinese Shanghai city Jiading District Zhaoxian Road No. 438

Applicant after: GEM Services Inc.

Address before: California, USA

Applicant before: GEM Services Inc

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080730