JP3898459B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3898459B2 JP3898459B2 JP2001120310A JP2001120310A JP3898459B2 JP 3898459 B2 JP3898459 B2 JP 3898459B2 JP 2001120310 A JP2001120310 A JP 2001120310A JP 2001120310 A JP2001120310 A JP 2001120310A JP 3898459 B2 JP3898459 B2 JP 3898459B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- lead frame
- source
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/35—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/77—Apparatus for connecting with strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体装置が具備する電極である半導体素子のソース電極と、リードフレームとを、電流経路部材を用いて電気的に接続する方法に係る。
【0002】
【従来の技術】
近年、多種多様な半導体装置が製品として出荷されているが、その中には、図7に示すように、一般にSOP−8パッケージのMOSFETと呼ばれている半導体装置101がある。以下、半導体装置として、このSOP−8パッケージのMOSFET101(以下、MOSFET101と略称する。)を例にとって説明する。
【0003】
MOSFET101は、図7に示すように、その全体の殆どを例えばエポキシ系樹脂などからなる封止樹脂(モールド樹脂)102によって固められて、覆われている。また、このMOSFET101は、SOP−8パッケージという名称の通り、8本のリードフレーム103を有している。各リードフレーム103の一端部は、モールド樹脂102の両側部において4本ずつに分かれて対向するように、モールド樹脂102の外側に露出されている。
【0004】
このMOSFET101は、その内部構造の主要部分が、図9(a)および(b)に示すように構成されている。図9(a)は、MOSFET101を図7中X−X線に沿って切断した断面図である。また、図9(b)は、MOSFET101を図7中Y−Y線に沿って切断した断面図である。前記8本のリードフレーム103のうちの片側半分である4本のリードフレーム103は、図9(a)に示すように、モールド樹脂102の内側において4本1組に一体化されて形成されている。この4本1組のリードフレーム103は、図9(a)および(b)の両図に示すように、モールド樹脂102の内側において、半導体素子(半導体チップ)104のソース電極(ソースパット)104sおよびゲート電極(ゲートパット)104gが設けられている側とは反対側の端面に設けられている図示しないドレイン電極に、硬化性導電材料や半田などを用いて電気的に接触するように設けられて(固着されて)いる。
【0005】
また、前記8本のリードフレーム103のうちの残りの片側半分である4本のリードフレーム103は、図9(a)に示すように、モールド樹脂102の内側において、ソース電極104sおよびゲート電極104gを含めた半導体素子104、ならびに前記4本1組のリードフレーム103の両方から電気的に切り離されて設けられている。さらに、これら残りの4本のリードフレーム103は、それらのうちの3本が1組に一体化されて形成されているとともに、残りの1本のリードフレーム103は、それら3本1組のリードフレーム103から電気的に切り離されて形成されている。
【0006】
以上説明したような内部構造からなるMOSFET101は、一般に、図9(a)および(b)に示すように、その半導体素子104のソース電極104sと前記3本1組のリードフレーム103とが、アルミニウム(Al)あるいは金(Au)などの導電性を有する金属から、断面形状が略円形状に形成された複数本の金属細線としてのボンディングワイヤ105によって電気的に接続されている。同様に、半導体素子104のゲート電極104gと前記1本のリードフレーム103とは、ボンディングワイヤ105と同様にアルミニウムあるいは金などの導電性を有する金属から形成された、1本のB’gワイヤ(ボンディングワイヤ)106によって電気的に接続されている。
【0007】
このような内部構造からなるMOSFET101を、効率よく作動させて、その電気的動作性能をいかんなく発揮させるためには、例えば、半導体素子104が有する各電極4のうち、MOSFET101の動作にとって主要である電流が多量に流れるソース電極104sの領域全体を有効に活用する必要がある。具体的には、半導体素子104のソース電極104sの領域全体をできる限り広く使って、大量のソース電流を流す必要がある。このためには、図9(a)および(b)に示すように、半導体素子104のソース電極104sと、前記3本1組のリードフレーム103とを、複数本のボンディングワイヤ105によって、略全面的に電気的に接続することが必要である。
【0008】
詳しく説明すると、例えば表面の形状(パターン)が、図8および図9(a)に示すように、長尺の略長方形状に形成されている半導体素子104のソース電極104sは、その膜厚がおおよそ2〜6(μm)のアルミニウム蒸着膜によって形成されている。このような形状および材料などからなるソース電極104sに、例えば図8中白丸で示される部分Pに、1点で点接触するようにボンディングワイヤ105を接続する。ソース電極104sを形成しているアルミニウム蒸着膜は、前述したようにその膜厚がおおよそ2〜6(μm)と薄いので、前記部分Pと図8中黒丸で示される部分Qとの間の電気的抵抗(表面抵抗)が無視できないほど大きい。したがって、ソース電極104sのボンディングワイヤ105が接続されている部分Pおよびその周辺部分には、ソース電極104sの領域全体からまんべんなくソース電流が流れ込み難い。
【0009】
このように、ボンディングワイヤ105を介して、ソース電極104sとリードフレーム103との間にソース電流を流す場合、1本のボンディングワイヤ105だけでは、ソース電極104sの領域全体を有効に活用することができない。したがって、ボンディングワイヤ105を介して、ソース電極104sとリードフレーム103との間にソース電流を流す場合、複数本のボンディングワイヤ105をソース電極104sの領域全体にまんべんなくボンディングする必要がある。
【0010】
【発明が解決しようとする課題】
複数本のボンディングワイヤ105を用いてソース電極104sとリードフレーム103との間にソース電流を流す場合、接続するボンディングワイヤ105の本数に比例して、ボンディングワイヤ105の材料代や、あるいはボンディング作業に係る作業コストなどの、いわゆるボンディングコストが増加する。それとともに、接続するボンディングワイヤ105の本数に比例して、それらのボンディング不良も発生し易くなり、製造されるMOSFET101の歩留まりが低下したり、あるいはMOSFET101の電気的動作性能の信頼性が低下したりするおそれがある。
【0011】
また、複数本のボンディングワイヤ105を用いる代わりに、1本のボンディングワイヤ105の直径(ワイヤ径)を大径化して、ボンディングワイヤ105の断面積(接合面積)を広げることにより、ボンディングワイヤ105を介して、ソース電極104sとリードフレーム103との間に流れるソース電流の流量を増やす方法も、ある程度有効な方法として考えられる。ところが、このようにボンディングワイヤ105の直径を大径化する場合、一般に、その最大径はおおよそ500μm〜800μm程度が限界である。この程度のボンディングワイヤ105の直径は、一般的な半導体素子104のソース電極104sと比較すると、大径化していない状態に等しい。したがって、1本のボンディングワイヤ105の直径を大径化する方法は、複数本のボンディングワイヤ105を用いる方法と比較して、有効であるとは言い難い。
【0012】
さらに、ボンディングワイヤ105の接合面積は、一般に、超音波接合(超音波ボンディング)の場合でワイヤ断面積の1.5倍程度、熱圧着接合(熱圧着ボンディング)の場合ではワイヤ断面積の3倍程度必要である。したがって、超音波接合および熱圧着接合のいずれの場合も、ボンディングワイヤ105の接合面積は、ボンディングワイヤ105のワイヤ断面積(ワイヤ径)によって制限を受ける(ワイヤ断面積に依存する)。ボンディングワイヤ105のワイヤ径を、前述した範囲である500μm〜800μm程度よりも大きくすると、ボンディングワイヤ105をボンディングする際に、その加圧力を相当大きくしなければ所定の接合強度を保持することはできない。ところが、ボンディングワイヤ105をボンディングする際の加圧力を大きくすると、半導体素子104に与える機械的(物理的)衝撃が大きくなり、半導体素子104に電気的動作性能の特性不良を生じさせるおそれがある。すなわち、ボンディングワイヤ105をボンディングする際の加圧力を大きくすると、製造されるMOSFET101の歩留まりが低下したり、あるいはMOSFET101の電気的動作性能の信頼性が低下したりするおそれがある。
【0013】
よって、本発明の目的は、電気的動作性能が高く、安定して作動するとともに、信頼性が高い半導体装置を効率よく製造できる半導体装置の製造方法を提供することにある。
【0014】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、半導体素子が有する複数個の電極のうちの少なくとも1個の該電極、および複数個のリードフレームのうちの少なくとも1個の該リードフレームのそれぞれに、少なくとも1個の略板形状に形成された電流経路部材を直接接触させつつ前記電極と前記電流経路部材および前記リードフレームと前記電流経路部材とを同時に超音波接合することにより、前記電極と前記リードフレームとを前記電流経路部材を介して電気的に接続することを特徴とするものである。
【0015】
この半導体装置の製造方法においては、少なくとも1個の略板形状に形成された電流経路部材を、半導体素子が有する複数個の電極のうちの少なくとも1個の電極、および複数個のリードフレームのうちの少なくとも1個のリードフレームのそれぞれに、直接接触させつつ電極と電流経路部材およびリードフレームと電流経路部材とを同時に超音波接合することにより、電極とリードフレームとを電流経路部材を介して電気的に接続する。これにより、半導体素子の電極とリードフレームとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、電極とリードフレームとの間に多量の電流を円滑に流すことができる。また、略板形状に形成された電流経路部材は、半導体素子が有する各電極や、各リードフレームに対する接合面積が大きいので、半導体素子の各電極や各リードフレームのそれぞれの領域を有効に活用できる。それとともに、略板形状に形成された電流経路部材は、各電極や各リードフレームのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。さらに、各電極と各リードフレームとは、少なくとも1個の電流経路部材によって接続可能であるため、接合作業に係る作業時間を短縮できるとともに、ボンディング不良の発生を抑制できるので、半導体装置の歩留まりを向上できる。
【0021】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明の第1の実施の形態に係る半導体装置の製造方法を、図1〜図4に基づいて説明する。
【0022】
先ず、この第1実施形態の半導体装置の製造方法によって製造される、第1実施形態の半導体装置1について、図1および図2を参照しつつ説明する。
【0023】
本実施形態の半導体装置1は、複数個の電極4を有する半導体素子5と、複数個のリードフレーム3と、各電極4のうちの少なくとも1個の電極4、および各リードフレーム3のうちの少なくとも1個のリードフレーム3のそれぞれに直接接触するように設けられて、電極4およびリードフレーム3を電気的に接続するとともに、略板形状に形成されている少なくとも1個の電流経路部材6と、半導体素子5、各リードフレーム3、および電流経路部材6をパッケージングするハウジング2と、を具備することを前提とし、以下に述べる特徴を備えるものとする。
【0024】
電流経路部材6は、半導体装置1の配線としてのリードフレーム3、および電極4のそれぞれに、超音波接合によって直接接触するように接続されている。電流経路部材6は、その電極4に接続される部分6aとリードフレーム3に接続される部分6bとの間の中間部6cが、半導体素子5から離間するように、所定の曲率を有する略アーチ形状に形成されている。電流経路部材6は、アルミニウム系の材料によって形成されている。電流経路部材6は、半導体素子5が有する電極4のうちの少なくともソース電極4sと、リードフレーム3とに接続されている。このように、電流経路部材6は、半導体装置1の配線の一部を構成している。
【0025】
以上述べたような特徴を備えた本実施形態の半導体装置1として、以下の説明において、図1に示すように、一般的なSOP−8パッケージのMOSFET(パワーMOSFET)1を用いて説明する。
【0026】
MOSFET1は、図1に示すように、その全体の殆どを例えばエポキシ系樹脂などからなる封止樹脂(モールド樹脂)によって固められて形成されたハウジング2によって覆われている。また、このMOSFET1は、SOP−8パッケージという名称の通り、8本の端子を有するリードフレーム3を備えている。各リードフレーム3の端子は、ハウジング2の両側部において4本ずつに分かれて対向するように、ハウジング2の外側に露出されている。ただし、図1においては、リードフレーム3が有する8本の端子のうち、5本のみを図示し、残りの3本はそれらの図示を省略する。
【0027】
このMOSFET1は、その内部構造の主要部分が、図2(a)および(b)に示すように構成されている。図2(a)は、MOSFET1を図1中A−A線に沿って切断した断面図である。また、図2(b)は、MOSFET1を図1中B−B線に沿って切断した断面図である。
【0028】
前記8本のリードフレーム3の端子うちの片側半分である4本の端子は、図2(a)に示すように、ハウジング2の内側において4本1組に一体化されて形成されている。この4本1組のリードフレーム3の端子は、図2(a)および(b)の両図に示すように、ハウジング2の内側において、半導体素子(半導体チップ)5のソース電極(ソースパット)4sおよびゲート電極(ゲートパット)4gが設けられている側とは反対側の端面において、図示しないドレイン電極(ドレインパット)に電気的に接触するように設けられている。つまり、これら4本1組のリードフレーム3の端子は、リードフレーム3のドレイン側端子3dとして形成されている。これら各ドレイン側端子3dは、4本1組に一体化されて略平板形状に形成されているドレイン側ポスト部7dにおいて、ドレイン電極4dと面接触するように配置されている。半導体素子5とリードフレーム3のドレイン側端子3dとは、それぞれのドレイン電極とドレイン側ポスト部7dとが硬化性導電材料や、あるいは半田などによって電気的に接続されることにより、互いに電気的に接触した状態で固定(固着)される。
【0029】
また、前記8本のリードフレーム3の端子のうちの残りの片側半分である、4本のリードフレーム3の端子は、図2(a)に示すように、ハウジング2の内側において、ソース電極4sおよびゲート電極4gを含めた半導体素子5に直接接触しないように設けられている。それとともに、それら残りの4本のリードフレーム3の端子は、4本のドレイン側端子3dおよびそれらのドレイン側ポスト部7dを含めたリードフレーム3両方から、電気的に切り離されて設けられている。さらに、これら残りの4本のリードフレーム3の端子は、それらのうちの3本が1組に一体化されて形成されているとともに、残りの1本のリードフレーム3の端子は、それら3本1組のリードフレーム3の端子から電気的に切り離されて形成されている。
【0030】
3本1組のリードフレーム3の端子は、後述する電流経路部材6によって、半導体素子5のソース電極4sに電気的に接続される。つまり、これら3本1組のリードフレーム3の端子は、リードフレーム3のソース側端子3sとして形成されている。これら各ソース側端子3sは、3本1組に一体化されて略平板形状に形成されているソース側ポスト部7sにおいて、電流経路部材6を介して、ソース電極4sと電気的に接続されるように配置されている。また、残りの1本のリードフレーム3の端子は、1本のB’gワイヤ(ボンディングワイヤ)8によって、半導体素子5のゲート電極4gに電気的に接続される。つまり、この1本のリードフレーム3の端子は、リードフレーム3のゲート側端子3gとして形成されている。このゲート側端子3gは、略平板形状に形成されているゲート側ポスト部7gにおいて、B’gワイヤ8を介して、ゲート電極4gと電気的に接続されるように配置されている。
【0031】
すなわち、本実施形態の半導体装置としてのMOSFET1は、実質的に3個のリードフレーム3を具備しているとともに、このMOSFET1が具備する半導体装置5が3個の電極4を有している。また、このMOSFET1は、3個のリードフレーム3のうちの1個である各ソース側端子3sと、3個の電極4のうちの1個であるソース電極4sとが、電流経路部材6を介して選択的に、かつ電気的に接続される。
【0032】
電流経路部材6は、本実施形態においては、図2(a)および(b)の両図に示すように、そのソース電極4sに接続されている部分である電極側接続部分6aが、ソース電極4sに面接触するように形成されている。それとともに、電流経路部材6は、そのリードフレーム3の各ソース側端子3sのソース側ポスト部7sに接続されている部分であるリードフレーム側接続部分6bが、ソース側ポスト部7sに面接触するように形成されている。このような形状に形成されている本実施形態の電流経路部材6を、以下の説明においては接続ストラップ6と称する。この接続ストラップ6は、その電極側接続部分6aがソース電極4sだけで半導体素子5に面接触するように、その電極側接続部分6aとリードフレーム側接続部分6bとの間の中間部(ビーム部)6cが、半導体素子5から遠ざかるような、離間された形状に形成されている。
【0033】
詳しく説明すると、アルミニウムから形成されている接続ストラップ(Alストラップ)6は、その半導体素子5のソース電極4sに接続される電極側接続部分6aと、そのリードフレーム3のソース側端子3sのソース側ポスト部7sに接続されるリードフレーム側接続部分6bとの間の中間部(ビーム部)6cが、所定の曲率を有する略アーチ形状に形成されている。具体的には、接続ストラップ6は、図2(b)中Cで示すその厚さが、約0.1(mm)の大きさに形成されている。それとともに、接続ストラップ6は、図2(b)中Dで示すその中間部6cの間隔が、約0.6(mm)の大きさに形成されている。このような形状からなる接続ストラップ6において、その中間部6cは、その側面視において、滑らかな半円形状の円弧を描くような略アーチ形状に形成されている。これにより、このMOSFET1は、半導体素子5の付近において、チップエッジタッチによる電気的短絡を起こすおそれが殆どない。
【0034】
また、本実施形態の接続ストラップ6は、ソース電極4sおよびリードフレーム3の各ソース側端子3sのソース側ポスト部7sの両方に、それぞれ直接接触するように、超音波接合によって同時に接続されている。
【0035】
以上説明した形状からなる接続ストラップ6を有するMOSFET1は、半導体素子5のソース電極4sとリードフレーム3の各ソース側端子3sのソース側ポスト部7sとの間を流れる電流の流路断面積が、従来技術のMOSFET101が有する複数本のボンディングワイヤ105を流れる電流の流路断面積の合計に比べて大幅に拡大されている。これにより、MOSFET1は、そのソース電極4sとリードフレーム3との間における抵抗値が、従来技術のMOSFET101に比べて大幅に下げられている。
【0036】
また、本実施形態の接続ストラップ6は、半導体素子5のソース電極4s、およびリードフレーム3の各ソース側端子3sのソース側ポスト部7sのそれぞれに、図示しない硬化性導電材料や、あるいは半田などを介することなく、超音波接合によって直接接触するように接続(固定)されている。これにより、MOSFET1は、硬化性導電材料や半田の内部、あるいは半導体素子5のソース電極4s、リードフレーム3の各ソース側端子3sのソース側ポスト部7s、および接続ストラップ6のそれぞれと硬化性導電材料や半田との界面付近において、温度変化などの外的環境の変化によって脆化やひび割れ(クラック)などが発生するおそれが殆ど無い。したがって、半導体素子5のソース電極4s、およびリードフレーム3の各ソース側端子3sのソース側ポスト部7sのそれぞれに、超音波接合によって直接接触するように接続された接続ストラップ6を備えるMOSFET1は、温度変化などの外的環境の変化に対する耐久性、すなわちその電気的動作性能の信頼性が高い。
【0037】
また、本実施形態のMOSFET1は、接続ストラップ6が1回の超音波接合によってソース電極4sおよびソース側ポスト部7sに同時に接合されているので、これらの接合部分における接合強度を略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態のMOSFET1によれば、Alストラップ6のソース電極4sおよびソース側ポスト部7sへの接合部分における耐久性を向上できる。
【0038】
次に、以上説明したMOSFET1を製造する際に適用する、本発明の第1の実施の形態に係る半導体装置の製造方法について、図3および図4を参照しつつ説明する。
【0039】
本実施形態の半導体装置の製造方法は、半導体素子5が有する複数個の電極4のうちの少なくとも1個の電極4、および複数個のリードフレーム3のうちの少なくとも1個のリードフレーム3のそれぞれに、略板形状に形成された電流経路部材6を直接接触させるように設けることにより、電極4およびリードフレーム3を電気的に接続することを前提とし、以下に述べる特徴を備えるものとする。
【0040】
電流経路部材6を、超音波接合によって、電極4およびリードフレーム3のそれぞれに同時に直接接触するように接続する。電流経路部材6を、アルミニウム系の材料によって形成する。電流経路部材6の電極4に接続される部分6aと、電流経路部材6のリードフレーム3に接続される部分6bとの間の中間部6cを、半導体素子5から離間するように、所定の曲率を有する略アーチ形状に形成する。
【0041】
先ず、図3(a)〜(e)に示すように、所望する大きさおよび形状の接続ストラップ6を製造する。具体的には、予め薄肉の板形状に圧延された、接続ストラップ6の材料となるアルミニウム製の板材9を、例えば図3(a)に示すような切断装置10によって、所定の大きさ(長さ)に切り出す。切断装置10は、アルミニウム製の板材9を切断するロータリーカッター11と、アルミニウム製の板材9を搬送するベルトコンベア12などから構成されている。ベルトコンベア12は、図3(a)中破線矢印で示す向きに回転しており、アルミニウム製の板材9は、このベルトコンベア12によって、図3(a)中白抜き矢印で示す向きに搬送される。ロータリーカッター11は、ベルトコンベア12の終端部に近接して配設されており、図3(a)中実線矢印で示す向きに回転している。ロータリーカッター11は、回転する2枚の刃部11aを有しており、これらの刃部11aによってベルトコンベア12の終端部まで搬送されてきたアルミニウム製の板材9を、図3(b)に示すように、所定の大きさに切り出す(カットする)。
【0042】
所定の大きさに切り出されたアルミニウム製の板材9は、図示しない成型装置によって、その側面視が図3(c)に示すように、その中間部6cが電極側接続部分6aおよびリードフレーム側接続部分6bに対して滑らかな円弧形状となるように突出された、所定の曲率を有する略アーチ形状に成型(フォーミング)される。すなわち、所定の大きさに切り出されたアルミニウム製の板材9は、成型装置によって前述したMOSFET1に用いられる所定の形状の接続ストラップ6として成型される。なお、成型装置が備える成型用の型を交換することにより、所定の大きさに切り出されたアルミニウム製の板材9を、図3(c)に示すような本実施形態の接続ストラップ6だけではなく、様々な形状の接続ストラップに容易に成型できる。
【0043】
次に、以上説明したように所定の形状に成型された接続ストラップ6を、半導体素子5のソース電極4s、およびリードフレーム3の各ソース側端子3sのソース側ポスト部7sのそれぞれに接続する。接続ストラップ6を、例えば図4(a)に示すような接合治具(ボンディングツール)としての接合ホーン13によって支持する。接合ホーン13の内部には、複数本の吸引孔14が設けられており、接続ストラップ6を図4(a)中実線矢印で示す向きに真空吸引して支持できる。この接合ホーン13の接続ストラップ6と接触する側の端面には、滑り止めの凹凸が複数個設けられている。
【0044】
MOSFET1のリードフレーム3のドレイン側端子3d、ソース側端子3s、およびゲート側端子3g(図4(a)〜(c)において図示せず。)は、それぞれ図4(b)に示すように、接合台15上の所定の位置に予め配置されている。また、半導体素子5は、そのソース電極4sが上を向かされた姿勢で、リードフレーム3のドレイン側端子3dのドレイン側ポスト部7dに硬化性導電材料、または半田を用いて予め接合されている(マウントされている)。このような配置状態の半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれに、接合ホーン13によって支持された接続ストラップ6を接合する。接合ホーン13には、図示しない超音波発生装置が接続されている。この超音波発生装置が発生可能な超音波の最高周波数は、約60kHz程度であるが、通常の使用においては、周波数が約38kHzの超音波を発生する。このような超音波を発生させることにより、接合ホーン13は、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれに、接続ストラップ6を直接、超音波接合することができる。
【0045】
接続ストラップ6を支持した状態のまま、接合ホーン13を半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれに、それらの上方から接近させる。接続ストラップ6の位置が適正な接合位置にあることを確認した後、接続ストラップ6を接合ホーン15で支持した状態のまま、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれに、それらの上方から同時に直接接触させる。この接触状態を保持しつつ、図4(b)に示すように、接合ホーン15の超音波発生装置を作動させて、接続ストラップ6の電極側接続部分6aを半導体素子5のソース電極4sに、また接続ストラップ6のリードフレーム側接続部分6bをリードフレーム3のソース側端子3sのソース側ポスト部7sに、それぞれ直接かつ同時に超音波接合する。
【0046】
図4(c)に示すように、接続ストラップ6の超音波接合が終了した後、図示は省略するが、半導体素子5のゲート電極4gとリードフレーム3のゲート側端子3sのゲート側ポスト部7gとを、アルミニウムや、あるいは金などの導電性を有する金属から形成されているB’gワイヤ8によって電気的に接続する。このB’gワイヤ8の接続は、接続ストラップ6と同様に超音波接合でもよいし、また硬化性導電材料や、あるいは半田などを用いてもよい。続けて、以上説明したように、接続ストラップ6によって電気的に接続された半導体素子5およびリードフレーム3と、B’gワイヤ8などとを、それらの周りから覆うようにエポキシ系樹脂などの成型用樹脂からなる封止樹脂(モールド樹脂)によってパッケージングしてハウジング2内に包み込む。ハウジング2を所定の形状に成型した後、リードフレーム3を所定の長さにリードカットして、所望する半導体装置としてのSOP−8パッケージのMOSFET(パワーMOSFET)1を得ることができる。
【0047】
以上説明した本発明の第1実施形態に係る半導体装置の製造方法によれば、硬化性導電材料や半田などを用いることなく、略板形状に形成されているとともに、ソース電極4sに接続される電極側接続部分6aと、リードフレーム3のソース側端子3sのソース側ポスト部7sに接続されるリードフレーム側接続部分6bとの間の中間部(ビーム部)6cが、半導体素子5から離間するように、所定の曲率を有する略アーチ形状に形成された接続ストラップ6を、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれに直接接触させて、かつ同時に超音波接合できる。したがって、本実施形態の半導体装置の製造方法によれば、半導体素子5のソース電極4sとリードフレーム3のソース側端子3sのソース側ポスト部7sとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、ソース電極4sとソース側ポスト部7sとの間に多量の電流を円滑に流すことができる。
【0048】
これにより、本実施形態の半導体装置の製造方法によって製造されたMOSFET1は、そのソース電極4s、接続ストラップ6、およびソース側ポスト部7sにおける抵抗値が実質的に低減された状態に設定されている。ひいては、MOSFET1は、その内部抵抗値、つまりオン抵抗値が下げられた状態に設定されている。したがって、MOSFET1は、その電気的動作性能を低下させることなく、低電圧で作動できるので、省電力タイプの半導体装置である。換言すれば、本実施形態の半導体装置の製造方法は、省電力タイプの半導体装置1を製造できる。
【0049】
また、本実施形態の半導体装置の製造方法によれば、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのそれぞれと、1個の接続ストラップ6とを同時に超音波接合すればよいので、その接合作業に掛かる時間、すなわち接合効率、ひいてはMOSFET1全体の製造(生産)効率(インデックス)を向上できる。すなわち、MOSFET1の生産に掛かる時間を短縮できる。
【0050】
具体的には、本発明の発明者達が行った試験的生産実験によれば、本実施形態の半導体装置の製造方法によって前述したAlストラップ6を備えるMOSFET1を1個(1パッケージ)を製造するのに要した製造時間は、従来技術に係る半導体装置の製造方法によって前述した複数本のボンディングワイヤ105を有する従来技術に係るMOSFET101を1個(1パッケージ)を製造するのに要した製造時間に比較すると、図示しない生産装置1台当たり約4割も短縮されていた。この実験結果から、本実施形態の半導体装置の製造方法によって、例えばAlストラップ6を備えるMOSFET1を大量生産する場合には、その生産個数が多ければ多いほど、MOSFET1の1個当たりの製造コスト、すなわちMOSFET1の1個当たりの単価を下げることができ、半導体市場における価格競争を有利に展開できる。
【0051】
また、従来技術に係るMOSFET101は、これを製造するに当たり、複数本のボンディングワイヤ105を、ソース電極4sおよびソース側ポスト部7sにすべて適正な状態で接続しなければならない。これに対して、本実施形態の半導体装置の製造方法によってMOSFET1を製造する場合、略板形状に形成されている1個のAlストラップ6を、1回の超音波接合によってソース電極4sおよびソース側ポスト部7sに同時に接合できる。したがって、本実施形態の半導体装置の製造方法によれば、MOSFET1を製造する際のAlストラップ6の接続不良の発生率を、従来技術のMOSFET101を製造する際における複数本のボンディングワイヤ105の接続不良の発生率に対して、単純に計算して10分の1に低減できる。すなわち、本実施形態の半導体装置の製造方法によれば、MOSFET1の歩留まりを、従来の半導体装置の製造方法に比較して大幅に向上できる。これにより、前述したMOSFET1の生産に係る時間を短縮できるのと同様に、MOSFET1全体の生産効率(インデックス)を大幅に向上できる。
【0052】
さらに、本実施形態の半導体装置の製造方法によれば、Alストラップ6を1回の超音波接合によってソース電極4sおよびソース側ポスト部7sに同時に接合するので、これらの接合部分における接合強度を略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態の半導体装置の製造方法によれば、Alストラップ6のソース電極4sおよびソース側ポスト部7sへの接合部分における耐久性を向上できる。また、略板形状に形成された接続ストラップ6は、その電極側接続部分6aおよびリードフレーム側接続部分6bの、半導体素子5のソース電極4sおよびリードフレーム3のソース側端子3sのソース側ポスト部7sに対する接合面積が大きいので、ソース電極4sやソース側ポスト部7sのそれぞれの領域を有効に活用できる。すなわち、接続ストラップ6を有するMOSFET1は、その電気的動作性能が向上されている。それとともに、接続ストラップ6は、ソース電極4sやソース側ポスト部7sのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。つまり、接続ストラップ6を有するMOSFET1は、その電気的動作性能が安定しており、かつ製造が簡単で、さらにその耐久性および信頼性が高い。
【0053】
したがって、本発明に係る半導体装置の製造方法は、電気的動作性能が高く、安定して作動するとともに、信頼性が高いMOSFET(半導体装置)1を効率よく製造できる。
【0054】
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。
【0055】
この第2実施形態の半導体装置21、および半導体装置の製造方法は、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sに接続される電流経路部材22の大きさおよび形状、ならびに個数が、前述した第1実施形態の電流経路部材6の大きさおよび形状、ならびに個数と異なっているだけで、その他の構成、作用、および効果は同様である。よって、その異なっている部分について説明するとともに、前述した第1実施形態と同一の構成部分については同一符号を付してその説明を省略する。
【0056】
本実施形態の半導体装置としてのMOSFET21は、図5に示すように、これが具備する半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ポスト部7sとが、複数個、具体的には3個の長尺の略板(帯)形状に形成されたアルミニウム製の電流経路部材としての接続ストラップ(Alストラップ)22によって電気的に接続されている。これらの3個の接続ストラップ22も、それらの中間部22cが半導体素子5から離間するように、所定の曲率を有する略アーチ形状に形成されている。
【0057】
また、本実施形態の半導体装置の製造方法は、MOSFET21が具備する半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ポスト部7sとを、長尺の板形状に形成された3個のアルミニウム製の接続ストラップ22を用いて、超音波接合によって電気的に接続する。この際、各接続ストラップ22の電極側接続部分22aを半導体素子5のソース電極4sに、また各接続ストラップ22のリードフレーム側接続部分22bをリードフレーム3のソース側端子3sのソース側ポスト部7sに、それぞれ直接かつ同時に超音波接合する。
【0058】
この第2実施形態の半導体装置21、および半導体装置の製造方法は、以上説明した点以外は、第1実施形態の半導体装置1、および半導体装置の製造方法と同じであり、本発明の課題を解決できるのはもちろんであるが、前述したように、半導体素子5のソース電極4sとリードフレーム3のソース側端子3sのソース側ポスト部7sとが、長尺の略板形状に形成された複数個の電流経路部材22によって接続されている本実施形態の半導体装置21、およびこの半導体装置21を製造する半導体装置の製造方法は、以下の点で優れている。
【0059】
本実施形態の半導体装置としてのMOSFET21においては、半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ポスト部7sとが、長尺の略板形状に形成された3個のアルミニウム製の接続ストラップ22によって電気的に接続されているので、ソース電極4sとソース側ポスト部7sとの間を流れる電流の流量を殆ど損なうこと無く、接続ストラップ22に使われるアルミニウムなどの材料の使用量を低減できる。したがって、本実施形態のMOSFET21は、その電気的動作性能が高く、安定して作動するとともに、信頼性が高く、かつ、より低コストである。また、本実施形態の半導体装置の製造方法によれば、電気的動作性能が高く、安定して作動するとともに、信頼性が高いMOSFET21を、低コストで生産できる。
【0060】
また、3個のアルミニウム製の接続ストラップ22は、それらの大きさ、形状、個数、および配置位置などが、ソース電極4sとソース側ポスト部7sとの間の導電性を大きく妨げない程度に設定されて形成される。具体的には、これら3個の接続ストラップ22は、それらの配線抵抗値の合計の大きさが、前述した第1実施形態の接続ストラップ6の配線抵抗値と略同等の大きさを保持できるように設定される。すなわち、実質的に第1実施形態の接続ストラップ6を3個に分割して形成された本実施形態の接続ストラップ22は、それらの配線抵抗値の合計の大きさが、第1実施形態の接続ストラップ6の配線抵抗値の大きさと同様に、従来技術のMOSFET101が有する複数本のボンディングワイヤ105の配線抵抗値の合計の大きさと比較して大幅に低減されている。つまり、本実施形態のMOSFET21においても、3個の接続ストラップ22の配線抵抗値の合計の大きさが、MOSFET21全体のオン抵抗値に対して及ぼす影響は極めて低い。
【0061】
(第3の実施の形態)
次に、本発明の第3の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。
【0062】
この第3実施形態の半導体装置31、および半導体装置の製造方法は、半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sのみならず、半導体素子5のゲート電極4g、およびリードフレーム3のゲート側端子3gのゲート側ポスト部7gも長尺の略板形状に形成されている1個の電流経路部材32によって電気的に接続されている点が、前述した第1実施形態の半導体装置1と異なっているだけで、その他の構成、作用、および効果は同様である。よって、その異なっている部分について説明するとともに、前述した第1実施形態と同一の構成部分については同一符号を付してその説明を省略する。
【0063】
本実施形態の半導体装置としてのMOSFET31は、図6に示すように、これが具備する半導体素子5のゲート電極4gと、リードフレーム3のゲート側端子3gのゲート側ポスト部7gとが、長尺の略板形状に形成された1個のアルミニウム製の電流経路部材としての接続ストラップ(Alストラップ)32によって電気的に接続されている。この1個の接続ストラップ32も、その中間部32cが半導体素子5から離間するように、所定の曲率を有する略アーチ形状に形成されている。
【0064】
また、本実施形態の半導体装置の製造方法は、MOSFET31が具備する半導体素子5のゲート電極4gと、リードフレーム3のゲート側端子3gのゲート側ポスト部7gとを、長尺の略板形状に形成された1個のアルミニウム製の接続ストラップ32を用いて、超音波接合によって電気的に接続する。この際、接続ストラップ32の電極側接続部分32aを半導体素子5のゲート電極4gに、また接続ストラップ32のリードフレーム側接続部分32bをリードフレーム3のゲート側端子3gのソース側ポスト部7gに、それぞれ直接かつ同時に超音波接合する。
【0065】
この第3実施形態の半導体装置31、および半導体装置の製造方法は、以上説明した点以外は、第1実施形態の半導体装置1、および半導体装置の製造方法と同じであり、本発明の課題を解決できるのはもちろんであるが、前述したように、半導体素子5のゲート電極4gとリードフレーム3のゲート側端子3gのゲート側ポスト部7gとが、長尺の略板形状に形成された1個の電流経路部材32によって接続されている本実施形態の半導体装置31、およびこの半導体装置31を製造する半導体装置の製造方法は、以下の点で優れている。
【0066】
本実施形態の半導体装置としてのMOSFET31においては、半導体素子5のソース電極4sと、リードフレーム3のソース側端子3sのソース側ポスト部7sとが、略板形状に形成されたアルミニウム製の接続ストラップ6によって電気的に接続されているのみならず、半導体素子5のゲート電極4gと、リードフレーム3のゲート側端子3gのゲート側ポスト部7gとが、長尺の略板形状に形成された1個のアルミニウム製の接続ストラップ32によって電気的に接続されている。これにより、半導体素子5とリードフレーム3との間を流れる電流の流量を、より多く設定することができる。したがって、本実施形態の半導体装置としてのMOSFET31は、その電気的動作性能がより向上されている。また、本実施形態の半導体装置の製造方法によれば、電気的動作性能がより高いMOSFET31を生産できる。
【0067】
なお、本発明に係る半導体装置の製造方法は、前述した第1〜第3の実施の形態には制約されない。本発明の主旨を逸脱しない範囲において、本発明に係る半導体装置の構成の一部や、あるいは本発明に係る半導体装置の製造方法が有する各工程を、種々様々な状態に組み合わせて設定できる。
【0068】
例えば、接続ストラップを、その電極側接続部分が半導体素子5のソース電極4sに、またそのリードフレーム側接続部分がリードフレーム3のソース側端子3sのソース側ポスト部7sに、それぞれ直接接触するように接続する方法は、超音波接合には限られない。例えば、熱圧着でもよい。ボンディングツールとしての接合ホーン13を、各接合方法に適応したものに交換することにより、様々な接合方法を容易に実施できる。また、この接続作業を行う際に、接続ストラップの電極側接続部分およびリードフレーム側接続部分を、それぞれ同時に半導体素子5のソース電極4s、およびリードフレーム3のソース側端子3sのソース側ポスト部7sに接続せずに、それらのどちらか一方から接続しても構わない。また、接続ストラップを形成する材料は、アルミニウム以外にも、銅や金など導電性の高い金属材料を用いても構わない。
【0069】
また、接続ストラップの形状は、前述した略板形状や、あるいは略帯形状のように、その平面視が長方形以外のものでも構わない。例えば、楕円形状、偏平楕円形状(長円形状、小判形状)、台形などでもよい。また、これら各種形状を応用したり、あるいは適宜組み合わせて使用したりしてもよい。この場合、接続ストラップの成型を行う際の、伸線に用いるダイスによって任意の形状を選択して成型できる。
【0070】
また、本発明に係る半導体装置の製造方法によって製造される半導体装置が備える半導体素子は、前記第1〜第3の各実施形態においては、それらの両端面にソース電極、ゲート電極、およびドレイン電極がそれぞれ1個ずつ設けられている、いわゆる1層構造としたが、多層構造のものを用いても何ら差し支えない。リードフレーム3に接続する電極4が半導体素子の両端面(表裏面)等に露出していれば、それら各電極と各リードフレーム3とを、前記各接続ストラップ6,22,32などを用いて、前述した本発明の各実施形態の半導体装置の製造方法によって容易かつ選択的に、電気的に接続できる。
【0071】
同様に、本発明に係る半導体装置の製造方法によって製造される半導体装置が備える半導体素子は、その内部に設けられているデバイスの個数が1個でも、あるいは複数個でも構わない。
【0072】
また、本発明に係る半導体装置の製造方法によって製造される半導体装置の電極は、1種類につき1個でなくとも良い。例えば、半導体装置が具備する半導体素子のソース電極、ゲート電極、およびドレイン電極が、それぞれ複数個ずつ設けられている場合でも、それら各電極と各リードフレーム3とを、接続ストラップ6,22,32などを用いて、前述した本発明の各実施形態の半導体装置の製造方法によって容易かつ選択的に、電気的に接続できる。
【0073】
さらに、本発明に係る半導体装置の製造方法は、前述したMOSFET(パワーMOSFET)以外にも、ダイオードや、サイリスタなど、従来の技術においては装置の一部にワイヤボンディングが必要とされていたすべての半導体装置に適用できる。
【0074】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、半導体素子の電極とリードフレームとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、電極とリードフレームとの間に多量の電流を円滑に流すことができる。また、略板形状に形成された電流経路部材は、半導体素子が有する各電極や、各リードフレームに対する接合面積が大きいので、半導体素子の各電極や各リードフレームのそれぞれの領域を有効に活用できる。それとともに、略板形状に形成された電流経路部材は、各電極や各リードフレームのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。さらに、各電極と各リードフレームとは、少なくとも1個の1個の電流経路部材によって接続可能であるため、接合作業に係る作業時間を短縮できるとともに、ボンディング不良の発生を抑制できるので、半導体装置の歩留まりを向上できる。したがって、本発明に係る半導体装置の製造方法は、電気的動作性能が高く、安定して作動するとともに、信頼性が高い半導体装置を効率よく製造できる。
【0075】
また、本発明に係る半導体装置の製造方法を実施するにあたり、電極とリードフレームとの間に多量の電流をより円滑に流す、各電極や各リードフレームのそれぞれの領域をより有効に活用する、電流経路部材を各電極や各リードフレームのそれぞれに、より確実かつより容易に接合するとともに、その接合強度をより高める、接合作業に係る作業時間をより短縮する、そして半導体装置の歩留まりをより向上させるなど、様々なことができる。したがって、本発明に係る半導体装置の製造方法は、電気的動作性能がより高く、より安定して作動するとともに、信頼性がより高い半導体装置をより効率よく製造できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置の概観を示す斜視図。
【図2】(a)は、図1中A−A線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
(b)は、図1中B−B線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
【図3】本発明の第1の実施の形態に係る半導体装置の製造方法を示し、(a)は、電流経路部材を材料から切り出す前の状態、(b)は、電流経路部材が材料から切り出された後の状態、(c)は、図6(b)の電流経路部材を図1の半導体装置に用いられる形状に形成した状態、をそれぞれ示す工程図。
【図4】本発明の第1の実施の形態に係る半導体装置の製造方法を示し、(a)は、図3(c)の電流経路部材を接合ホーンによって真空吸着した状態、(b)は、図4(a)の状態の電流経路部材を半導体素子のソース電極およびリードフレームのソース側端子のソース側ポスト部のそれぞれに同時に超音波接合している状態、(c)は、図3(c)の電流経路部材が半導体素子のソース電極およびリードフレームのソース側端子のソース側ポスト部のそれぞれに超音波接合された状態、をそれぞれ示す工程図。
【図5】本発明の第2の実施の形態に係る半導体装置の内部構造の主要部分を示す断面図。
【図6】本発明の第3の実施の形態に係る半導体装置の内部構造の主要部分を示す断面図。
【図7】従来の技術に係る半導体装置の概観を示す斜視図。
【図8】図7の半導体装置が具備する半導体素子の一部であるソース電極およびゲート電極の付近を拡大して示す平面図。
【図9】(a)は、図7中X−X線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
(b)は、図7中Y−Y線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
【符号の説明】
1,21,31…MOSFET(パワーMOSFET、半導体装置)
3…リードフレーム
4…電極
4g…ゲート電極(ゲートパット)
4s…ソース電極(ソースパット)
5…半導体素子
6,22,32…接続ストラップ(Alストラップ、電流経路部材)
6a,22a,32a…電極側接続部分
6b,22b,32b…リードフレーム側接続部分
6c,22c,32c…ビーム部(中間部)
Claims (5)
- 半導体素子が有する複数個の電極のうちの少なくとも1個の該電極、および複数個のリードフレームのうちの少なくとも1個の該リードフレームのそれぞれに、少なくとも1個の略板形状に形成された電流経路部材を直接接触させつつ前記電極と前記電流経路部材および前記リードフレームと前記電流経路部材とを同時に超音波接合することにより、前記電極と前記リードフレームとを前記電流経路部材を介して電気的に接続することを特徴とする半導体装置の製造方法。
- 1個の前記電極と1個の前記リードフレームとを、複数個の前記電流経路部材によって接続することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数個の電極と前記複数個のリードフレームとを、該複数個の電極に対してそれぞれ1個の前記電流経路部材によって接続することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記電極として前記半導体素子のソース電極およびゲート電極のうちの少なくとも一方の表面に前記電流経路部材を面接触させて接合することを特徴とする請求項1〜3のうちのいずれかに記載の半導体装置の製造方法。
- 前記電流経路部材を、アルミニウム、銅、および金のうちのいずれかにより形成することを特徴とする請求項1〜4のうちのいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120310A JP3898459B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001120310A JP3898459B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002313851A JP2002313851A (ja) | 2002-10-25 |
JP3898459B2 true JP3898459B2 (ja) | 2007-03-28 |
Family
ID=18970373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001120310A Expired - Lifetime JP3898459B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3898459B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040217488A1 (en) | 2003-05-02 | 2004-11-04 | Luechinger Christoph B. | Ribbon bonding |
JP2006032873A (ja) * | 2004-07-22 | 2006-02-02 | Toshiba Corp | ストラップボンディング装置及びストラップボンディング方法 |
US20060163315A1 (en) * | 2005-01-27 | 2006-07-27 | Delsman Mark A | Ribbon bonding tool and process |
DE102005045100A1 (de) * | 2005-09-21 | 2007-03-29 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleitermoduls |
JP4842118B2 (ja) | 2006-01-24 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4722757B2 (ja) | 2006-04-19 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20080111219A1 (en) * | 2006-11-14 | 2008-05-15 | Gem Services, Inc. | Package designs for vertical conduction die |
JP5026112B2 (ja) * | 2007-03-08 | 2012-09-12 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法。 |
JP2008294384A (ja) * | 2007-04-27 | 2008-12-04 | Renesas Technology Corp | 半導体装置 |
JP5090088B2 (ja) | 2007-07-05 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2009038139A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 半導体装置およびその製造方法 |
JP4989437B2 (ja) * | 2007-12-14 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI456707B (zh) * | 2008-01-28 | 2014-10-11 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
DE102016204150A1 (de) * | 2016-03-14 | 2017-09-14 | Siemens Aktiengesellschaft | Verfahren, Halbleitermodul, Stromrichter und Fahrzeug |
-
2001
- 2001-04-18 JP JP2001120310A patent/JP3898459B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002313851A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4112816B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP3898459B2 (ja) | 半導体装置の製造方法 | |
US9252088B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007227893A (ja) | 半導体装置の製造方法 | |
JP2009081198A (ja) | 半導体装置 | |
JP4372162B2 (ja) | 超音波接合冶具 | |
JP5553766B2 (ja) | 半導体装置とその製造方法 | |
WO2011039795A1 (ja) | 半導体装置とその製造方法 | |
JP2016157880A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3831208B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004022725A (ja) | 半導体装置 | |
JP4372163B2 (ja) | 半導体装置の製造方法 | |
JP2008098678A (ja) | 半導体装置及びその製造方法 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP2004281486A (ja) | 半導体パッケージ及び同パッケージを用いた半導体装置 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
JPH09172033A (ja) | 半導体装置およびその製造方法 | |
JP2019047004A (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP2024046599A (ja) | 半導体装置 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP2016034011A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2001196401A (ja) | 半導体装置の樹脂パッケージ形成方法 | |
JP2018022775A (ja) | リードフレームおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3898459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |