JP3898459B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3898459B2
JP3898459B2 JP2001120310A JP2001120310A JP3898459B2 JP 3898459 B2 JP3898459 B2 JP 3898459B2 JP 2001120310 A JP2001120310 A JP 2001120310A JP 2001120310 A JP2001120310 A JP 2001120310A JP 3898459 B2 JP3898459 B2 JP 3898459B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
lead frame
source
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001120310A
Other languages
English (en)
Other versions
JP2002313851A (ja
Inventor
将由 大野
紀秀 船戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001120310A priority Critical patent/JP3898459B2/ja
Publication of JP2002313851A publication Critical patent/JP2002313851A/ja
Application granted granted Critical
Publication of JP3898459B2 publication Critical patent/JP3898459B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に半導体装置が具備する電極である半導体素子のソース電極と、リードフレームとを、電流経路部材を用いて電気的に接続する方法に係る。
【０００２】
【従来の技術】
近年、多種多様な半導体装置が製品として出荷されているが、その中には、図７に示すように、一般にＳＯＰ−８パッケージのＭＯＳＦＥＴと呼ばれている半導体装置１０１がある。以下、半導体装置として、このＳＯＰ−８パッケージのＭＯＳＦＥＴ１０１（以下、ＭＯＳＦＥＴ１０１と略称する。）を例にとって説明する。
【０００３】
ＭＯＳＦＥＴ１０１は、図７に示すように、その全体の殆どを例えばエポキシ系樹脂などからなる封止樹脂（モールド樹脂）１０２によって固められて、覆われている。また、このＭＯＳＦＥＴ１０１は、ＳＯＰ−８パッケージという名称の通り、８本のリードフレーム１０３を有している。各リードフレーム１０３の一端部は、モールド樹脂１０２の両側部において４本ずつに分かれて対向するように、モールド樹脂１０２の外側に露出されている。
【０００４】
このＭＯＳＦＥＴ１０１は、その内部構造の主要部分が、図９（ａ）および（ｂ）に示すように構成されている。図９（ａ）は、ＭＯＳＦＥＴ１０１を図７中Ｘ−Ｘ線に沿って切断した断面図である。また、図９（ｂ）は、ＭＯＳＦＥＴ１０１を図７中Ｙ−Ｙ線に沿って切断した断面図である。前記８本のリードフレーム１０３のうちの片側半分である４本のリードフレーム１０３は、図９（ａ）に示すように、モールド樹脂１０２の内側において４本１組に一体化されて形成されている。この４本１組のリードフレーム１０３は、図９（ａ）および（ｂ）の両図に示すように、モールド樹脂１０２の内側において、半導体素子（半導体チップ）１０４のソース電極（ソースパット）１０４ｓおよびゲート電極（ゲートパット）１０４ｇが設けられている側とは反対側の端面に設けられている図示しないドレイン電極に、硬化性導電材料や半田などを用いて電気的に接触するように設けられて（固着されて）いる。
【０００５】
また、前記８本のリードフレーム１０３のうちの残りの片側半分である４本のリードフレーム１０３は、図９（ａ）に示すように、モールド樹脂１０２の内側において、ソース電極１０４ｓおよびゲート電極１０４ｇを含めた半導体素子１０４、ならびに前記４本１組のリードフレーム１０３の両方から電気的に切り離されて設けられている。さらに、これら残りの４本のリードフレーム１０３は、それらのうちの３本が１組に一体化されて形成されているとともに、残りの１本のリードフレーム１０３は、それら３本１組のリードフレーム１０３から電気的に切り離されて形成されている。
【０００６】
以上説明したような内部構造からなるＭＯＳＦＥＴ１０１は、一般に、図９（ａ）および（ｂ）に示すように、その半導体素子１０４のソース電極１０４ｓと前記３本１組のリードフレーム１０３とが、アルミニウム（Ａｌ）あるいは金（Ａｕ）などの導電性を有する金属から、断面形状が略円形状に形成された複数本の金属細線としてのボンディングワイヤ１０５によって電気的に接続されている。同様に、半導体素子１０４のゲート電極１０４ｇと前記１本のリードフレーム１０３とは、ボンディングワイヤ１０５と同様にアルミニウムあるいは金などの導電性を有する金属から形成された、１本のＢ’ｇワイヤ（ボンディングワイヤ）１０６によって電気的に接続されている。
【０００７】
このような内部構造からなるＭＯＳＦＥＴ１０１を、効率よく作動させて、その電気的動作性能をいかんなく発揮させるためには、例えば、半導体素子１０４が有する各電極４のうち、ＭＯＳＦＥＴ１０１の動作にとって主要である電流が多量に流れるソース電極１０４ｓの領域全体を有効に活用する必要がある。具体的には、半導体素子１０４のソース電極１０４ｓの領域全体をできる限り広く使って、大量のソース電流を流す必要がある。このためには、図９（ａ）および（ｂ）に示すように、半導体素子１０４のソース電極１０４ｓと、前記３本１組のリードフレーム１０３とを、複数本のボンディングワイヤ１０５によって、略全面的に電気的に接続することが必要である。
【０００８】
詳しく説明すると、例えば表面の形状（パターン）が、図８および図９（ａ）に示すように、長尺の略長方形状に形成されている半導体素子１０４のソース電極１０４ｓは、その膜厚がおおよそ2〜6(μm)のアルミニウム蒸着膜によって形成されている。このような形状および材料などからなるソース電極１０４ｓに、例えば図８中白丸で示される部分Ｐに、１点で点接触するようにボンディングワイヤ１０５を接続する。ソース電極１０４ｓを形成しているアルミニウム蒸着膜は、前述したようにその膜厚がおおよそ2〜6(μm)と薄いので、前記部分Ｐと図８中黒丸で示される部分Ｑとの間の電気的抵抗（表面抵抗）が無視できないほど大きい。したがって、ソース電極１０４ｓのボンディングワイヤ１０５が接続されている部分Ｐおよびその周辺部分には、ソース電極１０４ｓの領域全体からまんべんなくソース電流が流れ込み難い。
【０００９】
このように、ボンディングワイヤ１０５を介して、ソース電極１０４ｓとリードフレーム１０３との間にソース電流を流す場合、１本のボンディングワイヤ１０５だけでは、ソース電極１０４ｓの領域全体を有効に活用することができない。したがって、ボンディングワイヤ１０５を介して、ソース電極１０４ｓとリードフレーム１０３との間にソース電流を流す場合、複数本のボンディングワイヤ１０５をソース電極１０４ｓの領域全体にまんべんなくボンディングする必要がある。
【００１０】
【発明が解決しようとする課題】
複数本のボンディングワイヤ１０５を用いてソース電極１０４ｓとリードフレーム１０３との間にソース電流を流す場合、接続するボンディングワイヤ１０５の本数に比例して、ボンディングワイヤ１０５の材料代や、あるいはボンディング作業に係る作業コストなどの、いわゆるボンディングコストが増加する。それとともに、接続するボンディングワイヤ１０５の本数に比例して、それらのボンディング不良も発生し易くなり、製造されるＭＯＳＦＥＴ１０１の歩留まりが低下したり、あるいはＭＯＳＦＥＴ１０１の電気的動作性能の信頼性が低下したりするおそれがある。
【００１１】
また、複数本のボンディングワイヤ１０５を用いる代わりに、１本のボンディングワイヤ１０５の直径（ワイヤ径）を大径化して、ボンディングワイヤ１０５の断面積（接合面積）を広げることにより、ボンディングワイヤ１０５を介して、ソース電極１０４ｓとリードフレーム１０３との間に流れるソース電流の流量を増やす方法も、ある程度有効な方法として考えられる。ところが、このようにボンディングワイヤ１０５の直径を大径化する場合、一般に、その最大径はおおよそ500μm〜800μm程度が限界である。この程度のボンディングワイヤ１０５の直径は、一般的な半導体素子１０４のソース電極１０４ｓと比較すると、大径化していない状態に等しい。したがって、１本のボンディングワイヤ１０５の直径を大径化する方法は、複数本のボンディングワイヤ１０５を用いる方法と比較して、有効であるとは言い難い。
【００１２】
さらに、ボンディングワイヤ１０５の接合面積は、一般に、超音波接合（超音波ボンディング）の場合でワイヤ断面積の1.5倍程度、熱圧着接合（熱圧着ボンディング）の場合ではワイヤ断面積の３倍程度必要である。したがって、超音波接合および熱圧着接合のいずれの場合も、ボンディングワイヤ１０５の接合面積は、ボンディングワイヤ１０５のワイヤ断面積（ワイヤ径）によって制限を受ける（ワイヤ断面積に依存する）。ボンディングワイヤ１０５のワイヤ径を、前述した範囲である500μm〜800μm程度よりも大きくすると、ボンディングワイヤ１０５をボンディングする際に、その加圧力を相当大きくしなければ所定の接合強度を保持することはできない。ところが、ボンディングワイヤ１０５をボンディングする際の加圧力を大きくすると、半導体素子１０４に与える機械的（物理的）衝撃が大きくなり、半導体素子１０４に電気的動作性能の特性不良を生じさせるおそれがある。すなわち、ボンディングワイヤ１０５をボンディングする際の加圧力を大きくすると、製造されるＭＯＳＦＥＴ１０１の歩留まりが低下したり、あるいはＭＯＳＦＥＴ１０１の電気的動作性能の信頼性が低下したりするおそれがある。
【００１３】
よって、本発明の目的は、電気的動作性能が高く、安定して作動するとともに、信頼性が高い半導体装置を効率よく製造できる半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、半導体素子が有する複数個の電極のうちの少なくとも１個の該電極、および複数個のリードフレームのうちの少なくとも１個の該リードフレームのそれぞれに、少なくとも１個の略板形状に形成された電流経路部材を直接接触させつつ前記電極と前記電流経路部材および前記リードフレームと前記電流経路部材とを同時に超音波接合することにより、前記電極と前記リードフレームとを前記電流経路部材を介して電気的に接続することを特徴とするものである。
【００１５】
この半導体装置の製造方法においては、少なくとも１個の略板形状に形成された電流経路部材を、半導体素子が有する複数個の電極のうちの少なくとも１個の電極、および複数個のリードフレームのうちの少なくとも１個のリードフレームのそれぞれに、直接接触させつつ電極と電流経路部材およびリードフレームと電流経路部材とを同時に超音波接合することにより、電極とリードフレームとを電流経路部材を介して電気的に接続する。これにより、半導体素子の電極とリードフレームとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、電極とリードフレームとの間に多量の電流を円滑に流すことができる。また、略板形状に形成された電流経路部材は、半導体素子が有する各電極や、各リードフレームに対する接合面積が大きいので、半導体素子の各電極や各リードフレームのそれぞれの領域を有効に活用できる。それとともに、略板形状に形成された電流経路部材は、各電極や各リードフレームのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。さらに、各電極と各リードフレームとは、少なくとも１個の電流経路部材によって接続可能であるため、接合作業に係る作業時間を短縮できるとともに、ボンディング不良の発生を抑制できるので、半導体装置の歩留まりを向上できる。
【００２１】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造方法を、図１〜図４に基づいて説明する。
【００２２】
先ず、この第１実施形態の半導体装置の製造方法によって製造される、第１実施形態の半導体装置１について、図１および図２を参照しつつ説明する。
【００２３】
本実施形態の半導体装置１は、複数個の電極４を有する半導体素子５と、複数個のリードフレーム３と、各電極４のうちの少なくとも１個の電極４、および各リードフレーム３のうちの少なくとも１個のリードフレーム３のそれぞれに直接接触するように設けられて、電極４およびリードフレーム３を電気的に接続するとともに、略板形状に形成されている少なくとも１個の電流経路部材６と、半導体素子５、各リードフレーム３、および電流経路部材６をパッケージングするハウジング２と、を具備することを前提とし、以下に述べる特徴を備えるものとする。
【００２４】
電流経路部材６は、半導体装置１の配線としてのリードフレーム３、および電極４のそれぞれに、超音波接合によって直接接触するように接続されている。電流経路部材６は、その電極４に接続される部分６ａとリードフレーム３に接続される部分６ｂとの間の中間部６ｃが、半導体素子５から離間するように、所定の曲率を有する略アーチ形状に形成されている。電流経路部材６は、アルミニウム系の材料によって形成されている。電流経路部材６は、半導体素子５が有する電極４のうちの少なくともソース電極４ｓと、リードフレーム３とに接続されている。このように、電流経路部材６は、半導体装置１の配線の一部を構成している。
【００２５】
以上述べたような特徴を備えた本実施形態の半導体装置１として、以下の説明において、図１に示すように、一般的なＳＯＰ−８パッケージのＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）１を用いて説明する。
【００２６】
ＭＯＳＦＥＴ１は、図１に示すように、その全体の殆どを例えばエポキシ系樹脂などからなる封止樹脂（モールド樹脂）によって固められて形成されたハウジング２によって覆われている。また、このＭＯＳＦＥＴ１は、ＳＯＰ−８パッケージという名称の通り、８本の端子を有するリードフレーム３を備えている。各リードフレーム３の端子は、ハウジング２の両側部において４本ずつに分かれて対向するように、ハウジング２の外側に露出されている。ただし、図１においては、リードフレーム３が有する８本の端子のうち、５本のみを図示し、残りの３本はそれらの図示を省略する。
【００２７】
このＭＯＳＦＥＴ１は、その内部構造の主要部分が、図２（ａ）および（ｂ）に示すように構成されている。図２（ａ）は、ＭＯＳＦＥＴ１を図１中Ａ−Ａ線に沿って切断した断面図である。また、図２（ｂ）は、ＭＯＳＦＥＴ１を図１中Ｂ−Ｂ線に沿って切断した断面図である。
【００２８】
前記８本のリードフレーム３の端子うちの片側半分である４本の端子は、図２（ａ）に示すように、ハウジング２の内側において４本１組に一体化されて形成されている。この４本１組のリードフレーム３の端子は、図２（ａ）および（ｂ）の両図に示すように、ハウジング２の内側において、半導体素子（半導体チップ）５のソース電極（ソースパット）４ｓおよびゲート電極（ゲートパット）４ｇが設けられている側とは反対側の端面において、図示しないドレイン電極（ドレインパット）に電気的に接触するように設けられている。つまり、これら４本１組のリードフレーム３の端子は、リードフレーム３のドレイン側端子３ｄとして形成されている。これら各ドレイン側端子３ｄは、４本１組に一体化されて略平板形状に形成されているドレイン側ポスト部７ｄにおいて、ドレイン電極４ｄと面接触するように配置されている。半導体素子５とリードフレーム３のドレイン側端子３ｄとは、それぞれのドレイン電極とドレイン側ポスト部７ｄとが硬化性導電材料や、あるいは半田などによって電気的に接続されることにより、互いに電気的に接触した状態で固定（固着）される。
【００２９】
また、前記８本のリードフレーム３の端子のうちの残りの片側半分である、４本のリードフレーム３の端子は、図２（ａ）に示すように、ハウジング２の内側において、ソース電極４ｓおよびゲート電極４ｇを含めた半導体素子５に直接接触しないように設けられている。それとともに、それら残りの４本のリードフレーム３の端子は、４本のドレイン側端子３ｄおよびそれらのドレイン側ポスト部７ｄを含めたリードフレーム３両方から、電気的に切り離されて設けられている。さらに、これら残りの４本のリードフレーム３の端子は、それらのうちの３本が１組に一体化されて形成されているとともに、残りの１本のリードフレーム３の端子は、それら３本１組のリードフレーム３の端子から電気的に切り離されて形成されている。
【００３０】
３本１組のリードフレーム３の端子は、後述する電流経路部材６によって、半導体素子５のソース電極４ｓに電気的に接続される。つまり、これら３本１組のリードフレーム３の端子は、リードフレーム３のソース側端子３ｓとして形成されている。これら各ソース側端子３ｓは、３本１組に一体化されて略平板形状に形成されているソース側ポスト部７ｓにおいて、電流経路部材６を介して、ソース電極４ｓと電気的に接続されるように配置されている。また、残りの１本のリードフレーム３の端子は、１本のＢ’ｇワイヤ（ボンディングワイヤ）８によって、半導体素子５のゲート電極４ｇに電気的に接続される。つまり、この１本のリードフレーム３の端子は、リードフレーム３のゲート側端子３ｇとして形成されている。このゲート側端子３ｇは、略平板形状に形成されているゲート側ポスト部７ｇにおいて、Ｂ’ｇワイヤ８を介して、ゲート電極４ｇと電気的に接続されるように配置されている。
【００３１】
すなわち、本実施形態の半導体装置としてのＭＯＳＦＥＴ１は、実質的に３個のリードフレーム３を具備しているとともに、このＭＯＳＦＥＴ１が具備する半導体装置５が３個の電極４を有している。また、このＭＯＳＦＥＴ１は、３個のリードフレーム３のうちの１個である各ソース側端子３ｓと、３個の電極４のうちの１個であるソース電極４ｓとが、電流経路部材６を介して選択的に、かつ電気的に接続される。
【００３２】
電流経路部材６は、本実施形態においては、図２（ａ）および（ｂ）の両図に示すように、そのソース電極４ｓに接続されている部分である電極側接続部分６ａが、ソース電極４ｓに面接触するように形成されている。それとともに、電流経路部材６は、そのリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓに接続されている部分であるリードフレーム側接続部分６ｂが、ソース側ポスト部７ｓに面接触するように形成されている。このような形状に形成されている本実施形態の電流経路部材６を、以下の説明においては接続ストラップ６と称する。この接続ストラップ６は、その電極側接続部分６ａがソース電極４ｓだけで半導体素子５に面接触するように、その電極側接続部分６ａとリードフレーム側接続部分６ｂとの間の中間部（ビーム部）６ｃが、半導体素子５から遠ざかるような、離間された形状に形成されている。
【００３３】
詳しく説明すると、アルミニウムから形成されている接続ストラップ（Ａｌストラップ）６は、その半導体素子５のソース電極４ｓに接続される電極側接続部分６ａと、そのリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに接続されるリードフレーム側接続部分６ｂとの間の中間部（ビーム部）６ｃが、所定の曲率を有する略アーチ形状に形成されている。具体的には、接続ストラップ６は、図２（ｂ）中Ｃで示すその厚さが、約0.1(mm)の大きさに形成されている。それとともに、接続ストラップ６は、図２（ｂ）中Ｄで示すその中間部６ｃの間隔が、約0.６(mm)の大きさに形成されている。このような形状からなる接続ストラップ６において、その中間部６ｃは、その側面視において、滑らかな半円形状の円弧を描くような略アーチ形状に形成されている。これにより、このＭＯＳＦＥＴ１は、半導体素子５の付近において、チップエッジタッチによる電気的短絡を起こすおそれが殆どない。
【００３４】
また、本実施形態の接続ストラップ６は、ソース電極４ｓおよびリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓの両方に、それぞれ直接接触するように、超音波接合によって同時に接続されている。
【００３５】
以上説明した形状からなる接続ストラップ６を有するＭＯＳＦＥＴ１は、半導体素子５のソース電極４ｓとリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓとの間を流れる電流の流路断面積が、従来技術のＭＯＳＦＥＴ１０１が有する複数本のボンディングワイヤ１０５を流れる電流の流路断面積の合計に比べて大幅に拡大されている。これにより、ＭＯＳＦＥＴ１は、そのソース電極４ｓとリードフレーム３との間における抵抗値が、従来技術のＭＯＳＦＥＴ１０１に比べて大幅に下げられている。
【００３６】
また、本実施形態の接続ストラップ６は、半導体素子５のソース電極４ｓ、およびリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、図示しない硬化性導電材料や、あるいは半田などを介することなく、超音波接合によって直接接触するように接続（固定）されている。これにより、ＭＯＳＦＥＴ１は、硬化性導電材料や半田の内部、あるいは半導体素子５のソース電極４ｓ、リードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓ、および接続ストラップ６のそれぞれと硬化性導電材料や半田との界面付近において、温度変化などの外的環境の変化によって脆化やひび割れ（クラック）などが発生するおそれが殆ど無い。したがって、半導体素子５のソース電極４ｓ、およびリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、超音波接合によって直接接触するように接続された接続ストラップ６を備えるＭＯＳＦＥＴ１は、温度変化などの外的環境の変化に対する耐久性、すなわちその電気的動作性能の信頼性が高い。
【００３７】
また、本実施形態のＭＯＳＦＥＴ１は、接続ストラップ６が１回の超音波接合によってソース電極４ｓおよびソース側ポスト部７ｓに同時に接合されているので、これらの接合部分における接合強度を略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態のＭＯＳＦＥＴ１によれば、Ａｌストラップ６のソース電極４ｓおよびソース側ポスト部７ｓへの接合部分における耐久性を向上できる。
【００３８】
次に、以上説明したＭＯＳＦＥＴ１を製造する際に適用する、本発明の第１の実施の形態に係る半導体装置の製造方法について、図３および図４を参照しつつ説明する。
【００３９】
本実施形態の半導体装置の製造方法は、半導体素子５が有する複数個の電極４のうちの少なくとも１個の電極４、および複数個のリードフレーム３のうちの少なくとも１個のリードフレーム３のそれぞれに、略板形状に形成された電流経路部材６を直接接触させるように設けることにより、電極４およびリードフレーム３を電気的に接続することを前提とし、以下に述べる特徴を備えるものとする。
【００４０】
電流経路部材６を、超音波接合によって、電極４およびリードフレーム３のそれぞれに同時に直接接触するように接続する。電流経路部材６を、アルミニウム系の材料によって形成する。電流経路部材６の電極４に接続される部分６ａと、電流経路部材６のリードフレーム３に接続される部分６ｂとの間の中間部６ｃを、半導体素子５から離間するように、所定の曲率を有する略アーチ形状に形成する。
【００４１】
先ず、図３（ａ）〜（ｅ）に示すように、所望する大きさおよび形状の接続ストラップ６を製造する。具体的には、予め薄肉の板形状に圧延された、接続ストラップ６の材料となるアルミニウム製の板材９を、例えば図３（ａ）に示すような切断装置１０によって、所定の大きさ（長さ）に切り出す。切断装置１０は、アルミニウム製の板材９を切断するロータリーカッター１１と、アルミニウム製の板材９を搬送するベルトコンベア１２などから構成されている。ベルトコンベア１２は、図３（ａ）中破線矢印で示す向きに回転しており、アルミニウム製の板材９は、このベルトコンベア１２によって、図３（ａ）中白抜き矢印で示す向きに搬送される。ロータリーカッター１１は、ベルトコンベア１２の終端部に近接して配設されており、図３（ａ）中実線矢印で示す向きに回転している。ロータリーカッター１１は、回転する２枚の刃部１１ａを有しており、これらの刃部１１ａによってベルトコンベア１２の終端部まで搬送されてきたアルミニウム製の板材９を、図３（ｂ）に示すように、所定の大きさに切り出す（カットする）。
【００４２】
所定の大きさに切り出されたアルミニウム製の板材９は、図示しない成型装置によって、その側面視が図３（ｃ）に示すように、その中間部６ｃが電極側接続部分６ａおよびリードフレーム側接続部分６ｂに対して滑らかな円弧形状となるように突出された、所定の曲率を有する略アーチ形状に成型（フォーミング）される。すなわち、所定の大きさに切り出されたアルミニウム製の板材９は、成型装置によって前述したＭＯＳＦＥＴ１に用いられる所定の形状の接続ストラップ６として成型される。なお、成型装置が備える成型用の型を交換することにより、所定の大きさに切り出されたアルミニウム製の板材９を、図３（ｃ）に示すような本実施形態の接続ストラップ６だけではなく、様々な形状の接続ストラップに容易に成型できる。
【００４３】
次に、以上説明したように所定の形状に成型された接続ストラップ６を、半導体素子５のソース電極４ｓ、およびリードフレーム３の各ソース側端子３ｓのソース側ポスト部７ｓのそれぞれに接続する。接続ストラップ６を、例えば図４（ａ）に示すような接合治具（ボンディングツール）としての接合ホーン１３によって支持する。接合ホーン１３の内部には、複数本の吸引孔１４が設けられており、接続ストラップ６を図４（ａ）中実線矢印で示す向きに真空吸引して支持できる。この接合ホーン１３の接続ストラップ６と接触する側の端面には、滑り止めの凹凸が複数個設けられている。
【００４４】
ＭＯＳＦＥＴ１のリードフレーム３のドレイン側端子３ｄ、ソース側端子３ｓ、およびゲート側端子３ｇ（図４（ａ）〜（ｃ）において図示せず。）は、それぞれ図４（ｂ）に示すように、接合台１５上の所定の位置に予め配置されている。また、半導体素子５は、そのソース電極４ｓが上を向かされた姿勢で、リードフレーム３のドレイン側端子３ｄのドレイン側ポスト部７ｄに硬化性導電材料、または半田を用いて予め接合されている（マウントされている）。このような配置状態の半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、接合ホーン１３によって支持された接続ストラップ６を接合する。接合ホーン１３には、図示しない超音波発生装置が接続されている。この超音波発生装置が発生可能な超音波の最高周波数は、約60kHz程度であるが、通常の使用においては、周波数が約38kHzの超音波を発生する。このような超音波を発生させることにより、接合ホーン１３は、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、接続ストラップ６を直接、超音波接合することができる。
【００４５】
接続ストラップ６を支持した状態のまま、接合ホーン１３を半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、それらの上方から接近させる。接続ストラップ６の位置が適正な接合位置にあることを確認した後、接続ストラップ６を接合ホーン１５で支持した状態のまま、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれに、それらの上方から同時に直接接触させる。この接触状態を保持しつつ、図４（ｂ）に示すように、接合ホーン１５の超音波発生装置を作動させて、接続ストラップ６の電極側接続部分６ａを半導体素子５のソース電極４ｓに、また接続ストラップ６のリードフレーム側接続部分６ｂをリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに、それぞれ直接かつ同時に超音波接合する。
【００４６】
図４（ｃ）に示すように、接続ストラップ６の超音波接合が終了した後、図示は省略するが、半導体素子５のゲート電極４ｇとリードフレーム３のゲート側端子３ｓのゲート側ポスト部７ｇとを、アルミニウムや、あるいは金などの導電性を有する金属から形成されているＢ’ｇワイヤ８によって電気的に接続する。このＢ’ｇワイヤ８の接続は、接続ストラップ６と同様に超音波接合でもよいし、また硬化性導電材料や、あるいは半田などを用いてもよい。続けて、以上説明したように、接続ストラップ６によって電気的に接続された半導体素子５およびリードフレーム３と、Ｂ’ｇワイヤ８などとを、それらの周りから覆うようにエポキシ系樹脂などの成型用樹脂からなる封止樹脂（モールド樹脂）によってパッケージングしてハウジング２内に包み込む。ハウジング２を所定の形状に成型した後、リードフレーム３を所定の長さにリードカットして、所望する半導体装置としてのＳＯＰ−８パッケージのＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）１を得ることができる。
【００４７】
以上説明した本発明の第１実施形態に係る半導体装置の製造方法によれば、硬化性導電材料や半田などを用いることなく、略板形状に形成されているとともに、ソース電極４ｓに接続される電極側接続部分６ａと、リードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに接続されるリードフレーム側接続部分６ｂとの間の中間部（ビーム部）６ｃが、半導体素子５から離間するように、所定の曲率を有する略アーチ形状に形成された接続ストラップ６を、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれに直接接触させて、かつ同時に超音波接合できる。したがって、本実施形態の半導体装置の製造方法によれば、半導体素子５のソース電極４ｓとリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、ソース電極４ｓとソース側ポスト部７ｓとの間に多量の電流を円滑に流すことができる。
【００４８】
これにより、本実施形態の半導体装置の製造方法によって製造されたＭＯＳＦＥＴ１は、そのソース電極４ｓ、接続ストラップ６、およびソース側ポスト部７ｓにおける抵抗値が実質的に低減された状態に設定されている。ひいては、ＭＯＳＦＥＴ１は、その内部抵抗値、つまりオン抵抗値が下げられた状態に設定されている。したがって、ＭＯＳＦＥＴ１は、その電気的動作性能を低下させることなく、低電圧で作動できるので、省電力タイプの半導体装置である。換言すれば、本実施形態の半導体装置の製造方法は、省電力タイプの半導体装置１を製造できる。
【００４９】
また、本実施形態の半導体装置の製造方法によれば、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのそれぞれと、１個の接続ストラップ６とを同時に超音波接合すればよいので、その接合作業に掛かる時間、すなわち接合効率、ひいてはＭＯＳＦＥＴ１全体の製造（生産）効率（インデックス）を向上できる。すなわち、ＭＯＳＦＥＴ１の生産に掛かる時間を短縮できる。
【００５０】
具体的には、本発明の発明者達が行った試験的生産実験によれば、本実施形態の半導体装置の製造方法によって前述したＡｌストラップ６を備えるＭＯＳＦＥＴ１を１個（１パッケージ）を製造するのに要した製造時間は、従来技術に係る半導体装置の製造方法によって前述した複数本のボンディングワイヤ１０５を有する従来技術に係るＭＯＳＦＥＴ１０１を１個（１パッケージ）を製造するのに要した製造時間に比較すると、図示しない生産装置１台当たり約４割も短縮されていた。この実験結果から、本実施形態の半導体装置の製造方法によって、例えばＡｌストラップ６を備えるＭＯＳＦＥＴ１を大量生産する場合には、その生産個数が多ければ多いほど、ＭＯＳＦＥＴ１の１個当たりの製造コスト、すなわちＭＯＳＦＥＴ１の１個当たりの単価を下げることができ、半導体市場における価格競争を有利に展開できる。
【００５１】
また、従来技術に係るＭＯＳＦＥＴ１０１は、これを製造するに当たり、複数本のボンディングワイヤ１０５を、ソース電極４ｓおよびソース側ポスト部７ｓにすべて適正な状態で接続しなければならない。これに対して、本実施形態の半導体装置の製造方法によってＭＯＳＦＥＴ１を製造する場合、略板形状に形成されている１個のＡｌストラップ６を、１回の超音波接合によってソース電極４ｓおよびソース側ポスト部７ｓに同時に接合できる。したがって、本実施形態の半導体装置の製造方法によれば、ＭＯＳＦＥＴ１を製造する際のＡｌストラップ６の接続不良の発生率を、従来技術のＭＯＳＦＥＴ１０１を製造する際における複数本のボンディングワイヤ１０５の接続不良の発生率に対して、単純に計算して１０分の１に低減できる。すなわち、本実施形態の半導体装置の製造方法によれば、ＭＯＳＦＥＴ１の歩留まりを、従来の半導体装置の製造方法に比較して大幅に向上できる。これにより、前述したＭＯＳＦＥＴ１の生産に係る時間を短縮できるのと同様に、ＭＯＳＦＥＴ１全体の生産効率（インデックス）を大幅に向上できる。
【００５２】
さらに、本実施形態の半導体装置の製造方法によれば、Ａｌストラップ６を１回の超音波接合によってソース電極４ｓおよびソース側ポスト部７ｓに同時に接合するので、これらの接合部分における接合強度を略同等の強さに容易に設定できる。これにより、これらの接合部分に温度変化などの外的環境の変化や、金属疲労などが生じても、それらの付加を均等に分散できる。したがって、本実施形態の半導体装置の製造方法によれば、Ａｌストラップ６のソース電極４ｓおよびソース側ポスト部７ｓへの接合部分における耐久性を向上できる。また、略板形状に形成された接続ストラップ６は、その電極側接続部分６ａおよびリードフレーム側接続部分６ｂの、半導体素子５のソース電極４ｓおよびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに対する接合面積が大きいので、ソース電極４ｓやソース側ポスト部７ｓのそれぞれの領域を有効に活用できる。すなわち、接続ストラップ６を有するＭＯＳＦＥＴ１は、その電気的動作性能が向上されている。それとともに、接続ストラップ６は、ソース電極４ｓやソース側ポスト部７ｓのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。つまり、接続ストラップ６を有するＭＯＳＦＥＴ１は、その電気的動作性能が安定しており、かつ製造が簡単で、さらにその耐久性および信頼性が高い。
【００５３】
したがって、本発明に係る半導体装置の製造方法は、電気的動作性能が高く、安定して作動するとともに、信頼性が高いＭＯＳＦＥＴ（半導体装置）１を効率よく製造できる。
【００５４】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。
【００５５】
この第２実施形態の半導体装置２１、および半導体装置の製造方法は、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに接続される電流経路部材２２の大きさおよび形状、ならびに個数が、前述した第１実施形態の電流経路部材６の大きさおよび形状、ならびに個数と異なっているだけで、その他の構成、作用、および効果は同様である。よって、その異なっている部分について説明するとともに、前述した第１実施形態と同一の構成部分については同一符号を付してその説明を省略する。
【００５６】
本実施形態の半導体装置としてのＭＯＳＦＥＴ２１は、図５に示すように、これが具備する半導体素子５のソース電極４ｓと、リードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとが、複数個、具体的には３個の長尺の略板（帯）形状に形成されたアルミニウム製の電流経路部材としての接続ストラップ（Ａｌストラップ）２２によって電気的に接続されている。これらの３個の接続ストラップ２２も、それらの中間部２２ｃが半導体素子５から離間するように、所定の曲率を有する略アーチ形状に形成されている。
【００５７】
また、本実施形態の半導体装置の製造方法は、ＭＯＳＦＥＴ２１が具備する半導体素子５のソース電極４ｓと、リードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとを、長尺の板形状に形成された３個のアルミニウム製の接続ストラップ２２を用いて、超音波接合によって電気的に接続する。この際、各接続ストラップ２２の電極側接続部分２２ａを半導体素子５のソース電極４ｓに、また各接続ストラップ２２のリードフレーム側接続部分２２ｂをリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに、それぞれ直接かつ同時に超音波接合する。
【００５８】
この第２実施形態の半導体装置２１、および半導体装置の製造方法は、以上説明した点以外は、第１実施形態の半導体装置１、および半導体装置の製造方法と同じであり、本発明の課題を解決できるのはもちろんであるが、前述したように、半導体素子５のソース電極４ｓとリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとが、長尺の略板形状に形成された複数個の電流経路部材２２によって接続されている本実施形態の半導体装置２１、およびこの半導体装置２１を製造する半導体装置の製造方法は、以下の点で優れている。
【００５９】
本実施形態の半導体装置としてのＭＯＳＦＥＴ２１においては、半導体素子５のソース電極４ｓと、リードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとが、長尺の略板形状に形成された３個のアルミニウム製の接続ストラップ２２によって電気的に接続されているので、ソース電極４ｓとソース側ポスト部７ｓとの間を流れる電流の流量を殆ど損なうこと無く、接続ストラップ２２に使われるアルミニウムなどの材料の使用量を低減できる。したがって、本実施形態のＭＯＳＦＥＴ２１は、その電気的動作性能が高く、安定して作動するとともに、信頼性が高く、かつ、より低コストである。また、本実施形態の半導体装置の製造方法によれば、電気的動作性能が高く、安定して作動するとともに、信頼性が高いＭＯＳＦＥＴ２１を、低コストで生産できる。
【００６０】
また、３個のアルミニウム製の接続ストラップ２２は、それらの大きさ、形状、個数、および配置位置などが、ソース電極４ｓとソース側ポスト部７ｓとの間の導電性を大きく妨げない程度に設定されて形成される。具体的には、これら３個の接続ストラップ２２は、それらの配線抵抗値の合計の大きさが、前述した第１実施形態の接続ストラップ６の配線抵抗値と略同等の大きさを保持できるように設定される。すなわち、実質的に第１実施形態の接続ストラップ６を３個に分割して形成された本実施形態の接続ストラップ２２は、それらの配線抵抗値の合計の大きさが、第１実施形態の接続ストラップ６の配線抵抗値の大きさと同様に、従来技術のＭＯＳＦＥＴ１０１が有する複数本のボンディングワイヤ１０５の配線抵抗値の合計の大きさと比較して大幅に低減されている。つまり、本実施形態のＭＯＳＦＥＴ２１においても、３個の接続ストラップ２２の配線抵抗値の合計の大きさが、ＭＯＳＦＥＴ２１全体のオン抵抗値に対して及ぼす影響は極めて低い。
【００６１】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置、および半導体装置の製造方法を説明する。
【００６２】
この第３実施形態の半導体装置３１、および半導体装置の製造方法は、半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓのみならず、半導体素子５のゲート電極４ｇ、およびリードフレーム３のゲート側端子３ｇのゲート側ポスト部７ｇも長尺の略板形状に形成されている１個の電流経路部材３２によって電気的に接続されている点が、前述した第１実施形態の半導体装置１と異なっているだけで、その他の構成、作用、および効果は同様である。よって、その異なっている部分について説明するとともに、前述した第１実施形態と同一の構成部分については同一符号を付してその説明を省略する。
【００６３】
本実施形態の半導体装置としてのＭＯＳＦＥＴ３１は、図６に示すように、これが具備する半導体素子５のゲート電極４ｇと、リードフレーム３のゲート側端子３ｇのゲート側ポスト部７ｇとが、長尺の略板形状に形成された１個のアルミニウム製の電流経路部材としての接続ストラップ（Ａｌストラップ）３２によって電気的に接続されている。この１個の接続ストラップ３２も、その中間部３２ｃが半導体素子５から離間するように、所定の曲率を有する略アーチ形状に形成されている。
【００６４】
また、本実施形態の半導体装置の製造方法は、ＭＯＳＦＥＴ３１が具備する半導体素子５のゲート電極４ｇと、リードフレーム３のゲート側端子３ｇのゲート側ポスト部７ｇとを、長尺の略板形状に形成された１個のアルミニウム製の接続ストラップ３２を用いて、超音波接合によって電気的に接続する。この際、接続ストラップ３２の電極側接続部分３２ａを半導体素子５のゲート電極４ｇに、また接続ストラップ３２のリードフレーム側接続部分３２ｂをリードフレーム３のゲート側端子３ｇのソース側ポスト部７ｇに、それぞれ直接かつ同時に超音波接合する。
【００６５】
この第３実施形態の半導体装置３１、および半導体装置の製造方法は、以上説明した点以外は、第１実施形態の半導体装置１、および半導体装置の製造方法と同じであり、本発明の課題を解決できるのはもちろんであるが、前述したように、半導体素子５のゲート電極４ｇとリードフレーム３のゲート側端子３ｇのゲート側ポスト部７ｇとが、長尺の略板形状に形成された１個の電流経路部材３２によって接続されている本実施形態の半導体装置３１、およびこの半導体装置３１を製造する半導体装置の製造方法は、以下の点で優れている。
【００６６】
本実施形態の半導体装置としてのＭＯＳＦＥＴ３１においては、半導体素子５のソース電極４ｓと、リードフレーム３のソース側端子３ｓのソース側ポスト部７ｓとが、略板形状に形成されたアルミニウム製の接続ストラップ６によって電気的に接続されているのみならず、半導体素子５のゲート電極４ｇと、リードフレーム３のゲート側端子３ｇのゲート側ポスト部７ｇとが、長尺の略板形状に形成された１個のアルミニウム製の接続ストラップ３２によって電気的に接続されている。これにより、半導体素子５とリードフレーム３との間を流れる電流の流量を、より多く設定することができる。したがって、本実施形態の半導体装置としてのＭＯＳＦＥＴ３１は、その電気的動作性能がより向上されている。また、本実施形態の半導体装置の製造方法によれば、電気的動作性能がより高いＭＯＳＦＥＴ３１を生産できる。
【００６７】
なお、本発明に係る半導体装置の製造方法は、前述した第１〜第３の実施の形態には制約されない。本発明の主旨を逸脱しない範囲において、本発明に係る半導体装置の構成の一部や、あるいは本発明に係る半導体装置の製造方法が有する各工程を、種々様々な状態に組み合わせて設定できる。
【００６８】
例えば、接続ストラップを、その電極側接続部分が半導体素子５のソース電極４ｓに、またそのリードフレーム側接続部分がリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに、それぞれ直接接触するように接続する方法は、超音波接合には限られない。例えば、熱圧着でもよい。ボンディングツールとしての接合ホーン１３を、各接合方法に適応したものに交換することにより、様々な接合方法を容易に実施できる。また、この接続作業を行う際に、接続ストラップの電極側接続部分およびリードフレーム側接続部分を、それぞれ同時に半導体素子５のソース電極４ｓ、およびリードフレーム３のソース側端子３ｓのソース側ポスト部７ｓに接続せずに、それらのどちらか一方から接続しても構わない。また、接続ストラップを形成する材料は、アルミニウム以外にも、銅や金など導電性の高い金属材料を用いても構わない。
【００６９】
また、接続ストラップの形状は、前述した略板形状や、あるいは略帯形状のように、その平面視が長方形以外のものでも構わない。例えば、楕円形状、偏平楕円形状（長円形状、小判形状）、台形などでもよい。また、これら各種形状を応用したり、あるいは適宜組み合わせて使用したりしてもよい。この場合、接続ストラップの成型を行う際の、伸線に用いるダイスによって任意の形状を選択して成型できる。
【００７０】
また、本発明に係る半導体装置の製造方法によって製造される半導体装置が備える半導体素子は、前記第１〜第３の各実施形態においては、それらの両端面にソース電極、ゲート電極、およびドレイン電極がそれぞれ１個ずつ設けられている、いわゆる１層構造としたが、多層構造のものを用いても何ら差し支えない。リードフレーム３に接続する電極４が半導体素子の両端面（表裏面）等に露出していれば、それら各電極と各リードフレーム３とを、前記各接続ストラップ６，２２，３２などを用いて、前述した本発明の各実施形態の半導体装置の製造方法によって容易かつ選択的に、電気的に接続できる。
【００７１】
同様に、本発明に係る半導体装置の製造方法によって製造される半導体装置が備える半導体素子は、その内部に設けられているデバイスの個数が１個でも、あるいは複数個でも構わない。
【００７２】
また、本発明に係る半導体装置の製造方法によって製造される半導体装置の電極は、１種類につき１個でなくとも良い。例えば、半導体装置が具備する半導体素子のソース電極、ゲート電極、およびドレイン電極が、それぞれ複数個ずつ設けられている場合でも、それら各電極と各リードフレーム３とを、接続ストラップ６，２２，３２などを用いて、前述した本発明の各実施形態の半導体装置の製造方法によって容易かつ選択的に、電気的に接続できる。
【００７３】
さらに、本発明に係る半導体装置の製造方法は、前述したＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）以外にも、ダイオードや、サイリスタなど、従来の技術においては装置の一部にワイヤボンディングが必要とされていたすべての半導体装置に適用できる。
【００７４】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、半導体素子の電極とリードフレームとの間を流れる電流の流路断面積を拡大するとともに、その間の抵抗値を低減して、電極とリードフレームとの間に多量の電流を円滑に流すことができる。また、略板形状に形成された電流経路部材は、半導体素子が有する各電極や、各リードフレームに対する接合面積が大きいので、半導体素子の各電極や各リードフレームのそれぞれの領域を有効に活用できる。それとともに、略板形状に形成された電流経路部材は、各電極や各リードフレームのそれぞれに、略確実かつ容易に接合できるとともに、その接合強度が高い。さらに、各電極と各リードフレームとは、少なくとも１個の１個の電流経路部材によって接続可能であるため、接合作業に係る作業時間を短縮できるとともに、ボンディング不良の発生を抑制できるので、半導体装置の歩留まりを向上できる。したがって、本発明に係る半導体装置の製造方法は、電気的動作性能が高く、安定して作動するとともに、信頼性が高い半導体装置を効率よく製造できる。
【００７５】
また、本発明に係る半導体装置の製造方法を実施するにあたり、電極とリードフレームとの間に多量の電流をより円滑に流す、各電極や各リードフレームのそれぞれの領域をより有効に活用する、電流経路部材を各電極や各リードフレームのそれぞれに、より確実かつより容易に接合するとともに、その接合強度をより高める、接合作業に係る作業時間をより短縮する、そして半導体装置の歩留まりをより向上させるなど、様々なことができる。したがって、本発明に係る半導体装置の製造方法は、電気的動作性能がより高く、より安定して作動するとともに、信頼性がより高い半導体装置をより効率よく製造できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の概観を示す斜視図。
【図２】（ａ）は、図１中Ａ−Ａ線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
（ｂ）は、図１中Ｂ−Ｂ線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を示し、（ａ）は、電流経路部材を材料から切り出す前の状態、（ｂ）は、電流経路部材が材料から切り出された後の状態、（ｃ）は、図６（ｂ）の電流経路部材を図１の半導体装置に用いられる形状に形成した状態、をそれぞれ示す工程図。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を示し、（ａ）は、図３（ｃ）の電流経路部材を接合ホーンによって真空吸着した状態、（ｂ）は、図４（ａ）の状態の電流経路部材を半導体素子のソース電極およびリードフレームのソース側端子のソース側ポスト部のそれぞれに同時に超音波接合している状態、（ｃ）は、図３（ｃ）の電流経路部材が半導体素子のソース電極およびリードフレームのソース側端子のソース側ポスト部のそれぞれに超音波接合された状態、をそれぞれ示す工程図。
【図５】本発明の第２の実施の形態に係る半導体装置の内部構造の主要部分を示す断面図。
【図６】本発明の第３の実施の形態に係る半導体装置の内部構造の主要部分を示す断面図。
【図７】従来の技術に係る半導体装置の概観を示す斜視図。
【図８】図７の半導体装置が具備する半導体素子の一部であるソース電極およびゲート電極の付近を拡大して示す平面図。
【図９】（ａ）は、図７中Ｘ−Ｘ線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
（ｂ）は、図７中Ｙ−Ｙ線に沿って切断した場合の半導体装置の内部構造の主要部分を示す断面図。
【符号の説明】
１，２１，３１…ＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ、半導体装置）
３…リードフレーム
４…電極
４ｇ…ゲート電極（ゲートパット）
４ｓ…ソース電極（ソースパット）
５…半導体素子
６，２２，３２…接続ストラップ（Ａｌストラップ、電流経路部材）
６ａ，２２ａ，３２ａ…電極側接続部分
６ｂ，２２ｂ，３２ｂ…リードフレーム側接続部分
６ｃ，２２ｃ，３２ｃ…ビーム部（中間部）

Claims (5)

  1. 半導体素子が有する複数個の電極のうちの少なくとも１個の該電極、および複数個のリードフレームのうちの少なくとも１個の該リードフレームのそれぞれに、少なくとも１個の略板形状に形成された電流経路部材を直接接触させつつ前記電極と前記電流経路部材および前記リードフレームと前記電流経路部材とを同時に超音波接合することにより、前記電極と前記リードフレームとを前記電流経路部材を介して電気的に接続することを特徴とする半導体装置の製造方法。
  2. １個の前記電極と１個の前記リードフレームとを、複数個の前記電流経路部材によって接続することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記複数個の電極と前記複数個のリードフレームとを、該複数個の電極に対してそれぞれ１個の前記電流経路部材によって接続することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記電極として前記半導体素子のソース電極およびゲート電極のうちの少なくとも一方の表面に前記電流経路部材を面接触させて接合することを特徴とする請求項１〜３のうちのいずれかに記載の半導体装置の製造方法。
  5. 前記電流経路部材を、アルミニウム、銅、および金のうちのいずれかにより形成することを特徴とする請求項１〜４のうちのいずれかに記載の半導体装置の製造方法。
JP2001120310A 2001-04-18 2001-04-18 半導体装置の製造方法 Expired - Lifetime JP3898459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120310A JP3898459B2 (ja) 2001-04-18 2001-04-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120310A JP3898459B2 (ja) 2001-04-18 2001-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002313851A JP2002313851A (ja) 2002-10-25
JP3898459B2 true JP3898459B2 (ja) 2007-03-28

Family

ID=18970373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120310A Expired - Lifetime JP3898459B2 (ja) 2001-04-18 2001-04-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3898459B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP2006032873A (ja) * 2004-07-22 2006-02-02 Toshiba Corp ストラップボンディング装置及びストラップボンディング方法
US20060163315A1 (en) 2005-01-27 2006-07-27 Delsman Mark A Ribbon bonding tool and process
DE102005045100A1 (de) * 2005-09-21 2007-03-29 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitermoduls
JP4842118B2 (ja) 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4722757B2 (ja) 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080111219A1 (en) * 2006-11-14 2008-05-15 Gem Services, Inc. Package designs for vertical conduction die
JP5026112B2 (ja) * 2007-03-08 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法。
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5090088B2 (ja) 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP4989437B2 (ja) * 2007-12-14 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
DE102016204150A1 (de) * 2016-03-14 2017-09-14 Siemens Aktiengesellschaft Verfahren, Halbleitermodul, Stromrichter und Fahrzeug

Also Published As

Publication number Publication date
JP2002313851A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4112816B2 (ja) 半導体装置および半導体装置の製造方法
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP3898459B2 (ja) 半導体装置の製造方法
US9252088B2 (en) Semiconductor device and method of manufacturing the same
JP2007227893A (ja) 半導体装置の製造方法
JP2009081198A (ja) 半導体装置
JP4372162B2 (ja) 超音波接合冶具
JP5553766B2 (ja) 半導体装置とその製造方法
WO2011039795A1 (ja) 半導体装置とその製造方法
JP2016157880A (ja) 半導体装置の製造方法および半導体装置
JP3831208B2 (ja) 半導体装置および半導体装置の製造方法
JP2004022725A (ja) 半導体装置
JP4372163B2 (ja) 半導体装置の製造方法
JP2008098678A (ja) 半導体装置及びその製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
JP2019047004A (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP2024046599A (ja) 半導体装置
JP2009231322A (ja) 半導体装置の製造方法
JP6807043B2 (ja) リードフレームおよび半導体装置
JP2016034011A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2001196401A (ja) 半導体装置の樹脂パッケージ形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061221

R150 Certificate of patent or registration of utility model

Ref document number: 3898459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term