JP2010258159A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010258159A
JP2010258159A JP2009105451A JP2009105451A JP2010258159A JP 2010258159 A JP2010258159 A JP 2010258159A JP 2009105451 A JP2009105451 A JP 2009105451A JP 2009105451 A JP2009105451 A JP 2009105451A JP 2010258159 A JP2010258159 A JP 2010258159A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
die pad
gnd
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009105451A
Other languages
English (en)
Other versions
JP2010258159A5 (ja
Inventor
Kazuyuki Misumi
和幸 三角
Kazushi Hatauchi
和士 畑内
Atsushi Nishikizawa
篤志 錦沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009105451A priority Critical patent/JP2010258159A/ja
Publication of JP2010258159A publication Critical patent/JP2010258159A/ja
Publication of JP2010258159A5 publication Critical patent/JP2010258159A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置のＧＮＤ強化を図りつつコストを低減化する。
【解決手段】ＳＯＣ２のＧＮＤ用のパッドとワイヤ３によって電気的に接続されたＧＮＤ用リード４ｆが、インナリード４ｄの部分とアウタリード４ｅの部分を有しており、さらに、そのインナリード４ｄの部分において分岐リード４ｇに分岐され、この分岐リード４ｇの部分でＳＯＣ２の前記ＧＮＤ用のパッドとワイヤ３を介して電気的に接続されてＧＮＤ接続となってＧＮＤ強化を図ることができる。また、複数配置される分岐リード４ｇのうちの何れかもしくはインナリード４ｄがダイパッド４ａに接続されている。
【選択図】図４

Description

本発明は、半導体装置に関し、特に、半導体装置のＧＮＤ強化に適用して有効な技術に関する。
ＱＦＰにおいて、タブの周辺部にペレットと反対側（上面側）が薄くなる段差部が形成され、段差部には周方向に連続する凹凸部が形成され、段差部および凹凸部が樹脂封止体の内部に埋設した状態で、タブの下面が樹脂封止体の下面で露出されている構造が記載されている（例えば、特許文献１参照）。
特開２００２−１００７２２号公報
システムオンチップ（以降、単にＳＯＣ(System On Chip)とも言う）やパワー系チップ等の電源／ＧＮＤを多く必要とする半導体装置の一例として、半導体チップの裏面を封止体の下面に露出させ、この半導体チップの裏面をＧＮＤ端子として銀ペースト等を介してダイパッド（タブ、チップ搭載部）に接続し、このダイパッドを実装基板のＧＮＤ端子に半田接続することでＧＮＤの強化を図る構造が知られている。例えば、前記特許文献１（特開２００２−１００７２２号公報）に、半導体チップの裏面をＧＮＤ端子としてダイパッドを介して実装基板のＧＮＤ端子に接続する構造が開示されている。
ところが、ＳＯＣのように多ピンの半導体チップの場合、半導体チップの機能も増えてピン数も大幅に増加するため、特許文献１に記載された構造ではＧＮＤ強化とピン数の増加との両者に対応させるのは困難である。
そこで、パッケージの内部にＧＮＤの共通リードを設けて、パッケージの外部に出るＧＮＤのアウタリードの本数を減らすことで、ＧＮＤの強化と多ピン化とに対応した構造が知られている。その一例として、ダイパッドの周囲に共通リードとしてリング状のリードを配置し、このリング状のリードに半導体チップの複数のＧＮＤ端子からワイヤを接続してＧＮＤの強化を図るとともに、パッケージの外部に出るＧＮＤのアウタリードの本数を低減して多ピン化に対応するものである。
前述の構造のようにタブの周囲にリング状のＧＮＤの共通リードを配置する場合、ＧＮＤをリング状の共通リードのどこからでも取れるというメリットがある反面、リング状の共通リードの外側に配置される複数のインナリードと半導体チップのパッドの距離が長くなり、インナリードと半導体チップのパッドとを電気的に接続する金線等のワイヤも長くなってしまう。
すなわち、半導体チップとインナリードとの間にリング状のリードが配置されるため、半導体チップのパッドとインナリードとを接続するワイヤ（金線）がリング状のリードを飛び越えなければならず、各ワイヤの長さが長くなって、その結果、半導体装置のコストが上昇するという問題が発生する。
なお、ワイヤの線径を小さく（ワイヤを細く）してコスト上昇を抑えることも考えられるが、ワイヤが細くなると、樹脂モールディング工程での樹脂注入時にワイヤが流れ易くなる。多ピンのＳＯＣの場合、複数のインナリードが高密度に配置されるため、隣り合ったワイヤ同士でのワイヤショートが起こることが問題となる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置のＧＮＤ強化を図りつつコストを低減化することができる技術を提供することにある。
また、本発明の他の目的は、ＧＮＤ強化を図りつつピン数を低減化することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、複数の表面電極が設けられた半導体チップと、前記半導体チップが搭載されたダイパッドと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、を有し、前記複数のリードのうち、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続されたＧＮＤ用リードが、前記封止体によって覆われるインナ部と前記封止体から露出するアウタ部とを有し、前記ＧＮＤ用リードは、前記インナ部において分岐リードに分岐され、前記分岐リードの一部が前記ダイパッドに接続し、前記半導体チップのＧＮＤ用の前記表面電極と電気的に接続する前記ワイヤが、前記分岐リードに接続されているものである。
また、本発明は、複数の表面電極が設けられた半導体チップと、前記半導体チップが搭載されたダイパッドと、前記ダイパッドに接続する吊りリードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、を有し、前記吊りリードは、前記封止体によって覆われる領域で分岐され、前記分岐されたリードの一部は、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続され、前記吊りリードは、前記封止体から露出してアウタリードとなっているものである。
さらに、本発明は、複数の表面電極が設けられた半導体チップと、前記半導体チップが搭載されたダイパッドと、前記ダイパッドの角部に接続する吊りリードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、を有し、前記吊りリードは、前記封止体によって覆われる領域で分岐された分岐リードを有し、前記分岐リードは、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続され、前記分岐リードの先端部は、前記複数のリードのうちの他のリードの先端部と並んでいるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ワイヤを短く、かつ細くすることができ、半導体装置のＧＮＤ強化を図りつつコストを低減化することができる。
さらに、ＧＮＤ強化を図りつつピン数を低減化することができる。
本発明の実施の形態１の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造の一例を示す側面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図１に示す半導体装置の内部構造の一例を封止体を透過して示す平面図である。 図４のＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図である。 図４のＢ−Ｂ線に沿って切断した断面の構造の一例を示す部分拡大断面図である。 図１に示す半導体装置におけるワイヤリング状態の一例を示す平面図である。 図１に示す半導体装置の実装構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分拡大平面図である。 図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分拡大平面図である。 本発明の実施の形態２の半導体装置の内部構造の一例を封止体を透過して示す平面図である。 図１１のＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図である。 図１１に示す半導体装置の実装構造の一例を示す部分断面図である。 図１１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分拡大平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す平面図、図２は図１に示す半導体装置の構造の一例を示す側面図、図３は図１に示す半導体装置の構造の一例を示す裏面図、図４は図１の半導体装置の内部構造の一例を封止体を透過して示す平面図、図５は図４のＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図、図６は図４のＢ−Ｂ線に沿って切断した断面の構造の一例を示す部分拡大断面図である。さらに、図７は図１に示す半導体装置におけるワイヤリング状態の一例を示す平面図、図８は図１に示す半導体装置の実装構造の一例を示す部分断面図、図９は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分拡大平面図、図１０は図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分拡大平面図である。
図１〜図６に示す本実施の形態１の半導体装置は、樹脂封止型で、かつ多ピンの半導体パッケージであり、本実施の形態１では前記半導体装置の一例として、薄型のＴＱＦＰ（Thin Quad Flat Package) １を取り上げて説明する。
ＴＱＦＰ１の構成について説明すると、複数の回路が形成されたＳＯＣ（半導体チップ）２と、ＳＯＣ２が搭載された薄板状のダイパッド（タブ、チップ搭載部）４ａと、ＳＯＣ２の周囲に配置された複数のリードと、ＳＯＣ２の複数のパッド（表面電極）２ｃと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤ３と、ＳＯＣ２、前記複数のリードの一部及び複数のワイヤ３を封止する封止体６と、を有している。
ＴＱＦＰ１に組み込まれるＳＯＣ２は、多ピンであるため、図７に示すように、その主面２ａの４辺に沿った状態で主面２ａの周縁部に複数のパッド（表面電極）２ｃが形成されている。さらに、図４に示すように、ＳＯＣ２の主面２ａの４辺に対応して複数のリード（インナリード４ｄ）がＳＯＣ２の周囲に配置され、これら複数のインナリード４ｄに一体で繋がる複数のアウタリード４ｅが、図１〜図３に示すように、封止用樹脂で形成された封止体６の４つの側部（４辺）から外部に向かってそれぞれ突出し、ガルウィング状に曲げ形成されている。
なお、ＳＯＣ２は、例えば、ＣＰＵ（Central Processing Unit)を有するとともに、その動作がプログラムによって制御される回路を有する半導体チップである。したがって、ＳＯＣ２の外部に配置されたメモリチップを制御するコントロール機能、通信機能あるいはグラフィック機能等を備えており、内部に組み込まれているトランジスタの数も多く、電源／ＧＮＤを多く必要とする半導体チップである。
そこで、ＴＱＦＰ１では、ＳＯＣ２の裏面２ｂがＧＮＤ電位となっており、図５及び図６に示すように、ＳＯＣ２が銀ペースト５等の導電性のダイボンディング材を介してダイパッド４ａに接続（固着）されているとともに、ダイパッド４ａの下面４ｃが、図３に示すように封止体６の下面６ｂに露出している。すなわち、ＳＯＣ２の裏面２ｂが銀ペースト５を介してダイパッド４ａの上面４ｂに接続されているとともに、ダイパッド４ａの下面４ｃが、封止体６の下面６ｂに露出している。
これにより、図８に示すようにＴＱＦＰ１を実装基板８に実装する際には、実装基板８のＧＮＤ用の端子８ａに、封止体６の下面６ｂに露出したダイパッド４ａの下面４ｃを半田９で接続することで、ＴＱＦＰ１のＧＮＤ強化を図ることができる。
また、本実施の形態１のＴＱＦＰ１では、図４及び図７に示すように、ＳＯＣ２の周囲に配置された複数のリードのうち、ＳＯＣ２のＧＮＤ用のパッド２ｃとワイヤ３によって電気的に接続されたＧＮＤ用リード４ｆが、封止体６によって覆われるインナリード（インナ部）４ｄと、封止体６から露出するアウタリード（アウタ部）４ｅとを有しており、インナリード４ｄの部分において分岐リード４ｇに分岐されている。
さらに、複数配置される分岐リード４ｇのうちの何れか（一部）またはＧＮＤ用リード４ｆのインナリード４ｄの部分が接続部４ｋでダイパッド４ａに接続されているとともに、ＳＯＣ２のＧＮＤ用のパッド２ｃと電気的に接続するワイヤ３が、複数配置される分岐リード４ｇの何れかに接続されている。
すなわち、ＴＱＦＰ１では、ＳＯＣ２のＧＮＤ用のパッド２ｃとワイヤ３によって電気的に接続されたＧＮＤ用リード４ｆが、インナリード４ｄの部分とアウタリード４ｅの部分を有している。さらに、そのインナリード４ｄの部分において、分岐リード４ｇに分岐されており、この分岐リード４ｇの部分でＳＯＣ２のＧＮＤ用のパッド２ｃとワイヤ３を介して電気的に接続されてＧＮＤ接続となっている。その際、ＧＮＤ接続となるワイヤ３の数は、１本でも、また複数本でもどちらでもよい。また、複数配置される分岐リード４ｇのうちの何れかもしくはインナリード４ｄがダイパッド４ａに接続されている。例えば、何れかの分岐リード４ｇの一端（一部）とダイパッド４ａが接続部４ｋで接続されていてもよいし、インナリード４ｄが接続部４ｋで接続されていてもよい。
このようにＴＱＦＰ１では、信号用のインナリード４ｄと並んで封止体６の内部に配置され、かつ分岐リード４ｇに分岐するインナリード４ｄの部分と、インナリード４ｄの部分の何れかの分岐リード４ｇに繋がった状態で封止体６の外部に突出するアウタリード４ｅの部分とからなるＧＮＤ用リード４ｆを複数本有している。図４に示す構造では、このようなＧＮＤ用リード４ｆが、例えば、４本（Ｐ，Ｑ，Ｒ，Ｓ）設けられており、各ＧＮＤ用リード４ｆにおいてそれぞれのインナリード４ｄの一端（一部）とダイパッド４ａとが接続部４ｋで接続されている。
したがって、ダイパッド４ａの４箇所においてダイパッド４ａと各インナリード４ｄとがそれぞれの接続部４ｋを介して接続されている。
なお、ダイパッド４ａとＧＮＤ用リード４ｆとの接続は、インナリード４ｄから分岐した複数の分岐リード４ｇの何れか１本の一端（一部）と行われてもよい。
また、ＧＮＤ用リード４ｆは、分岐リード４ｇやインナリード４ｄと一体で繋がるアウタリード４ｅも有している。したがって、ＧＮＤ用リード４ｆのアウタリード４ｅを用いてＴＱＦＰ１の外部からこのアウタリード４ｅを介してＳＯＣ２にＧＮＤ電位を供給することも可能である。
また、４本のＧＮＤ用リード４ｆ（Ｐ，Ｑ，Ｒ，Ｓ）はダイパッド４ａに接続されたＧＮＤ用の共通リードでもあるため、各ＧＮＤ用リード４ｆにおいて、インナリード４ｄの部分の分岐リード４ｇの本数に比較して、インナリード４ｄに繋がるアウタリード４ｅの本数が少なくなっている。
ここで、ＴＱＦＰ１において、ＧＮＤ用リード４ｆを含むＧＮＤ用のリードと、電源用のリードの配置の一例を図７に示す。図７に示す分岐リード４ｇを含む全インナリード４ｄにおいて、ＧＮＤ表記があるものがＧＮＤ電位が印加されるリードであり、ＶＤＤもしくはＶＨ表記があるものが電源電位が印加されるリードである。図７によれば、ＧＮＤ用のインナリード４ｄ及び分岐リード４ｇは、全部で１４本程度であるのに対して、これらのリードに繋がるＧＮＤ用のアウタリード４ｅは、全部で９本程度である。つまり、ＧＮＤ用リード４ｆを用いたＧＮＤ用のリードの共通化によって５本程度アウタリード４ｅが少なくなっている。
すなわち、ＴＱＦＰ１では、ワイヤ３とＧＮＤ接続される分岐リード４ｇやアウタリード４ｅが一体で形成されたＧＮＤ用リード４ｆを４本備えている。
これにより、ＴＱＦＰ１では、ＧＮＤ強化を図ることができるとともに、リードの共通化により、封止体６の外部に露出するピン数を低減することができる。
なお、図７において、ＧＮＤ表記、ＶＤＤ表記及びＶＨ表記のいずれも表記されていないリードは、信号用のリードである。
次に、ＴＱＦＰ１では、図４に示すように、ダイパッド４ａは、それぞれに対向する短辺４ｈと長辺４ｉとからなる長方形に形成されており、さらに、図１に示すように封止体６の上面６ａの平面方向の形状が略正方形に形成されている。すなわち、ＴＱＦＰ１では、封止体６は、その上面６ａが略正方形に形成されているが、図４に示すように、搭載される半導体チップであるＳＯＣ２が多ピン対応のため、長方形になっている。したがって、長方形のＳＯＣ２を支持するダイパッド４ａも、その上面４ｂは長方形に形成されている。
このようなＴＱＦＰ１の場合、封止体６の形状（正方形）がＳＯＣ２の形状（長方形）と同じではないため、インナリード４ｄの配列のレイアウト設計を行う上で、ダイパッド４ａの角部付近において、インナリード４ｄが過度に密集してレイアウト困難になる。
そこで、本実施の形態１のＴＱＦＰ１では、ダイパッド４ａに接続するインナリード４ｄをダイパッド４ａの短辺４ｈ側に接続している。
すなわち、４本のＧＮＤ用リード４ｆ（Ｐ，Ｑ，Ｒ，Ｓ）のうち、ＰのＧＮＤ用リード４ｆとＱのＧＮＤ用リード４ｆをダイパッド４ａの一方の短辺４ｈ側に接続し、また、ＲのＧＮＤ用リード４ｆとＳのＧＮＤ用リード４ｆをダイパッド４ａの他方の短辺４ｈ側に接続している。つまり、４本のＧＮＤ用リード４ｆは、それぞれ直接ダイパッド４ａに接続している。
これにより、ダイパッド４ａの長辺４ｉ側にダイパッド４ａと接続するリードが配置されないため、長辺４ｉ側でのリード（インナリード４ｄ）のパターンの引き回しの自由度を向上させることができる。
また、ＴＱＦＰ１では、図４に示すように、ダイパッド４ａの長辺４ｉ側にＳＯＣ搭載側に向かって突出する突出部４ｊが設けられている。突出部４ｊは、例えば、対向する長辺４ｉそれぞれに２つずつ設けられているが、その数は特に限定されるものではない。また、突出部４ｊは、図５に示すように、ＳＯＣ搭載側に向かって斜め上方（封止体６の上面６ａ方向）に突出している。
したがって、４つの突出部４ｊは、封止体６の内部に埋め込まれた状態となる。このようにダイパッド４ａから斜め上方に向かって突出する突出部４ｊが設けられたことにより、ダイパッド露出構造においてもダイパッド４ａの封止体６からの脱落を防ぐことができる。
また、図４に示すようにそれぞれの突出部４ｊが、平面的に逆台形の形状であることにより、ダイパッド４ａの水平方向に対しての抜け（脱落）も防ぐことができる。
次に、ＴＱＦＰ１においては、ダイパッド４ａに接続するリードを吊りリード部材と見なすこともできる。すなわち、図４に示すＴＱＦＰ１におけるＧＮＤ用リード４ｆ（Ｐ，Ｑ，Ｒ，Ｓ）を吊りリード部材と見なし、ダイパッド４ａに接続する前記吊りリード部材が、封止体６によって覆われる領域で分岐リード４ｇに分岐され、さらに、前記吊りリード部材は、封止体６から露出してアウタリード４ｅとなっている。
この場合においても、前記吊りリード部材をダイパッド４ａの短辺４ｈ側に接続することが好ましく、これにより、ダイパッド４ａの長辺４ｉ側でのリード（インナリード４ｄ）のパターンの引き回しの自由度を向上させることができる。
なお、ＳＯＣ２は、例えば、シリコン等によって形成される半導体チップであり、ダイパッド４ａ、ＧＮＤ用リード４ｆを含むインナリード４ｄやアウタリード４ｅは、例えば、銅合金あるいは鉄−ニッケル合金等から成る薄板部材である。
また、ワイヤ３は、例えば、金線であり、封止体６は、例えば、エポキシ系樹脂等の封止用樹脂から成るものである。
次に、本実施の形態１のＴＱＦＰ１の組み立てについて説明する。
まず、図９に示すリードフレーム４を準備する。リードフレーム４は、それぞれ対向する短辺４ｈと長辺４ｉとから成る長方形のダイパッド４ａと、ダイパッド４ａの周囲に配置された複数のインナリード４ｄと、ダイパッド４ａの短辺４ｈ側に２本ずつ接続された４本のＧＮＤ用リード４ｆと、複数のインナリード４ｄ及びＧＮＤ用リード４ｆと繋がる複数のアウタリード４ｅとを備えている。
さらに、ダイパッド４ａの対向する長辺４ｉそれぞれには、チップ搭載側に向かって突出する突出部４ｊが２つずつ設けられている。すなわち、突出部４ｊは、チップ搭載側に向かって斜め上方に突出して設けられている。
また、各インナリード４ｄの先端にはワイヤ３との接続を良好にする銀めっき７が被覆されている。
さらに、各アウタリード４ｅは、樹脂モールディングの際の封止用樹脂の流出を阻止するダムバー４ｎに連結されているとともに、各アウタリード４ｅの先端は、リードフレーム４の枠部４ｐに連結されている。
その後、図１０に示すようにダイボンディングを行う。ここでは、ダイパッド４ａの上面４ｂに銀ペースト５等のダイボンディング材を介してＳＯＣ２を固着する。
その後、ワイヤボンディングを行う。ここでは、図７に示すように、ＳＯＣ２のパッド２ｃと、インナリード４ｄもしくは分岐リード４ｇとをワイヤ３によって電気的に接続する。その際、ＧＮＤや電源（ＶＨまたはＶＤＤ）系のリードについては、必要に応じて２つのパッド２ｃから１つのリードにワイヤ３を接続する。
その後、樹脂封止を行う。その際、図３や図５に示すように、ダイパッド４ａの下面４ｃが封止体６の下面６ｂに露出するとともに、突出部４ｊが封止体内に埋め込まれるように樹脂モールディングを行って封止体６を形成する。
その後、個片化を行う。ここでは、封止体６が形成されたリードフレーム４において、全てのアウタリード４ｅを枠部４ｐから切断して切り離すとともに、アウタリード４ｅをガルウィング状に曲げ成形する。
これにより、ＴＱＦＰ１の組み立て完了となる。
本実施の形態１のＴＱＦＰ１によれば、ダイパッド４ａにそれぞれ直接接続し、かつ分岐リード４ｇやアウタリード４ｅを備えた４本のＧＮＤ用リード４ｆが設けられ、ＳＯＣ２のＧＮＤのパッド２ｃとそれぞれＧＮＤ用リード４ｆとをワイヤ３で接続することで、ダイパッド４ａの周囲にリング状のＧＮＤの共通リードを配置する構造に比較して、ワイヤボンディング時にワイヤ３を前記リング状の共通リードを飛び越えさせなくて済むため、全てのワイヤ３を短くすることができる。
したがって、全てのワイヤ３を短くできるため、樹脂封止工程での樹脂充填時のワイヤ流れを低減することができる。
また、全てのワイヤ３を短くできることで、全てのワイヤ３を細くすることも可能になる。したがって、ワイヤ３にかかるコストを低減することができ、ＴＱＦＰ１のコスト低減化を図ることができる。つまり、ダイパッド４ａの下面４ｃをＧＮＤ接続するＴＱＦＰ１において、そのＧＮＤ強化を図りつつコストを低減化することができる。
また、ＴＱＦＰ１では、ワイヤ３とＧＮＤ接続される分岐リード４ｇやアウタリード４ｅが一体で形成されたＧＮＤ用リード４ｆを４本備えており、これにより、ＧＮＤ強化を図ることができるとともに、ＧＮＤ用リード４ｆによるリードの共通化により、封止体６の外部に露出するピン数を低減することができる。
その結果、ＧＮＤ強化を図りつつピン数を低減化することができる。
（実施の形態２）
図１１は本発明の実施の形態２の半導体装置の内部構造の一例を封止体を透過して示す平面図、図１２は図１１のＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図、図１３は図１１に示す半導体装置の実装構造の一例を示す部分断面図、図１４は図１１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分拡大平面図である。
図１１及び図１２に示す本実施の形態２の半導体装置は、実施の形態１のＴＱＦＰ１と同様に、ダイパッド４ａが封止体６の下面６ｂに露出する構造の半導体パッケージであり、本実施の形態２では、前記半導体装置の一例として、ＱＦＰ１０を取り上げて説明する。
ＱＦＰ１０の構成について説明すると、複数の回路が形成されたＳＯＣ（半導体チップ）２と、ＳＯＣ２が搭載された薄板状のダイパッド（タブ、チップ搭載部）４ａと、ＳＯＣ２の周囲に配置された複数のリードと、ＳＯＣ２の複数のパッド２ｃと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤ３と、ＳＯＣ２、前記複数のリードの一部及び複数のワイヤ３を封止する封止体６と、を有している。
ＴＱＦＰ１に組み込まれるＳＯＣ２は、多ピンであるため、その主面２ａの４辺に沿った状態で主面２ａの周縁部に複数のパッド２ｃが形成されている。さらに、ＳＯＣ２の主面２ａの４辺に対応して複数のインナリード４ｄがＳＯＣ２の周囲に配置され、これら複数のインナリード４ｄに一体で繋がる複数のアウタリード４ｅが、図１１に示すように封止用樹脂で形成された封止体６の４つの側部（４辺）から外部に向かってそれぞれ突出し、図１２に示すようにそれぞれガルウィング状に曲げ形成されている。
なお、ＳＯＣ２は、実施の形態１で説明したように、電源／ＧＮＤを多く必要とする半導体チップである。
そこで、実施の形態１のＴＱＦＰ１と同様にＱＦＰ１０においても、ＳＯＣ２の裏面２ｂがＧＮＤ電位となっており、図１２に示すように、ＳＯＣ２が銀ペースト５等の導電性のダイボンディング材を介してダイパッド４ａに接続（固着）されているとともに、ダイパッド４ａの下面４ｃが、封止体６の下面６ｂに露出している。すなわち、ＳＯＣ２の裏面２ｂが銀ペースト５を介してダイパッド４ａの上面４ｂに接続されているとともに、ダイパッド４ａの下面４ｃが、封止体６の下面６ｂに露出している。
これにより、図１３に示すようにＱＦＰ１０を実装基板８に実装する際には、実装基板８のＧＮＤ用の端子８ａに、封止体６の下面６ｂに露出したダイパッド４ａの下面４ｃを半田９で接続することで、ＱＦＰ１０のＧＮＤ強化を図ることができる。
また、本実施の形態２のＱＦＰ１０では、図１２に示すように、略四角形のダイパッド４ａの角部に接続する４本の吊りリード４ｑと、それぞれの吊りリード４ｑにおいて封止体６によって覆われる領域で吊りリード４ｑから分岐された分岐リード４ｇとを有している。図１１に示す構造では、分岐リード４ｇは、それぞれの吊りリード４ｑの左右両側に設けられているが、いずれか片側のみに設けられていてもよい。
また、分岐リード４ｇは、ＳＯＣ２のＧＮＤ用のパッド２ｃとワイヤ３によって電気的に接続されている。したがって、分岐リード４ｇ及び吊りリード４ｑは、ＳＯＣ２とＧＮＤ接続されている。
さらに、吊りリード４ｑとダイパッド４ａは一体で繋がっているため、吊りリード４ｑ及び分岐リード４ｇは、ＳＯＣ２の裏面２ｂともＧＮＤ接続されており、したがって、ＱＦＰ１０の実装基板８への実装時には、これらＧＮＤ接続された分岐リード４ｇ、吊りリード４ｑ及びダイパッド４ａが、実装基板８のＧＮＤ用の端子８ａと電気的に接続される。
以上のように本実施の形態２のＱＦＰ１０においてもＧＮＤの強化を図ることができる。
さらに、ＳＯＣ２の複数のＧＮＤのパッド２ｃと、吊りリード４ｑから分岐した分岐リード４ｇとをワイヤ３で接続することにより、分岐リード４ｇを含む吊りリード４ｑが共通リードとなるため、ＳＯＣ２のパッド数に比較して封止体６の外部に突出するアウタリード４ｅの本数を低減することができ、ＱＦＰ１０のピン数の低減化を図ることができる。
ここで、図１１に示すＱＦＰ１０において、アウタリード４ｅや吊りリード４ｑにＧＮＤ表記があるものがＧＮＤ電位が印加されるリードであり、ＶＤＤもしくはＶＨ表記があるものが電源電位が印加されるリードである。また、ＧＮＤ表記、ＶＤＤ表記及びＶＨ表記のいずれも表記されていないアウタリード４ｅは、例えば、信号用のリードである。
したがって、ＧＮＤ表記やＶＤＤもしくはＶＨ等の電源表記があるアウタリード４ｅについては、これらのアウタリード４ｅを介して所定のＧＮＤ電位または電源電位がＳＯＣ２に対してワイヤ３を通じて供給される。信号用のアウタリード４ｅについても同様である。
また、ＱＦＰ１０においては、各吊りリード４ｑから分岐された分岐リード４ｇの先端部は、複数のリードのうちの複数のインナリード（他のリード）４ｄの先端部と並んで配置されている。
また、ＱＦＰ１０では、図１１及び図１２に示すように、ダイパッド４ａが４つの辺を有する四角形に形成されており、ダイパッド４ａの前記４つの辺に、ＳＯＣ搭載側に向かって突出する複数の突出部４ｊが設けられている。図１４に示すように、突出部４ｊは、例えば、ダイパッド４ａの４つの辺それぞれに４つずつ設けられているが、その数は特に限定されるものではない。
また、突出部４ｊは、図１２に示すように、ＳＯＣ搭載側に向かって斜め上方（封止体６の上面６ａ方向）に突出しており、封止体６の内部に埋め込まれた状態となる。このようにダイパッド４ａから斜め上方に向かって突出する突出部４ｊが設けられたことにより、ＴＱＦＰ１と同様に、ダイパッド露出構造においてもダイパッド４ａの封止体６からの脱落を防ぐことができる。
また、図１４に示すようにそれぞれの突出部４ｊが、平面的に逆台形の形状であることにより、ダイパッド４ａの水平方向に対しての抜け（脱落）も防ぐことができる。
なお、実施の形態１のＴＱＦＰ１と同様に、本実施の形態２のＱＦＰ１０においても、ＳＯＣ２は、例えば、シリコン等によって形成される半導体チップであり、ダイパッド４ａ、吊りリード４ｑ、分岐リード４ｇ及びインナリード４ｄやアウタリード４ｅは、例えば、銅合金あるいは鉄−ニッケル合金等から成る薄板部材である。
また、ワイヤ３は、例えば、金線であり、封止体６は、例えば、エポキシ系樹脂等の封止用樹脂から成るものである。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、ダイパッド４ａに突出部４ｊが設けられている場合を取り上げて説明したが、突出部４ｊは、必ずしも設けられていなくてもよい。
本発明は、ＧＮＤ強化を図る電子装置に好適である。
１ ＴＱＦＰ（半導体装置）
２ ＳＯＣ（半導体チップ）
２ａ 主面
２ｂ 裏面
２ｃ パッド（表面電極）
３ ワイヤ
４ リードフレーム
４ａ ダイパッド
４ｂ 上面
４ｃ 下面
４ｄ インナリード（インナ部）
４ｅ アウタリード（アウタ部）
４ｆ ＧＮＤ用リード（リード）
４ｇ 分岐リード
４ｈ 短辺
４ｉ 長辺
４ｊ 突出部
４ｋ 接続部
４ｎ ダムバー
４ｐ 枠部
４ｑ 吊りリード
５ 銀ペースト
６ 封止体
６ａ 上面
６ｂ 下面
７ 銀めっき
８ 実装基板
８ａ 端子
９ 半田
１０ ＱＦＰ（半導体装置）

Claims (12)

  1. 複数の表面電極が設けられた半導体チップと、
    前記半導体チップが搭載されたダイパッドと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、
    前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、
    を有し、
    前記複数のリードのうち、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続されたＧＮＤ用リードが、前記封止体によって覆われるインナ部と前記封止体から露出するアウタ部とを有し、
    前記ＧＮＤ用リードは、前記インナ部において分岐リードに分岐され、
    前記分岐リードの一部が前記ダイパッドに接続し、
    前記半導体チップのＧＮＤ用の前記表面電極と電気的に接続する前記ワイヤが、前記分岐リードに接続されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記ダイパッドがそれぞれに対向する短辺と長辺とからなる長方形に形成され、前記分岐リードの一部は前記短辺に接続していることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、前記ダイパッドの裏面が前記封止体から露出していることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、前記ダイパッドの前記長辺に半導体チップ搭載側に向かって突出する突出部が設けられていることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、前記封止体の平面方向の形状が正方形であることを特徴とする半導体装置。
  6. 複数の表面電極が設けられた半導体チップと、
    前記半導体チップが搭載されたダイパッドと、
    前記ダイパッドに接続する吊りリードと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、
    前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、
    を有し、
    前記吊りリードは、前記封止体によって覆われる領域で分岐され、
    前記分岐されたリードの一部は、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続され、
    前記吊りリードは、前記封止体から露出してアウタリードとなっていることを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、前記ダイパッドがそれぞれに対向する短辺と長辺とからなる長方形に形成され、前記吊りリードは前記短辺に接続していることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、前記ダイパッドの裏面が前記封止体から露出していることを特徴とする半導体装置。
  9. 請求項８記載の半導体装置において、前記ダイパッドの前記長辺に半導体チップ搭載側に向かって突出する突出部が設けられていることを特徴とする半導体装置。
  10. 複数の表面電極が設けられた半導体チップと、
    前記半導体チップが搭載されたダイパッドと、
    前記ダイパッドの角部に接続する吊りリードと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの前記複数の表面電極と前記複数のリードとをそれぞれ接続する複数のワイヤと、
    前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止する封止体と、
    を有し、
    前記吊りリードは、前記封止体によって覆われる領域で分岐された分岐リードを有し、
    前記分岐リードは、前記半導体チップのＧＮＤ用の前記表面電極と前記ワイヤによって電気的に接続され、
    前記分岐リードの先端部は、前記複数のリードのうちの他のリードの先端部と並んでいることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置において、前記ダイパッドの裏面が前記封止体から露出していることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、前記ダイパッドが４つの辺を有する四角形に形成されており、前記ダイパッドの前記４つの辺に、半導体チップ搭載側に向かって突出する突出部が設けられていることを特徴とする半導体装置。
JP2009105451A 2009-04-23 2009-04-23 半導体装置 Pending JP2010258159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009105451A JP2010258159A (ja) 2009-04-23 2009-04-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009105451A JP2010258159A (ja) 2009-04-23 2009-04-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2010258159A true JP2010258159A (ja) 2010-11-11
JP2010258159A5 JP2010258159A5 (ja) 2012-04-26

Family

ID=43318742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105451A Pending JP2010258159A (ja) 2009-04-23 2009-04-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2010258159A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262533A1 (ja) * 2019-06-28 2020-12-30 ローム株式会社 電子装置および電子装置の実装構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214748U (ja) * 1985-07-11 1987-01-29
JPS63122159A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体装置
JPH01120041A (ja) * 1987-07-20 1989-05-12 Linear Technol Inc 集積回路パッケージ
JP2002110889A (ja) * 2000-09-28 2002-04-12 Hitachi Ltd 半導体装置及びその製造方法
JP2005276890A (ja) * 2004-03-23 2005-10-06 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214748U (ja) * 1985-07-11 1987-01-29
JPS63122159A (ja) * 1986-11-10 1988-05-26 Nec Corp 半導体装置
JPH01120041A (ja) * 1987-07-20 1989-05-12 Linear Technol Inc 集積回路パッケージ
JP2002110889A (ja) * 2000-09-28 2002-04-12 Hitachi Ltd 半導体装置及びその製造方法
JP2005276890A (ja) * 2004-03-23 2005-10-06 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262533A1 (ja) * 2019-06-28 2020-12-30 ローム株式会社 電子装置および電子装置の実装構造

Similar Documents

Publication Publication Date Title
JP4149438B2 (ja) 半導体装置
US7078824B2 (en) Semiconductor device having a switch circuit
US7772044B2 (en) Method of manufacturing a semiconductor device including plural semiconductor chips
US7176487B2 (en) Semiconductor integrated circuit
JP2009194059A (ja) 半導体装置及びその製造方法
JP3851845B2 (ja) 半導体装置
JP2007180077A (ja) 半導体装置
JP2010258159A (ja) 半導体装置
JPH01143246A (ja) 半導体装置
JP2010518620A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP2013168669A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP5315405B2 (ja) 半導体装置
JP2007095964A (ja) 半導体装置の製造方法
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JP3914415B2 (ja) 半導体装置の製造方法
JP5167203B2 (ja) 半導体装置
KR970007842B1 (ko) 플라스틱 반도체 패키지
JP2010034101A (ja) 半導体装置
JP3957722B2 (ja) 半導体装置の製造方法
JP2003068781A (ja) 半導体装置
JP2000196002A (ja) 半導体装置およびその製造方法
JP2004087863A (ja) 半導体装置およびその製造方法
JP2009176987A (ja) 半導体装置およびその製造方法
JP2005129750A (ja) 半導体装置
KR20050102495A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409