CN1111906C - 塑料封装的半导体器件及其制造方法 - Google Patents

塑料封装的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1111906C
CN1111906C CN98101555A CN98101555A CN1111906C CN 1111906 C CN1111906 C CN 1111906C CN 98101555 A CN98101555 A CN 98101555A CN 98101555 A CN98101555 A CN 98101555A CN 1111906 C CN1111906 C CN 1111906C
Authority
CN
China
Prior art keywords
island
lead
chip
shell
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98101555A
Other languages
English (en)
Other versions
CN1196576A (zh
Inventor
市川清治
梅本毅
西部俊明
佐藤一成
坪田邦彦
清雅人
西村善一
冈平庆太
宫龙也
北古贺亨
田原和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of CN1196576A publication Critical patent/CN1196576A/zh
Application granted granted Critical
Publication of CN1111906C publication Critical patent/CN1111906C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种塑料封装半导体器件，在不增加尺寸情况下能有效散热并防止潮气到达芯片。本器件由具有芯片安装区的导电岛状物、IC芯片安装在该芯片安装区，经接线与芯片的接片电连接的引线、用于封装岛状物、芯片、接线和引线内线部分的塑料外壳构成。外壳底面大致为平面。引线外线部分从外壳突出且与外壳底面大致位于同一平面上。岛状物具有在芯片安装区外一部位自外壳伸出的一露出部。露出部底面与外壳底面大致为同平面。

Description

塑料封装的半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，特别是涉及一种具有优良的散热性能和防潮性能的塑料封装的半导体器件及其制造方法。
背景技术
塑料封装的半导体器件广泛用于各种电子设备上。在这种半导体器件中，集成电路(IC)或大规模集成电路(LSI)芯片或片状器件被封装于塑料外壳中，导电引线头或信号端子从该外壳中伸出来。这些引线头电连接到外壳内LSI芯片的接合片上。如果该半导体器件被安装到电路板上，且其引线头或信号端子与电路板上的金属线路相连接，则各种输入信号也可以传到该LSI芯片或片状器件中，各种输出信号也可以从中引出。
这种半导体器件已被实际应用于各种领域。其中对被设计用于移动电话中输出电波的半导体器件来说，其在操作中产生大量热量，因此就要求它有较高的散热效率。
图1和图2中展示了一种传统的能有效散热的塑料封装半导体器件。这种器件公布于1986年出版的《日本未审定特许公报》第61-149834号中。
如图1和图2所示，该塑料封装的半导体器件501中有一片在上表面带有接合片502的方形LSI芯片或片状器件503。该芯片503安装在岛状物504上。该岛状物504由一块矩形金属片形成，且芯片503固定于岛状物504的上侧中央部位。引线(或端子)505等间距地分布于岛状物504的长边端上。端子505通过接合线506与芯片503上的对应接合片502电连接。
集成电路芯片(或片状器件)503、岛状物504、引线505及接合线506被封装或模制于长方体形状的塑料外壳507内，而引线505的外线部分和岛状物504的短边端从外壳507中伸出来。该引线505的伸出的外线部分位于外壳507的长边。岛状物504的伸出的端上各有一个贯穿的圆孔508。
图1和图2所示的传统半导体器件被穿过岛状物504上圆孔的螺钉安装在线路板(未示出)的上表面上。引线(或端子)505与线路板上表面上的线路电连接。各种电信号通过端子505在芯片503与线路板上的线路之间传输。在芯片503中产生的热量从岛状物504的自外壳507伸出端散发出去。
对于图1和图2所示的半导体器件，在芯片503中产生的热量通过岛状物504散发。但是，从外壳伸出的岛状物504的突出部分与外壳507的底部不在一个平面上。因此，一般来说为提高散热性能(或能力)可以在岛状物504的突出端与电路板之间夹上一块适合的导热垫片，或把适合的散热片固定到外壳507的顶部。这些附加的零件会增加元件的数目及制造工序，从而降低了生产率并增大了半导体器件501的尺寸。
还有，由于芯片(或片状器件)503位于延长的岛状物504的中部，所以岛状物504的突出的短边端与芯片503之间的距离相对较大。因此，该传统的半导体器件501不具有理想的散热性能。
另外，尽管这种设计用于移动电话的半导体器件从减小尺寸的观点来看要求其尽可能平地安装在线路板上，而该传统的半导体器件501不符合这一要求。
图3和图4中展示了一种可解决上述传统塑料封装半导体器件501的问题的另一种传统塑料封装半导体器件，这种器件在1990年出版的《日本未审查特许公报》第2-63142号中公开。
为了简单起见，关于与第一种器件相同结构部分的说明在此省略，而在图3和图4中对与图1和图2相同或相对应的元件加上相同的标号。
如图3和图4所示，该塑料封装的半导体器件521中配有圆环形的散热片523，其从没有引线(或端子)505伸出的塑料外壳522一边伸出来。该散热片523制成与岛状物524相一致。
该散热片523与安装IC芯片503的岛状物524中央部分525位于同一平面。如图4所示，岛状物524的中央部分525从外壳522的底部暴露出来。该分布于岛状物524各侧的引线(或端子)505的内线部分也从外壳522的底部暴露出来。
因此，该传统半导体器件521的平坦程度能符合移动电话的要求。
该散热片523上有一个贯穿的圆孔526。该传统半导体器件521可用插入圆孔526的螺钉安装到线路板(未示出)上。
对于如图3和图4所示的传统半导体器件，由于引线(或端子)505从外壳522的底部暴露出来，所以该引线505可被直接用焊锡接合到线路板的线路上。该半导体器件521是通过用螺钉把从外壳522中突出的散热片523固定到线路板上并把岛状物524固定到线路板的接地线上，而被安装到线路板上。
如果岛状物524的中央部分525位于线路板的导电图形上时，那么该中央部分525可以用有良好导热性的粘合剂(或胶水)连接到该图形上。这样，在芯片503的片状器件中产生的热量可以通过散热片523及岛状物524的中央部分525有效地传送到线路板的导电图形上。因此，发热芯片503可以被有效地冷却。
但是，图3和图4中所示的传统半导体器件521具有如下问题。
特别地，在该传统半导体器件521中，尽管引线505及岛状物524的中央部分525从外壳527中暴露出来以提高散热能力，但是除非用有良好导热性能的粘合剂把岛状物524的中央部分525接到线路板，否则其散热能力没有实际提高。在此，导热粘合剂在凝固之前易于流到引线(或端子)505上，这样就可能造成端子505的接触不良。
为防止端子525的接触不良，可以在端子525的焊接工艺中用焊锡把端子525接到线路板的线路上，而不使用导热粘合剂。但是，这样焊锡难于流到外壳522的底面与线路板的上表面之间的狭缝中。因此，即使岛状物524的中央部分525从外壳522中暴露出来。从岛状物524中央部件525的散热达不到实际期望的结果。
岛状物524中央部分525的暴露增加了空气中的湿气从该暴露的中央部分525侵入芯片503的可能性。该湿气会造成以下问题：(a)接合线506断路或脱落；(b)由于迁移现象而导致引线(或端子)505之间的短路；(c)芯片503随着时间的推移而老化，从而降低了半导体器件521的使用寿命。
从这一方面来看，在图1和图2所示的传统半导体器件501中空气中的湿气侵入芯片503的可能性比较小，因为只有岛状物504的短边端从外壳507中暴露出来。但是，如上文所述，这样就存在需要适合的垫片或散热片，以及难于直接把线路板连接到岛状物504上的问题。
另外，对于传统的半导体器件501和521，由于岛状物504和524的端部分别从塑料外壳507和522中伸出来，这样就增大了器件的尺寸。从应用于移动电话的角度来看，器件501和521尺寸的增大是一个重要的问题。
另外，当使用高频电信号时，该高频电信号通过部分引线(或端子)505传输。这样，就会在用于传输高频电信号的引线505与相邻的其余引线505之间出现干扰。为了防止干扰，最好在用于传输高频电信号的引线505的每一侧另增加接地的引线或端子。但是，在上述的传统半导体器件501和521中没有考虑到这一点。
发明内容
本发明目的之一是提供一种能够有效散热，而且能防止湿气到达集成电路芯片，而且不用增大其尺寸的塑料封装半导体器件及其制造方法。
本发明的另一目的是提供一种能够防止由于使用高频电信号而导致引线(或端子)之间的电隔离下降的半导体器件及其制造方法。
对于专业人士来说上述目的及其他未特别提到的目的将在下文说明中变得更加清楚。
根据本发明的第一方面，提供一种塑料封装的半导体器件，其中包括：一个具有芯片安装区的导电岛状物，一块固定于该岛状物的芯片安装区域上的一集成电路芯片，通过接合线与芯片的接合片电连接的引线，用于封装该岛状物、芯片、接合线、及引线的内线部分的塑料外壳。
该外壳具有一个大致上平坦的下表面。
引线的外线部分从外壳中突出并位于与该外壳下表面大致相同的平面上。
该岛状物有一个从外壳上除芯片安装区域的某部位暴露出来的暴露部分，其中所述暴露部分的暴露的表面区域大到足以耗散来自所述塑料封装半导体器件的热。该岛状物暴露部分的下表面与外壳的下表面大致位于同一平面上。
该芯片和岛状物的芯片安装区域整个地被外壳包住。
岛状物的不包括芯片安装区域的一部分向外壳的底面弯折并从那里暴露出来。
对于这种本发明第一方面的塑料封装的半导体器件，其岛状物有一个从塑料外壳中暴露出来的暴露部分，且其暴露部分的下表面大约与外壳底面位于同一平面。因此，如果半导体器件安装在如线路板的衬底上，致使岛状物的暴露部分通过导热接合剂(如焊锡)与衬底的导电图案相连接，那么在IC芯片中产生的热量可以通过衬底上的导电图案有效地散发出去。
另一方面，该安装于岛状物的芯片安装区域的IC芯片完全被外壳包住。因此，空气中的湿气难于到达芯片。
另外，因为岛状物的端子不必从外壳中伸出来，所以防止了半导体器件尺寸的增大。
在对应于本发明第一方面的半导体器件的第一个最佳实施例中，另外提供一个用于接地的引线。该另外增加的引线与岛状物合为一体。
在这一例子中，如果该另外增加的引线设置为相邻于某一用于传输高频电信号的引线，那么其优点是能够防止该另外增加的引线与设计用于传输高电频信号的引线之间电隔离的下降。
另外，由于另外增加的引线与岛状物合为一体，其优点是结构简单且确保该另外增加的引线与岛状物的接地。
在对应于本发明第一方面的半导体器件的第二个最佳实施例中，岛状物的暴露部分的上表面从外壳中暴露出来。
在这一例子中，其优点是提高了散热能力，因为在芯片中产生的热量可以从该暴露的上表面中辐射出去。
如果该岛状物暴露部分的上表面通过焊锡与衬底上的导电图形电连接，则其优点是焊接工艺易于实现并且从芯片中产生的热量可以通过焊锡有效地传输到该导电图形上。
在对应于本发明还一方面的半导体的第三个最佳实施例中，该外壳上有一个形成以暴露岛状物暴露部分的上表面的下凹部。
在这一例子中，可以使岛状物的上表面从外壳中暴露出来，而不必延长岛状物的端子。从而其优点是可以获得良好的散热性能而不必增加器件的尺寸。
在对应于本发明第一方面的半导体器件的第四个最佳实施例中，岛状物暴露部分的下表面比岛状物暴露部分的上表面宽。
在这一例子中，其优点是可以防止空气中的湿气从岛状物与外壳之间的狭缝侵入外壳内，而且同时保持良好的散热能力。这是因为，在芯片中产生的热量能有效地通过较宽的下表面传送到衬底的导电图形上。
在对应于本发明第一方面的半导体器件的第五个最佳实施例中，岛状物的暴露部分从外壳中伸出来。
在这一例子中，其优点是岛状物上暴露部分的上表面从外壳中暴露出来且结构简单。
根据本发明的第二方面，提供一种制造对应于本发明第一方面中半导体器件的制造方法，其中包括如下(a)至(h)的几个步骤：
(a)用导电金属片制备一个带有一组包括一个岛状物和数个引线的引线框架。该岛状物通过第一连接部件机械连接到引线框架本体上。通过第二连接部件把引线机械连接到引线框架本体上。该岛状物具有一个芯片安装区域及位于除该芯片安装区域外的其他部位上的一个暴露区域。
(b)准备一个带有接合片的集成电路芯片。
(c)将该芯片安装于岛状物的芯片安装区域上。
(d)用接合线将芯片上的接合片电连接到框架上引线的内线部分。
(e)将引线框架置于一个注模模具腔内，且固定引线框架上引线的外线部分。
(f)向注模模具腔注入熔化的封装材料。
(g)固化注入到注模模具腔内的熔化的封装材料以形成塑料外壳。
该岛状物、芯片、接合线、及引线的内线部分都被包在外壳内。该外壳具有其本上平整的底面。引线的外线部分从外壳中伸出来，并与外壳底面约位于同一平面。
岛状物的暴露部分从外壳上除芯片安装区域的其他部位暴露出来。岛状物上暴露部分的下表面约与外壳底面位于同一平面。
(h)通过切割引线框架的第一和第二连接部件使该塑料外壳从引线框架上分离开，从而形成塑料封装半导体器件。
对于这一对应于本发明第二方面的半导体器件的制造方法，在步骤(a)中制备的引线框架具有一组机械连接引线框架本体上的岛状物和引线。其中的暴露区域位于除芯片安装区域外的其他部位。
然后经步骤(e)、(f)和(g)通过把熔化的封装材料注入注模模具腔内并固化形成塑料外壳。该模具腔的形成致使岛状物、芯片、接合线、及引线的内线部分被包在外壳内，同时引线的外线部分从外壳中伸出来。还有，该模具腔是以下述方法形成的。
特别地，该外壳具有大约平整的底部，且引线的外线部分大约与外壳的底面位于同一平面。岛状物的暴露部分从除芯片安装区域外的其他部分暴露出来。该岛状物上暴露部分的下表面大约与外壳的底面位于同一平面。
这样，对应于本发明第一方面的半导体器件可以在不另增加其他工艺的情况下制造出来。
在对应于本发明第二方面的方法的一最佳实施例中，注模模具腔内有一个使得岛状物上暴露部分将从外壳中暴露出来的空间。
在这一例子中，其增加的优点是从外壳中暴露出来的该岛状物的暴露部分易于制造而不必另外增加特别的工艺。
在对应于本发明第二方面的方法的另一个最佳实施例中，在步骤
(a)中引线框架是以这样一种方式制备的，即使得岛状物的暴露部分及引线的内线部分相对于引线的外线部分下凹或突出。
在这一例子中，其增加的优点是岛状物的芯片安装区域及引线的内线部分都位于同一平面上，而不需要专门用于弯折岛状物的芯片安装区域和/或引线的内线部分的工艺。
在本发明第二方面的方法的另一个最佳实施例中，在步骤(a)中该引线框架的构成使得岛状物包括用于接地的另外增加的引线。该另外增加的引线与岛状物合为一体。
在这一例子中，其增加的优点是这种包括接地线的半导体器件易于制造且不需要增加用于该接地导线的线接合工艺。
在对应于本发明第二方面的另一个最佳实施例中，该注模模具腔内有一个为注入并固化的封装材料提供以形成预定厚度的模缝的空间。
在这一例子中，其附加的优点是该模缝易于从该外壳上除去。
附图说明
为了使本发明易于实施，下面参照附图进行说明。
图1为传统塑料封装半导体器件的透视图。
图2为表示图1中传统半导体器件的内部结构的示意图。
图3为另一种传统塑料封装的半导体器件的透视图。
图4为图3中传统半导体器件沿IV-IV线的截面图。
图5为表示对应于本发明第一实施例的塑料封装半导体器件的内部结构的平面图。
图6为对应于该第一实施例的塑料封装的半导体器件沿图5中VI-VI线的截面图。
图7为对应于该第一实施例的塑料封装半导体器件沿图5中VII-VII线的截面图。
图8为表示对应于图5所示的第一实施例的塑料封装半导体器件外观的透视图。
图9为图5中所示的对应于第一实施例的塑料封装半导体器件的俯视图。
图10为图5中所示的对应于第一实施例的塑料封装半导体器件的侧视图。
图11为图5中所示的对应于第一实施例的塑料封装半导体器件的底视图。
图12为图5中所示的对应于第一实施例的塑料封装半导体器件的前视图。
图13为用于制造图5所示的对应于第一实施例的塑料封装半导体器件的引线框架的部分俯视图。
图14为表示图13中XIV位置的用于制造图5中所示对应于第一实施例的塑料封装半导体器件的引线框架的放大的部分俯视图。
图15为图14中沿XV-XV线的接合压模的部分截面图，其中引线框架被夹在接合压模之间。
图16为图14中沿XVI-XVI线的接合压模的部分截面图，其中引线框架被夹在接合压模之间。
图17为用于制造图5中所示对应于第一实施例的塑料封装半导体器件的引线框架的部分俯视图，其中IC芯片被安装在引线框架的岛状物上。
图18为图17中沿XVIII-XVIII线的截面图。
图19为用于制造图5中所示对应于第一实施例的塑料封装半导体器件的引线框架的部分俯视图，其中该引线框架被夹在接合压模之间。
图20为图19中沿XX-XX线的截面图。
图21为图19中沿XXI-XXI线的截面图。
图22表示图5所示的对应于第一实施例的塑料封装半导体器件被模制状态的部分俯视图。
图23为表示图5中所示的对应于第一实施例的塑料封装半导体器件被模制状态的部分侧视图。
图24为表示图5中所示的对应于第一实施例的塑料封装半导体器件被模制状态的部分底视图。
图25为表示在制造图5中所示的对应于第一实施例的半导体器件中除去遗留在注模模具的注入口上的封装材料的状态的部分俯视图。
图26为表示在制造图5中所示的对应于第一实施例的半导体器件中，除去遗留在注模模具的注入口上的封装材料的状态的部分侧视图。
图27为表示在制造图5中所示的对应于第一实施例的半导体器件中，除去引线框架连接条的状态的部分俯视图。
图28为表示在制造图5中所示的对应于第一实施例的半导体器件中，除去引线框架连接条的状态的部分侧视图。
图29为表示在制造图5中所示的对应于第一实施例的半导体器件中，在引线的外线部分及引线框架上岛状物的暴露区域上形成焊锡层状态的部分俯视图。
图30为表示在制造图5中所示的对应于第一实施例的半导体器件中，在引线的外线部分及引线框架上岛状物的暴露区域上形成焊锡层状态的部分侧视图。
图31为表示在制造图5中所示的对应于第一实施例的半导体器件中，引线框架的岛状物支杆被切去状态的部分俯视图。
图32为表示在制造图5中所示的对应于第一实施例的半导体器件中，引线框架的岛状物支杆被切去状态的部分侧视图。
图33为表示对应于本发明第二实施例的塑料封装半导体器件内部结构的俯视图。
图34为表示对应于本发明第三实施例的具有接地线或端线的塑料封装半导体器件内部结构的俯视图。
图35为图34中沿XXXV-XXXV线的对应于第三实施例的塑料封装半导体器件的截面图。
图36为图34中沿XXXVI-XXXVI线的对应于第三实施例的塑料封装半导体器件的截面图。
图37为表示图34中所示第三实施例的塑料封装半导体器件外观的透视图。
图38为图34中所示第三实施例的塑料封装半导体器件外观的俯视图。
图39为图34中所示的第三实施例的塑料封装半导体器件外观的侧视图。
图40为图34中所示第三实施例的塑料封装半导体器件外观的底视图。
图41为图34中所示第三实施例的塑料封装半导体器件外观的前视图。
图42为表示本发明第四实施例的带有接地引线或接地端的塑料封装半导体器件的内部结构的俯视图。
图43为图42中第四实施例沿XXXXIII-XXXXIII线的塑料封装半导体器件的截面图。
图44为图42中第四实施例沿XXXXVI-XXXXVI线的塑料封装半导体器件的截面图。
图45为表示图42中所示的本发明第四实施例的塑料封装半导体器件的外观透视图。
图46为图42中所示第四实施例的塑料封装半导体器件的俯视图。
图47为图42中所示第四实施例的塑料封装半导体器件的侧视图。
图48为图42中所示第四实施例的塑料封装半导体器件的底视图。
图49为图42中所示第四实施例的塑料封装半导体器件的前视图。
图50为表示本发明第五实施例的带有接地引线或接地端的塑料封装半导体器件的内部结构的俯视图。
图51为图50中沿XXXXXI-XXXXXI线的对应于第五实施例的塑料封装半导体器件的截面图。
图52为图50中沿XXXXXII-XXXXXII线的对应第五实施例的塑料封装半导体器件的截面图。
图53为表示图50中第五实施例的塑料封装半导体器件外观透视图。
图54为图50中所示的第五实施例的塑料封装半导体器件的俯视图。
图55为图50中所示的第五实施例的塑料封装半导体器件的侧视图。
图56为图50中所示的第五实施例的塑料封装半导体器件的底视图。
图57为图50中所示的第五实施例的塑料封装半导体器件的前视图。
图58为表示本发明第六实施例的带有接地引线的塑料封装半导体器件内部结构的俯视图。
图59是图58中第六实施例塑料封装半导体器件沿XXXXXXI-XXXXXXI的截面图。
图60是图58中第六实施例塑料封装半导体器件沿XXXXXXII-XXXXXXII的截面图。
图61是图58中第六实施例塑料封装半导体器件外观的透视图。
图62为图58中所示的第六实施例的塑料封装半导体器件的俯视图。
图63为图58中所示的第六实施例的塑料封装半导体器件的侧视图。
图64为图58中所示的第六实施例的塑料封装半导体器件的底视图。
图65为图58中所示的第六实施例的塑料封装半导体器件的前视图。
具体实施方式下面将参照附图详细说明本发明最佳实施例。第一实施例
图5至12表示第一实施例的塑料封装的半导体器件。
如图5至12所示，该对应于第一实施例的塑料封装的半导体器件31上备有近似矩形的岛状物35，一个长方体形状的IC芯片3，平行分布的引线33，以及一个近似长方体形状的塑料外壳32。
该岛状物35由导电金属制成。岛状物35包括一个的位于中央矩形的芯片安装部分37，位于其相对端的两端部36，两个位于芯片安装部分37与两端部36之间的两个连接部分67。
如图5、6和7所示，连接部67与芯片安装部分37和端部36成一个斜角，而芯片安装部分37平行于端部36。换句话来说，芯片安装部分37相对于连接部分67有一个弯折，端部36相对于连接部分67也有一个弯折。因此，也可以说岛状物35具有拱形的纵向及横向截面。
IC芯片3被固定在岛状物的芯片安装部分37上。接合片2等间距地分布于芯片3的上表面。接合片2通过接合线6与对应引线33的内线端子电连接。
引线33等间距地分布于长形的岛状物35和塑料外壳32的长边上。每个引线33包括：一个位于其内线端子的接合片38、一个位于其外线端子的端部39、一个位于接合部分38和端部39之间的连接部分39。
如图5、6和7所示，连接部分68与接合部分38及端部39成一个斜角，而接合部分38平行于端部39。换句话来说，接合部分38相对于连接部分68有一个弯折，而端部39相对于连接部分68有一弯折。因此，也可以说每根引线33有一个曲柄形状的纵截面。
引线33的接合部分38与岛状物35的芯片安装部分37位于同一平面。引线33的端部39与岛状物35的端部36位于同一平面。
如图8所示，塑料外壳32的两个相对端上有两个使岛状物35的端部36的上表面部分暴露出来的下凹部34。每个下凹部34近似于长方体形状。
岛状物35的芯片安装部分37、IC芯片3和接合线6完全封装或包在塑料外壳32中。岛状物35的端部36没有从外壳32中伸出来，但部分地从外壳32上的下凹部分34中暴露出。引线33的接合部分38和连接部分68完全包在外壳32内。引线33的端子39部分包在外壳32内，且从外壳32内两条相对的长边横向伸出来。
如图9、10、11和12所示，岛状物35的端部36的下表面与外壳32的下表面位于同一平面上，并从外壳32中暴露出来。类似地，引线33的端部39与外壳32的底部也位于同一平面上，并从外壳32中暴露出来。
如图9和11所示，岛状物35端部36下表面的暴露面积比端部36上表面的面积宽。
第一实施例的塑料封装的半导体器件31具有如下优点。
对应于第一实施例的塑料封装的半导体器件31一般安装在印刷线路板上(未展示)。在本例中，从塑料外壳32中伸出来的引线33中端部39通过焊锡电连接到线路板的对应线路上。同时，从外壳32中暴露出来的岛状物35端部36通过焊锡连接到地线或线路板上的导电图形上。
在操作时，各种电信号在半导体器件31的IC芯片3与线路板之间传输，同时芯片3产生热量。由于岛状物35的暴露部分36直接连接到线路板的导电图形上，所以热量能够有效地散发出去。换句话说，岛状物35具有更好的散热性能。
对于图3和4中所示的传统塑料封装的半导体器件521，安装IC芯片503的岛状物524中央部分525从塑料外壳522的底部暴露出来。但是岛状物524不能通过焊锡与线路板上的导电图形相连接。因此，该中央部分525与导电图形相分离，结果难以提高其散热性能。
而且，由于引线505与岛状物524的中央部分525都从外壳522中暴露出来，则空气中的湿气易于侵入到芯片503。
另一方面，对于第一实施例的塑料封装的半导体器件31，空气中的湿气极难于从岛状物35和外壳32之间的狭缝间侵入到芯片3，这是因为岛状物35上的芯片安装部分37没有从外壳32中暴露出来。
因此，与图3和图4所示的传统半导体器件521不同的是，第一实施例的塑料封装的半导体器件31具有与该传统半导体器件相同的良好散热性能，而且能防止空气中的湿气侵入到IC芯片3。
尤其是，位于长方形外壳32纵轴上两相对端的岛状物35的端部36从外壳32中暴露出来。而且，岛状物35在位于外壳32内的连接部分67弯成曲柄状。因此，空气中的湿气难以侵入到IC芯片3。
由于岛状物35端部36的上表面从外壳32的下凹部34外暴露出来，端部36不必从外壳32伸出，这样就避免了增大器件的尺寸。
还有，由于岛状物35的端部36的上表面是从外壳32暴露出的，所以岛状物35可以通过焊锡在外壳32的下凹部处焊接到线路板的导电图形上。在本例中，其散热性能得到进一步提高。
岛状物35端部36的上表面比下表面窄，其没有被线路板盖住。这样就能在保持散热性能不变的条件下提高防潮能力。
接下来参照图13至32说明第一实施例的塑料封装的半导体器件的制造方法。
第一，如图13和14所示，通过在金属薄片上进行蚀刻形成一个包括多个由岛状物35和引线33组成的组101的引线框架102。在每组101中，岛状物35通过岛状物支杆104机械连接到引线框架102的本体105上，引线33通过连杆103机械连接到本体105上。引线33之间也通过连杆103连接。
标号128表示用于传递引线框架102的引线框架102的导孔。
第二，如图15和16所示，岛状物35及引线33组成的组101经过使用下压装置106的上下压模107和108的冲压成形工艺，从而使岛状物35和引线33在连接部分67和68处弯折。在这一过程中，引线框架102由压模107和108固定在本体105上。
这样，岛状物35端部36相对于芯片安装部分37向上弯折，同时引线33的接合部分38相对于端子39向上弯折。因为弯折，所以岛状物35端部36与引线33的接合部分38位于同一平面上，且岛状物35的芯片安装部分37与引线33的端子位于同一平面上。
第三，如图17和18所示，IC芯片3通过焊接点109固定到岛状物35的芯片安装部分37上。芯片3的接合片2通过接合线6电连接到引线33的接合部分38上。
第四，如图19和21所示，引线框架102的组101经过一个模制工艺。具体地说，岛状物35、芯片3、接合线2、和引线33被夹在上下两个注模模具111和112之间。岛状物35、芯片3、和接合线完全位于注模模具111和112的空腔113内。引线33内线部分位于空腔113之内，而引线的其余部分及连接条103由注模模具111和112所支承且位于空腔113的外面。
空腔113中对应于外壳32的下凹部34的部分被注模模具111和112所填满(或占据)，在下面的模制工艺中将形成下凹34。
标号114表示注模模具111和112的入口，通过该入口把熔化的封装材料注入空腔113中。标号129表示注模模具111和112的固定和接触区，在该区引线框架102由注模模具111和112固定。
第五，如图22至24所示，熔化的注模或封装材料(如环氧树脂)通过入口114注入模模具107和108的空腔113内直到充满该空腔113。然后固化注入的注模材料，形成包含岛状物35，IC芯片3、接合线6、及引线内线部分33的塑料外壳。在本例中，被注模模具111和112所固定的岛状物35的端部36及引线33的端子39从外壳32中暴露出来。
在第一实施例的塑料封装的半导体器件31中，外壳32的底部是平整的，且岛状物35的端部36和引线33的端部与外壳32的底部位于同一平面上。因此，下面的注模模具112的内表面可以简单地为平坦表面。上面的注模模具111的内表面可简单地塑形以形成外壳32的下凹部34。结果，其优点是该注模模具111和112易于制造，而且在模具111和112的接合工艺中不需要很高的精度。
在模制工艺中，在对应于接合的注模模具111和112的接触面的位置形成片状的模缝115，在对应于岛状物35和下半注模模具112之间接触面的位置形成薄模缝116。该薄模缝116可以用现有的工艺(如水磨和干吹工艺)除去。该片状模缝115可以在除去遗留在注入口114的注模材料或树脂117及支承条104的步骤中加以去除。
如果注模模具111和112如此设计使得产生的片状模缝115具有比外壳32和模缝115之间插进部分厚的特定的厚度，那么模缝115可以通过切除较薄的插入部分更容易可靠地除去。
第六，如图25和26所示，塑料外壳32被置于冲孔机122的台子121上，以除去遗留在注入口114内的注模材料117。接着，遗留在注入口114的注模材料117被冲孔机122的刀具122切去。
第七，如图27和28所示，连接条103依次被切割台124及刀具123所切除，以使从外壳32中伸出来并由连杆103相互机械连接的引线33端子39相互分离。
虽然，在这里连接条103是依次由单个刀具123切除的，但是可以采用多个刀具123同时进行切除。
第八，如图29和30所示，使引线33上暴露的端子39和岛状物35上暴露的端部36经过一个镀焊锡工艺，使得在它们表面上形成一层焊锡膜125。这层焊锡膜125可以防止引线33的端子39和岛状物38的端子部分发生氧化，同时可以提高引线33和岛状物35对焊锡的亲合性。(或“更容易上锡”)。
最后，如图31和32所示，通过使用切割台126，把岛状物35的端部36从岛状物支杆104上分离，引线33的端部39从引线框架102的本体105上分离。
这样，图5至12所示的对应于第一实施例的塑料封装的半导体器件31就制造完成了。
按照第一实施例的的制造方法，很容易实现这样一种结构，即，使岛状物35端部36的下表面从外壳32底部中暴露出来，以及使其上表面从外壳32的两个下凹部34处暴露出来。
具体地说，由于在图19至21所示的注模工艺中岛状物35的端部36被注模模具111和112所示固定，则很容易实现上述构造而不需要增加任何特别的工艺。而且片状模缝115的量也比较少并易于去除。
另一方面，例如，在图3和图4所示的传统的塑料封装的半导体器件21中，既使岛状物524的散热片523被注模模具所夹住，也容易产生一些难于除去的模缝。
由于在引线框架102的形成工艺中已把引线32和岛状物35进行弯折，则不需要专门弯折引线33和岛状物35的工具。由于引线33在从引线框架102的本体105中分离的分离工艺之前已被弯折，这就保证了引线33端部39的形状一致性。
因为引线33的端部39不是在注模工艺后弯折的，所以外壳32没因多余的应力而产生破坏的危险。
由于引线33和岛状物35是弯折的，所以引线33的端子39可以与外壳32底部位于同一平面，同时引线33的接合部分38可以与岛状物35的芯片安装部分37位于同一平面。
第二实施例
图33示出了本发明第二实施例的一个塑料封装半导体器件31a。
第二实施例的半导体器件31a是有与第一实施例器件31相同的结构，只是提供了接地线40以代替相应的引线33。因此在这里，通过将相同的标号加到相同或相对应的元件上，从而省略掉对相同结构的描述。
因此，显然器件每个接地线40是由接合部分38a、一端部39a和部件38a和39a之间的一个连接部分68a构成。与岛状物35一体结合的接地线40在连接部分68a以与引线33相同的方式弯折。
接地线40与岛状物35的一体结合起到结构简单并确保了接地连接。
在使用中，接地线端40和岛状物35的端部37是与地线或线路板的一导电图形电连接。接地线40最好是设在靠近为高频信号设计的引线33，因为增加的优点是引线33和40之间的电隔离得到改善提高。
在制作本发明第二实施例的半导体器件31a时，预先将接地线40和引线33一体制成在引线框架102上。在此，由于不需要接地线40的线接合工艺，所以提高了生产率。
第三实施例
图34-41表示本发明第三实施例的一个塑料封装半导体器件31b。
第三实施例的半导体器件31b具有与第二实施例的半导体器件31a相同的结构，只是岛状物35的端部36是从外壳32伸出并且去除了塑料外壳32的两个下凹部34。因此，对于在图34-41中与前一实施例相同或相对应的部分通过加上相同的标号而省略对他们的描述。
由于去掉了塑料外壳32的下凹部34，所以散热能力与第一和第二实施例的半导体器件31和31a相比有所降低。然而，岛状物35的两端部36从外壳32突出，因此散热能力基本上与第一和第二实施例的半导体器件31和31相等。
其缺点是因岛状物35的突出部36而使器件31b的尺寸与第一和第二实施例的半导体器件31和31a相比有所增加。
第四实施例
图42-49示出了本发明第四实施例的塑料封装半导体器件31c。
第四实施例的半导体器件31c具有与第一实施例的半导体器件31相同的结构，只是岛状物35不只是端部36而且还有两边部分236从外壳32向外伸出，并且增加了塑料外壳32的两个下凹部234，并且两个下凹是加在塑料外壳32上。因此，在这里通过将对图42-49中的相同或相对应的元件加上相同的标号而省略掉对他们的描述。
岛状物35基本上为+字交叉形。塑料外壳32的两个增加的下凹234被形成为以暴露岛状物35的两边部分236。
在具有第一实施例的优点的同时，与第一实施例的器件31相比散热能力得到提高。
其缺点是由于与第一至第三实施例的器件31、31a和31b相比增加了塑料外壳32的下凹234，从而减少了引线33的最大数目。
第五实施例
图50-57示出了第五实施例的塑料封装半导体器件31d。
第五实施例中半导体器件31d具有与第一实施例的半导体器件31相同的结构，只是去掉了岛状物35的两端部36中的一个和塑料外壳32的两个下凹部的一个。因此，在此通过将相同的标号加到图50-57中的相同或相对应的部件上，而将相同结构的描述省略。
代替岛状物35的端部36，提供了一细长的端部104，将与岛状物35的芯片安装部37连接。
其具有与第一实施例大致相同的优点。然而，由于去掉了岛状物35的端部36和塑料外壳32的下凹34，所以散热能力稍有下降。
第六实施例
图58-65示出了本发明第六实施例的塑料封装半导体器件31e。
第六实施例的半导体器件31e具有与第一实施例半导体器件31相同的结构，只是去掉了塑料外壳32的两个下凹部34。因此，在此通过将相同的标号加到图58-65中的相同或相对应的元件，而省略掉对相同结构的描述。
因为塑料外壳32结构很简单，所带来的优点是模具111和112简单并易于制作。
然而，由于去掉了塑料外壳32的两个下凹34，所以散热能力略有下降。
在描述了本发明最佳形式的同时，应认识到对于本领域的熟练技术人员来说，可能会在没有脱离本发明内容的情况下做出某些改动。因此，本发明的范围是由所附的权利要求所确定的。

Claims (11)

1、一种塑料封装半导体器件，其特征在于，包括：
一个具有芯片安装区的导电岛状物；
固定在所述岛状物的所述芯片安装区上的一集成电路芯片；
通过接合线与所述芯片的接合片电连接的引线；
用于封装所述岛状物、所述芯片、所述接合线和所述引线的内线部分的一塑料外壳；
所述外壳具有大致平坦的底面；
所述引线的外线部分是从所述外壳突出，并且位于与所述外壳的所述底面大致相同的平面上；
所述岛状物在所述芯片安装区之外的一部位上具有从所述外壳暴露出的一暴露部分，其中所述暴露部分的暴露的表面区域大到足以耗散来自所述塑料封装半导体器件的热；
所述岛状物的所述暴露部分的下表面位于与所述外壳的所述底面基本相同的平面上；
所述芯片和所述岛状物的芯片安装区是整个地包在所述的外壳中；
所述岛状物的不包括所述芯片安装区的一部分是朝向所述外壳的所述底面弯折并从那里露出。
2、根据权利要求1所述的器件，其特征在于还包括用于接地的一附加引线；
所述附加的引线是与所述岛状物一体结合的。
3、根据权利要求1所述的器件，其特征在于所述岛状物的所述暴露部分的上表面从所述外壳暴露出。
4、根据权利要求1所述的器件，其特征在于所述外壳具有一下凹，形成的该下凹将所述岛状物的所述暴露部分的上表面由所述外壳中暴露出。
5、根据权利要求1所述的器件，其特征在于所述岛状物的所述暴露部分的所述下表面比所述岛状物的所述暴露部分的上表面宽。
6、根据权利要求1所述的器件，其特征在于所述岛状物的所述暴露部分是自所述外壳突出的。
7、一种塑料封装半导体器件的制造方法，其特征在于包括步骤：
(a)用导电金属板制备具有一岛状物和数个引线的引线框架；
所述岛状物通过一第一连接部件与所述引线框架的本体机械连接；
所述数个引线通过一第二连接部件与所述引线框架的所述本体机械连接；
所述岛状物具有一芯片安装区和位于所述芯片安装区之外的一部位上的暴露区；
(b)准备一具有接合片的集成电路芯片；
(c)将所述芯片安装在所述岛状物的所述芯片安装区上；
(d)用接合线将所述芯片的所述接合片电连接到所述引线框架的所述引线的内线部分；
(e)将所述引线框架放置在注模模具的腔内，同时固定住所述引线框架的所述引线的外线部分；
(f)向所述注模模具的所述腔注入熔化的封装材料；
(g)固化注入到所述注模模具的所述腔内的所述熔化的封装材料以形成一塑料外壳；
所述岛状物、所述芯片、所述焊接线和所述引线的所述内线部分是包在所述外壳中；
所述外壳具有大致平坦的底面；
所述引线的所述外线部分是从所述外壳突出，并且位于与所述外壳的所述底面大致相同的一平面上；
所述岛状物的所述暴露部分是暴露在所述芯片安装区之外的所述外壳的一部位上；
所述岛状物的所述暴露部分的下表面位于与所述外壳的所述底表面大致相同的一平面上；
(h)通过切割所述引线框架的所述第一和第二连接部件，使所述塑料外壳从所述引线框架分离开，从而形成一塑料封装半导体器件。
8、根据权利要求7所述的方法，其特征在于所述注模模具的所述腔具有使所述岛状物的所述暴露部分将从所述外壳暴露出来的一空间。
9、根据权利要求7所述的方法，其特征在于在步骤(a)中所述引线框架是以这样一种方式制备的，即所述岛状物的所述暴露部分和所述引线的所述内线部分相对于所述引线的所述外线部分是下陷的或突出的。
10、根据权利要求7所述的方法，其特征在于在步骤(a)中形成所述的引线框架致使所述岛状物包括用于接地的一附加引线；
且其中所述的附加引线是与所述岛状物一体结合的。
11、根据权利要求7所述的方法，其特征在于所述注模模具的所述腔具有一个为所述注入和固化的封装材料提供的以形成具有预定厚度的一模缝的空间。
CN98101555A 1997-04-17 1998-04-17 塑料封装的半导体器件及其制造方法 Expired - Fee Related CN1111906C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP100328/1997 1997-04-17
JP100328/97 1997-04-17
JP9100328A JP3027954B2 (ja) 1997-04-17 1997-04-17 集積回路装置、その製造方法

Publications (2)

Publication Number Publication Date
CN1196576A CN1196576A (zh) 1998-10-21
CN1111906C true CN1111906C (zh) 2003-06-18

Family

ID=14271102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101555A Expired - Fee Related CN1111906C (zh) 1997-04-17 1998-04-17 塑料封装的半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US6175150B1 (zh)
EP (1) EP0872886A3 (zh)
JP (1) JP3027954B2 (zh)
KR (1) KR100283299B1 (zh)
CN (1) CN1111906C (zh)
AU (1) AU739545B2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2002026168A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 半導体装置およびその製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US6392288B1 (en) * 2000-12-04 2002-05-21 Semiconductor Components Industries Llc Lead frame for assembly for thin small outline plastic encapsulated packages
WO2002069398A2 (en) * 2001-02-27 2002-09-06 Microsemi Corporation Encapsulated die package with improved parasitic and thermal performance
KR20010087803A (ko) * 2001-06-07 2001-09-26 김덕중 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
KR100853683B1 (ko) * 2002-08-14 2008-08-25 엘지전자 주식회사 반도체 패키지 실장구조
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
JP2006203048A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
CN102456958A (zh) * 2010-10-23 2012-05-16 富士康(昆山)电脑接插件有限公司 电连接器及其制造方法
US9142932B2 (en) 2010-04-20 2015-09-22 Hon Hai Precision Industry Co., Ltd. Socket connector with contact terminal having oxidation-retarding preparation adjacent to solder portion perfecting solder joint
KR102004797B1 (ko) * 2014-10-31 2019-10-01 삼성전기주식회사 센서 패키지 및 그 제조 방법
CN105895612B (zh) * 2015-01-15 2020-04-24 恩智浦美国有限公司 带有散热引线框的半导体器件
JP6832094B2 (ja) * 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
US20200035577A1 (en) * 2018-07-26 2020-01-30 Texas Instruments Incorporated Packaged integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
CA1200619A (en) * 1982-02-16 1986-02-11 William S. Phy Integrated circuit lead frame with improved power dissipation
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法
JPS6441253A (en) 1987-08-06 1989-02-13 Mitsubishi Electric Corp Semiconductor device frame
JPH0263142A (ja) 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JPH0265355A (ja) 1988-08-31 1990-03-06 Nec Corp 蓄積プログラム制御式自動交換機
JPH0265355U (zh) * 1988-11-07 1990-05-16
JP2754236B2 (ja) 1989-04-26 1998-05-20 株式会社日立製作所 リードフレームおよびそれを使用する半導体装置の製造方法
JPH0449647A (ja) * 1990-06-19 1992-02-19 Nec Corp 半導体装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JPH04206763A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置
DK0508615T3 (da) * 1991-04-10 1998-02-02 Caddock Electronics Inc Modstand af folietypen
JP2958154B2 (ja) * 1991-05-17 1999-10-06 富士通株式会社 半導体装置
IT1252575B (it) * 1991-12-20 1995-06-19 Sgs Thomson Microelectronics Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura
JPH05326796A (ja) 1992-05-21 1993-12-10 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH0661400A (ja) 1992-08-10 1994-03-04 Fujitsu Ltd ヒートシンク付樹脂パッケージ半導体装置の製造方法
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
JP2889213B2 (ja) 1996-12-10 1999-05-10 松下電器産業株式会社 高周波電力用半導体装置

Also Published As

Publication number Publication date
JP3027954B2 (ja) 2000-04-04
KR19980081519A (ko) 1998-11-25
JPH10294415A (ja) 1998-11-04
US6175150B1 (en) 2001-01-16
AU739545B2 (en) 2001-10-18
EP0872886A3 (en) 1999-02-03
EP0872886A2 (en) 1998-10-21
KR100283299B1 (ko) 2001-06-01
CN1196576A (zh) 1998-10-21
AU6196598A (en) 1998-10-22

Similar Documents

Publication Publication Date Title
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN1190839C (zh) 连接端凸点架及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN100342533C (zh) 半导体器件及其制造方法
CN104485321B (zh) 半导体管芯封装件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN100347857C (zh) 功率半导体装置
CN1188019C (zh) 管芯引线框组合和将引线框安装到半导体管芯上的方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1779951A (zh) 半导体器件及其制造方法
CN1495893A (zh) 半导体器件及其制造方法
CN1638111A (zh) 半导体元件的制造方法
CN1320964A (zh) 半导体器件及其制造方法
CN1325136A (zh) 板状体和半导体器件的制造方法
CN1511346A (zh) 半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1315823A (zh) 电路装置的制造方法及电路装置
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1649098A (zh) 半导体器件
CN1493059A (zh) 存储卡及其制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1773698A (zh) 芯片向下的球栅阵列封装及其制造方法
CN1512445A (zh) Ic卡及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20021219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20021219

Address after: Kanagawa, Japan

Applicant after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP03 Change of name, title or address

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030618

Termination date: 20140417