JPH033353A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH033353A JPH033353A JP13603189A JP13603189A JPH033353A JP H033353 A JPH033353 A JP H033353A JP 13603189 A JP13603189 A JP 13603189A JP 13603189 A JP13603189 A JP 13603189A JP H033353 A JPH033353 A JP H033353A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- leads
- semiconductor chip
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000017525 heat dissipation Effects 0.000 claims description 26
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の構造に関するもので特に放熱を
必要とする半導体装置に適用して有効な技術に関するも
のである。
必要とする半導体装置に適用して有効な技術に関するも
のである。
半導体チップを湿気などの外気の影響から保護するため
、あるいはプリント基板等に実装するために、上記チッ
プをパッケージに収納することが行なわれている。現在
では、特にコストが高いセラミック製のパッケージより
大量生産が可能で安価なプラスチック製のパッケージに
半導体チップを収納することが一般的に行なわれている
。
、あるいはプリント基板等に実装するために、上記チッ
プをパッケージに収納することが行なわれている。現在
では、特にコストが高いセラミック製のパッケージより
大量生産が可能で安価なプラスチック製のパッケージに
半導体チップを収納することが一般的に行なわれている
。
なお、プラスチックパッケージの半導体装置については
、平凡社出版、ＶＬＳＩテクノロジー人門、１タ８６年
９月１日、Ｐ、１７２に記載されている。
、平凡社出版、ＶＬＳＩテクノロジー人門、１タ８６年
９月１日、Ｐ、１７２に記載されている。
ところが、最近では半導体チップの集積度が増大するに
つれ、あるいは高出力回路を設けることにより、半導体
チップ自身からの発熱量が増大し【きている。しかし、
現状のプラスチックパッケージ形状及びリード形状では
プラスチックの熱伝導度が小さい為に熱の発散が十分に
できず、半導体チップやパッケージに大きな熱ストレス
が加わるだけでなく回路動作をも阻害するという問題が
あった。
つれ、あるいは高出力回路を設けることにより、半導体
チップ自身からの発熱量が増大し【きている。しかし、
現状のプラスチックパッケージ形状及びリード形状では
プラスチックの熱伝導度が小さい為に熱の発散が十分に
できず、半導体チップやパッケージに大きな熱ストレス
が加わるだけでなく回路動作をも阻害するという問題が
あった。
本発明の目的は、安価で放熱性の高い半導体装置を提供
するものである。
するものである。
本発明の他の目的は、高出力用の半導体装置に対応でき
る技術を提供するものである。
る技術を提供するものである。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、インナーリードもしくはタブリードから分岐
させ、かつタブに対してほぼ垂直に放熱用片を設け、一
体的にレジンで封止するものである。
させ、かつタブに対してほぼ垂直に放熱用片を設け、一
体的にレジンで封止するものである。
上記した手段によれば、熱を半導体チップ上方へ分散さ
せることができると共に、熱伝導率の小さいレジンパッ
ケージでありても良好な放熱特性が得られるものである
。
せることができると共に、熱伝導率の小さいレジンパッ
ケージでありても良好な放熱特性が得られるものである
。
第１図は、本発明の一実施例である半導体装置の断面図
、第２図は、第１図の半導体装置を得るためのリードフ
レームの部分図である。以下、両図面を用いて説明して
いく。図で示すように、半導体装置１は、半導体チップ
２を搭載するタブ３と、外部装置（例えば、実装基板や
測定装置等）と電気的に接続するための外部接続用リー
ド４と、この外部接続用リード４のインナーリード４ａ
の先端部と半導体チップ２の電極（図示せず）とを電気
的に接続するボンディングワイヤ５を有している。６Ａ
はインナーリード４ａの側面から分岐した放熱用片であ
り、本実施例では四隅のインナーリードからのみ放熱用
片を分岐させているが、所望の、あるいは全インナーリ
ードから放熱用片６人を分岐させ℃も良い。また、本実
施例におい【はさらにタブリード７かう放熱用片６Ｂを
分岐させて放熱面積を増加させている。次に、この半導
体装置の製造方法について説明する。まず、スタンピン
グあるいはエツチング等により作成したリードフレーム
８（第２図）を用意する。次に、各タブ３上に銀ペース
ト等の接着剤（図示せず）を塗布して半導体チップ２を
取り付けたのち、半導体チップ２上の電極（図示せず）
とこの電極に対応する外部接続用リード４のインナーリ
ード４ａの先端部とをボンディングワイヤ９で電気的に
接続する。次Ｋ、インナーリード４ａ及びタブリード７
の放熱用片６人及び６Ｂを上方に約９０皮屑曲させたの
ち、放熱用片６Ａ、６Ｂを含め所定の領域（点線で示す
）をレジンにて一体的に封止する。
、第２図は、第１図の半導体装置を得るためのリードフ
レームの部分図である。以下、両図面を用いて説明して
いく。図で示すように、半導体装置１は、半導体チップ
２を搭載するタブ３と、外部装置（例えば、実装基板や
測定装置等）と電気的に接続するための外部接続用リー
ド４と、この外部接続用リード４のインナーリード４ａ
の先端部と半導体チップ２の電極（図示せず）とを電気
的に接続するボンディングワイヤ５を有している。６Ａ
はインナーリード４ａの側面から分岐した放熱用片であ
り、本実施例では四隅のインナーリードからのみ放熱用
片を分岐させているが、所望の、あるいは全インナーリ
ードから放熱用片６人を分岐させ℃も良い。また、本実
施例におい【はさらにタブリード７かう放熱用片６Ｂを
分岐させて放熱面積を増加させている。次に、この半導
体装置の製造方法について説明する。まず、スタンピン
グあるいはエツチング等により作成したリードフレーム
８（第２図）を用意する。次に、各タブ３上に銀ペース
ト等の接着剤（図示せず）を塗布して半導体チップ２を
取り付けたのち、半導体チップ２上の電極（図示せず）
とこの電極に対応する外部接続用リード４のインナーリ
ード４ａの先端部とをボンディングワイヤ９で電気的に
接続する。次Ｋ、インナーリード４ａ及びタブリード７
の放熱用片６人及び６Ｂを上方に約９０皮屑曲させたの
ち、放熱用片６Ａ、６Ｂを含め所定の領域（点線で示す
）をレジンにて一体的に封止する。
そして、外部接続用リード４をフレーム枠９及びタイバ
ー１０から分離したのち、上記外部接続用リード４を下
向きに所望の形状に折り曲げ、個々の半導体装置を得る
。
ー１０から分離したのち、上記外部接続用リード４を下
向きに所望の形状に折り曲げ、個々の半導体装置を得る
。
第３図は本発明の他の実施例である半導体装置であり、
図示するようにインナーリード１１及びタブリード（図
示せず）から分岐した放熱用片１２Ａ、１２ＢＫ対応し
てレジンパッケージ１３の表面に突起１４を形成してい
る。
図示するようにインナーリード１１及びタブリード（図
示せず）から分岐した放熱用片１２Ａ、１２ＢＫ対応し
てレジンパッケージ１３の表面に突起１４を形成してい
る。
次に本実施例の作用・効果について説明する。
（１） インナーリードあるいはタブリードから放熱
用片を分岐させ、それらの放熱用片を上方に向けて屈曲
させてパッケージ表面に近づけることにより、より速く
熱をパッケージ表面に伝達して放熱作用を効果的に行な
えるものである。
用片を分岐させ、それらの放熱用片を上方に向けて屈曲
させてパッケージ表面に近づけることにより、より速く
熱をパッケージ表面に伝達して放熱作用を効果的に行な
えるものである。
（２）インナーリードあるいはタブリードから放熱用片
を分岐させ、それらの放熱用片を上方に向けて屈曲させ
ると共に、それらの放熱用片をパッケージを構成するレ
ジンで完全に封止するため、放熱用片を介して水分がリ
ークすることはなく耐湿性を劣化させることなく放熱性
を高めることができ、高信頼性の半導体装置が得られる
ものである。
を分岐させ、それらの放熱用片を上方に向けて屈曲させ
ると共に、それらの放熱用片をパッケージを構成するレ
ジンで完全に封止するため、放熱用片を介して水分がリ
ークすることはなく耐湿性を劣化させることなく放熱性
を高めることができ、高信頼性の半導体装置が得られる
ものである。
（３）インナーリードあるいはタブリードから放熱用片
を分岐させ、これらの放熱用片を上方に向けて屈曲させ
ると共に、放熱用片に対応してパッケージの表面に突起
を設けることにより、パッケージの表面積が増大するの
で、放熱用片によりパッケージ上方に伝達された熱を相
乗的に発散しやすくする効果が得られる。
を分岐させ、これらの放熱用片を上方に向けて屈曲させ
ると共に、放熱用片に対応してパッケージの表面に突起
を設けることにより、パッケージの表面積が増大するの
で、放熱用片によりパッケージ上方に伝達された熱を相
乗的に発散しやすくする効果が得られる。
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない。
旨を逸脱しない範囲で種々変更可能であることはいうま
でもない。
たとえば、本実施例ではＤＩＰ （デエアル・インライ
ン・パッケージ）型の半導体装置に適用した場合につい
て説明したが、ＱＦＰ（フォード・フラット・パッケー
ジ）型やその他面実装型の半導体装置にも適用すること
ができる。また、放熱用片の側面ではなく内側から分岐
させても良い。
ン・パッケージ）型の半導体装置に適用した場合につい
て説明したが、ＱＦＰ（フォード・フラット・パッケー
ジ）型やその他面実装型の半導体装置にも適用すること
ができる。また、放熱用片の側面ではなく内側から分岐
させても良い。
さらに、放熱用片を折り曲げた方向のパッケージ表面に
放熱用の金属あるいはセラミック板を取り付けると、よ
り高い放熱特性が得られる。
放熱用の金属あるいはセラミック板を取り付けると、よ
り高い放熱特性が得られる。
本願において開示される発明のうち代表的なものＫよっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、半導体チップが動作することにより発生した
熱を速かにパッケージ表面に伝達できるので、放熱が極
めて効率的に行なえ、チップ及びパッケージへの熱スト
レスを低減できるものである。
熱を速かにパッケージ表面に伝達できるので、放熱が極
めて効率的に行なえ、チップ及びパッケージへの熱スト
レスを低減できるものである。
第１図は、本発明の一実施例である半導体装置の断面図
、 第２図は、第１図の半導体装置を得るためのリードフレ
ームの平面図、 第３図は、本発明の他の実施例である半導体装置の断面
図である。 １・・・半導体装置、２・・・半導体チップ（チップ）
、３・・・タブ、４・・・外部接続用リード、５・・・
ボンディングワイヤ、６．１２・・・放熱用板、７・・
・タブリード、８・・・リードフレーム、９・・・フレ
ーム枠、１０・・・タイバー １１・・・インナーリー
ド、１３・・・パッケージ。 第 １ 図 第２図 １−￥！ゴ鴫Ｅ Ｉコ）ご遷ζレマ！（２−革１艷Ａ手
モＰ・ンフ・ 第３図 ６−（然ｍ庁
、 第２図は、第１図の半導体装置を得るためのリードフレ
ームの平面図、 第３図は、本発明の他の実施例である半導体装置の断面
図である。 １・・・半導体装置、２・・・半導体チップ（チップ）
、３・・・タブ、４・・・外部接続用リード、５・・・
ボンディングワイヤ、６．１２・・・放熱用板、７・・
・タブリード、８・・・リードフレーム、９・・・フレ
ーム枠、１０・・・タイバー １１・・・インナーリー
ド、１３・・・パッケージ。 第 １ 図 第２図 １−￥！ゴ鴫Ｅ Ｉコ）ご遷ζレマ！（２−革１艷Ａ手
モＰ・ンフ・ 第３図 ６−（然ｍ庁
Claims (1)
- 【特許請求の範囲】 １、半導体チップと、上記半導体チップを載置したタブ
と、このタブの周辺近傍に先端部が配置されている複数
の接続用リードのインナーリードと、上記タブを支持す
るためのタブリードを有するものであって、上記接続用
リードもしくはタブリードから分岐し、タブに対してほ
ぼ直角に屈曲した放熱用片と、上記放熱用片を含めて一
体的に封止するパッケージからなることを特徴とする半
導体装置。 ２、放熱用片に対応してパッケージ表面に突起が形成さ
れていることを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13603189A JPH033353A (ja) | 1989-05-31 | 1989-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13603189A JPH033353A (ja) | 1989-05-31 | 1989-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH033353A true JPH033353A (ja) | 1991-01-09 |
Family
ID=15165564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13603189A Pending JPH033353A (ja) | 1989-05-31 | 1989-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH033353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129865A (en) * | 1991-04-09 | 1992-07-14 | Belt Technologies, Inc. | Spherical tooth pulley |
-
1989
- 1989-05-31 JP JP13603189A patent/JPH033353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129865A (en) * | 1991-04-09 | 1992-07-14 | Belt Technologies, Inc. | Spherical tooth pulley |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| KR930002804B1 (ko) | 수지밀봉형 반도체장치 | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US5053852A (en) | Molded hybrid IC package and lead frame therefore | |
| JP2591499B2 (ja) | 半導体装置 | |
| US5442232A (en) | Thin semiconductor package having many pins and likely to dissipate heat | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| US5093713A (en) | Semiconductor device package | |
| JP2002043494A (ja) | 集積回路用の平坦化されたプラスチック・パッケージ・モジュール | |
| US6541856B2 (en) | Thermally enhanced high density semiconductor package | |
| JPH02310954A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JPH033353A (ja) | 半導体装置 | |
| JPS6329413B2 (ja) | ||
| KR100379083B1 (ko) | 리드온칩에어리어어레이범프드반도체패키지 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| JP2003060132A (ja) | 基板構造、半導体装置及びその製造方法 | |
| JPH09331002A (ja) | 半導体パッケージ | |
| JPH0714951A (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 |