JP2003007967A - 半導体装置およびその製造方法並びに実装構造体 - Google Patents
半導体装置およびその製造方法並びに実装構造体Info
- Publication number
- JP2003007967A JP2003007967A JP2001184913A JP2001184913A JP2003007967A JP 2003007967 A JP2003007967 A JP 2003007967A JP 2001184913 A JP2001184913 A JP 2001184913A JP 2001184913 A JP2001184913 A JP 2001184913A JP 2003007967 A JP2003007967 A JP 2003007967A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor
- heat dissipation
- leads
- dissipation plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 パワーＭＯＳＦＥＴの放熱性能を高める。
【解決手段】 パワーＭＯＳＦＥＴ２３は、パワーＭＯ
ＳＦＥＴが作り込まれたペレット１６と、ペレット１６
がボンディングされた放熱板１１と、放熱板１１のペレ
ット１６の外側に固着された枠体１３と、枠体１３に固
着されてペレット１６にワイヤ２１によって電気的に接
続された複数本のリード１５と、ペレット１６、ワイヤ
２１、各リード１５のインナ部１５ａを封止した樹脂封
止体２２を備えており、各リード１５のアウタ部１５ｂ
が放熱板１１と反対方向に屈曲されている。パワーＭＯ
ＳＦＥＴ２３は実装基板３０に放熱板１１側を実装基板
３０と反対側に向けて実装される。 【効果】 放熱板が実装基板と反対側に位置した状態に
なるため、放熱板から熱を効率よく放出できる。
ＳＦＥＴが作り込まれたペレット１６と、ペレット１６
がボンディングされた放熱板１１と、放熱板１１のペレ
ット１６の外側に固着された枠体１３と、枠体１３に固
着されてペレット１６にワイヤ２１によって電気的に接
続された複数本のリード１５と、ペレット１６、ワイヤ
２１、各リード１５のインナ部１５ａを封止した樹脂封
止体２２を備えており、各リード１５のアウタ部１５ｂ
が放熱板１１と反対方向に屈曲されている。パワーＭＯ
ＳＦＥＴ２３は実装基板３０に放熱板１１側を実装基板
３０と反対側に向けて実装される。 【効果】 放熱板が実装基板と反対側に位置した状態に
なるため、放熱板から熱を効率よく放出できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法並びに実装構造体、特に、放熱構造の改良
に関し、例えば、パワーＭＯＳＦＥＴに利用して有効な
技術に関する。
その製造方法並びに実装構造体、特に、放熱構造の改良
に関し、例えば、パワーＭＯＳＦＥＴに利用して有効な
技術に関する。
【０００２】
【従来の技術】ＩＣハンドラ等の電気的特性試験を実施
するテスタのドライバの電源には高周波電力増幅用のパ
ワーＭＯＳＦＥＴ（以下、ＦＥＴという。）が使用され
ている。従来のこの種のＦＥＴとして、ＦＥＴ素子を含
む増幅回路が作り込まれた半導体ペレット（以下、ペレ
ットという。）と、ペレットが固着されたヘッダと、ヘ
ッダに絶縁されて固定された複数本のリードと、ペレッ
トと各リードとを電気的にそれぞれ接続したワイヤと、
複数本のリードのそれぞれのインナ部、ペレットおよび
ワイヤを樹脂封止した樹脂封止体とを備えているものが
ある。
するテスタのドライバの電源には高周波電力増幅用のパ
ワーＭＯＳＦＥＴ（以下、ＦＥＴという。）が使用され
ている。従来のこの種のＦＥＴとして、ＦＥＴ素子を含
む増幅回路が作り込まれた半導体ペレット（以下、ペレ
ットという。）と、ペレットが固着されたヘッダと、ヘ
ッダに絶縁されて固定された複数本のリードと、ペレッ
トと各リードとを電気的にそれぞれ接続したワイヤと、
複数本のリードのそれぞれのインナ部、ペレットおよび
ワイヤを樹脂封止した樹脂封止体とを備えているものが
ある。
【０００３】
【発明が解決しようとする課題】しかしながら、前記し
た従来のＦＥＴにおいては、放熱性を高めるためにはヘ
ッダに放熱フィンを外付けしなければならないという問
題点がある。
た従来のＦＥＴにおいては、放熱性を高めるためにはヘ
ッダに放熱フィンを外付けしなければならないという問
題点がある。
【０００４】本発明の目的は、高い放熱性能を有する半
導体装置を提供することにある。
導体装置を提供することにある。
【０００５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００７】すなわち、半導体素子を含む電気回路が作
り込まれた半導体ペレットと、この半導体ペレットがボ
ンディングされた放熱板と、この放熱板の前記半導体ペ
レットの外側に固着された枠体と、この枠体に固着され
て前記半導体ペレットに電気的に接続された複数本のリ
ードと、前記半導体ペレットおよび前記複数本のリード
のインナ部を封止した封止体とを備えており、前記複数
本のリードのアウタ部が前記放熱板と反対方向に屈曲さ
れていることを特徴とする。
り込まれた半導体ペレットと、この半導体ペレットがボ
ンディングされた放熱板と、この放熱板の前記半導体ペ
レットの外側に固着された枠体と、この枠体に固着され
て前記半導体ペレットに電気的に接続された複数本のリ
ードと、前記半導体ペレットおよび前記複数本のリード
のインナ部を封止した封止体とを備えており、前記複数
本のリードのアウタ部が前記放熱板と反対方向に屈曲さ
れていることを特徴とする。
【０００８】前記した手段によれば、半導体ペレットが
放熱板にボンディングされているため、半導体ペレット
の発熱は放熱板によって効率よく放熱させることができ
る。また、複数本のリードのアウタ部が放熱板と反対方
向に屈曲されていることにより、半導体装置が実装基板
に実装された実装構造体においては、面付け実装形態で
あっても放熱板が実装基板と反対側に位置した状態にな
るため、放熱板から熱を効率よく放出することができ
る。
放熱板にボンディングされているため、半導体ペレット
の発熱は放熱板によって効率よく放熱させることができ
る。また、複数本のリードのアウタ部が放熱板と反対方
向に屈曲されていることにより、半導体装置が実装基板
に実装された実装構造体においては、面付け実装形態で
あっても放熱板が実装基板と反対側に位置した状態にな
るため、放熱板から熱を効率よく放出することができ
る。
【０００９】
【発明の実施の形態】図１は本発明の一実施の形態であ
るＦＥＴを示しており、（ａ）は樹脂封止体を省略した
平面図、（ｂ）は正面断面図である。図２以降は本発明
の一実施の形態であるＦＥＴの製造方法を示す各説明図
である。
るＦＥＴを示しており、（ａ）は樹脂封止体を省略した
平面図、（ｂ）は正面断面図である。図２以降は本発明
の一実施の形態であるＦＥＴの製造方法を示す各説明図
である。
【００１０】本実施の形態において、本発明に係る半導
体装置は、ＦＥＴとして構成されている。このＦＥＴ２
３はシリコン基板が使用されて半導体素子を含む電気回
路が作り込まれたペレット１６と、ペレット１６が半田
付け部２０によって機械的に接続された放熱板１１と、
放熱板１１の外側に固着された枠体１３と、枠体１３に
保持された複数本のリード１５と、複数本のリード１５
のインナ部１５ａとペレット１６の電極パッド１７、１
８、１９との間にそれぞれ橋絡されたワイヤ２１と、ペ
レット１６、リード１５のインナ部１５ａおよびワイヤ
２１を樹脂封止した樹脂封止体２２とを備えており、複
数本のリード１５のアウタ部１５ｂは放熱板１１と反対
方向に突出したガルウイング形状に屈曲成形されてい
る。
体装置は、ＦＥＴとして構成されている。このＦＥＴ２
３はシリコン基板が使用されて半導体素子を含む電気回
路が作り込まれたペレット１６と、ペレット１６が半田
付け部２０によって機械的に接続された放熱板１１と、
放熱板１１の外側に固着された枠体１３と、枠体１３に
保持された複数本のリード１５と、複数本のリード１５
のインナ部１５ａとペレット１６の電極パッド１７、１
８、１９との間にそれぞれ橋絡されたワイヤ２１と、ペ
レット１６、リード１５のインナ部１５ａおよびワイヤ
２１を樹脂封止した樹脂封止体２２とを備えており、複
数本のリード１５のアウタ部１５ｂは放熱板１１と反対
方向に突出したガルウイング形状に屈曲成形されてい
る。
【００１１】次に、本発明の一実施の形態であるＦＥＴ
の製造方法を図２〜図４について説明する。そして、こ
の説明により、前記ＦＥＴの構成についての詳細が同時
に明らかにされる。
の製造方法を図２〜図４について説明する。そして、こ
の説明により、前記ＦＥＴの構成についての詳細が同時
に明らかにされる。
【００１２】本実施の形態に係るＦＥＴの製造方法にお
いては、図２に示された組立体１０が予め準備される。
図２に示されているように、組立体１０は放熱板１１と
枠体１３と複数本のリード１５とを備えている。放熱板
１１は窒化アルミニウム（ＡｌＮ）等の導電性の良好な
絶縁材料が使用されて長方形の板形状に形成されてい
る。放熱板１１の一対の主面にはペレット１６をボンデ
ィングするためのボンディング層１２、１２がペレット
１６の大きさよりも充分に大きな四角形形状にそれぞれ
形成されており、ボンディング層１２、１２は熱伝導性
に優れた材料からである銅が使用されて形成されてい
る。このようにボンディング層１２、１２を放熱板１１
の両主面に対称形に被着することにより、熱変動による
放熱板１１の反り等の変形を防止することができる。図
示しないが、ボンディング層１２、１２の表面にはソル
ダビリティーを高めるためのニッケルめっき被膜が被着
されている。
いては、図２に示された組立体１０が予め準備される。
図２に示されているように、組立体１０は放熱板１１と
枠体１３と複数本のリード１５とを備えている。放熱板
１１は窒化アルミニウム（ＡｌＮ）等の導電性の良好な
絶縁材料が使用されて長方形の板形状に形成されてい
る。放熱板１１の一対の主面にはペレット１６をボンデ
ィングするためのボンディング層１２、１２がペレット
１６の大きさよりも充分に大きな四角形形状にそれぞれ
形成されており、ボンディング層１２、１２は熱伝導性
に優れた材料からである銅が使用されて形成されてい
る。このようにボンディング層１２、１２を放熱板１１
の両主面に対称形に被着することにより、熱変動による
放熱板１１の反り等の変形を防止することができる。図
示しないが、ボンディング層１２、１２の表面にはソル
ダビリティーを高めるためのニッケルめっき被膜が被着
されている。
【００１３】枠体１３はエポキシ樹脂等の絶縁性を有す
る樹脂が使用されたトランスファ成形法が使用されて四
角形の枠形状に一体成形されており、枠体１３には放熱
板１１および複数本（本実施の形態においては６本）の
リード１５が植設されている。すなわち、枠体１３の一
方の主面（以下、第一主面という。）には放熱板１１が
枠内に建て込まれるようにインサート成形されており、
放熱板１１の両方のボンディング層１２、１２は第一主
面と他方の主面（以下、第二主面という。）との両面に
おいてそれぞれ露出されている。枠体１３の内周面にお
ける両短辺側には一対の張出し部１４、１４が突設され
ており、張出し部１４、１４の第一主面側には放熱板１
１が配設され、張出し部１４、１４の第二主面側には複
数本のリード１５が配設されている。複数本のリード１
５は長辺と平行に延設されており、枠体１３の枠内のイ
ンナ部１５ａの幅は枠外のアウタ部１５ｂの幅よりも大
きくなっている。図示しないが、リード１５の表面には
ソルダビリティーを高めるための金めっき被膜が被着さ
れている。
る樹脂が使用されたトランスファ成形法が使用されて四
角形の枠形状に一体成形されており、枠体１３には放熱
板１１および複数本（本実施の形態においては６本）の
リード１５が植設されている。すなわち、枠体１３の一
方の主面（以下、第一主面という。）には放熱板１１が
枠内に建て込まれるようにインサート成形されており、
放熱板１１の両方のボンディング層１２、１２は第一主
面と他方の主面（以下、第二主面という。）との両面に
おいてそれぞれ露出されている。枠体１３の内周面にお
ける両短辺側には一対の張出し部１４、１４が突設され
ており、張出し部１４、１４の第一主面側には放熱板１
１が配設され、張出し部１４、１４の第二主面側には複
数本のリード１５が配設されている。複数本のリード１
５は長辺と平行に延設されており、枠体１３の枠内のイ
ンナ部１５ａの幅は枠外のアウタ部１５ｂの幅よりも大
きくなっている。図示しないが、リード１５の表面には
ソルダビリティーを高めるための金めっき被膜が被着さ
れている。
【００１４】以上のように構成された組立体１０には図
３に示されているように、ペレット１６がペレットボン
ディングされ、続いて、ペレット１６と各リード１５の
インナ部１５ａとの間にワイヤボンディングされる。
３に示されているように、ペレット１６がペレットボン
ディングされ、続いて、ペレット１６と各リード１５の
インナ部１５ａとの間にワイヤボンディングされる。
【００１５】ペレット１６は半導体材料の一例であるシ
リコン（Ｓｉ）が使用されて図３に示されているように
正方形の平板形状に形成されており、ＦＥＴ素子を含む
電気回路が作り込まれている。ペレット１６の一主面
（以下、アクティブエリア側主面という。）にはゲート
用電極パッド１７、ドレイン用電極パッド１８およびソ
ース用電極パッド１９が形成されている。ペレット１６
はアクティブエリア側主面と反対側の主面を放熱板１１
の第二主面側のボンディング層１２に半田付け部２０に
よってボンディングされる。この際、ボンディング層１
２の表面にはニッケルめっき被膜が被着されているた
め、半田付け部２０はボンディング層１２に確実に接着
するとともに、半田付け部２０の錫とボンディング層１
２の銅との合金化が防止される。
リコン（Ｓｉ）が使用されて図３に示されているように
正方形の平板形状に形成されており、ＦＥＴ素子を含む
電気回路が作り込まれている。ペレット１６の一主面
（以下、アクティブエリア側主面という。）にはゲート
用電極パッド１７、ドレイン用電極パッド１８およびソ
ース用電極パッド１９が形成されている。ペレット１６
はアクティブエリア側主面と反対側の主面を放熱板１１
の第二主面側のボンディング層１２に半田付け部２０に
よってボンディングされる。この際、ボンディング層１
２の表面にはニッケルめっき被膜が被着されているた
め、半田付け部２０はボンディング層１２に確実に接着
するとともに、半田付け部２０の錫とボンディング層１
２の銅との合金化が防止される。
【００１６】以上のようにして放熱板１１の上にボンデ
ィングされたペレット１６と３本のリード１５との間に
は、ワイヤ２１がそれぞれ橋絡される。すなわち、組立
体１０がボンディングステージ（図示せず）に保持され
た状態で、ワイヤ２１の一端部がペレット１６のゲート
用電極パッド１７に第一ボンディングされ、続いて、ワ
イヤ２１の他端部が一方の短辺における片端のリード１
５のインナ部１５ａに第二ボンディングされる。次い
で、ドレイン用電極パッド１８に第一ボンディングさ
れ、続いて、中央のリード１５のインナ部１５ａに第二
ボンディングされる。次いで、ソース用電極パッド１９
に第一ボンディングされ、続いて、他方の片端のリード
１５のインナ部１５ａに第二ボンディングされる。な
お、本実施の形態においては、他方の短辺に配置された
３本のリード１５にはワイヤボンディングされない。
ィングされたペレット１６と３本のリード１５との間に
は、ワイヤ２１がそれぞれ橋絡される。すなわち、組立
体１０がボンディングステージ（図示せず）に保持され
た状態で、ワイヤ２１の一端部がペレット１６のゲート
用電極パッド１７に第一ボンディングされ、続いて、ワ
イヤ２１の他端部が一方の短辺における片端のリード１
５のインナ部１５ａに第二ボンディングされる。次い
で、ドレイン用電極パッド１８に第一ボンディングさ
れ、続いて、中央のリード１５のインナ部１５ａに第二
ボンディングされる。次いで、ソース用電極パッド１９
に第一ボンディングされ、続いて、他方の片端のリード
１５のインナ部１５ａに第二ボンディングされる。な
お、本実施の形態においては、他方の短辺に配置された
３本のリード１５にはワイヤボンディングされない。
【００１７】以上のようにしてワイヤボンディングされ
た組立体１０には樹脂封止体２２が、図４に示されてい
るように成形される。すなわち、エポキシ樹脂等の封止
樹脂が組立体１０の枠体１３の第二主面側の枠内にポッ
ティングされて樹脂封止体２２が成形される。この樹脂
封止体２２によってペレット１６、ワイヤ２１および複
数本のリード１５のインナ部１５ａが樹脂封止される。
た組立体１０には樹脂封止体２２が、図４に示されてい
るように成形される。すなわち、エポキシ樹脂等の封止
樹脂が組立体１０の枠体１３の第二主面側の枠内にポッ
ティングされて樹脂封止体２２が成形される。この樹脂
封止体２２によってペレット１６、ワイヤ２１および複
数本のリード１５のインナ部１５ａが樹脂封止される。
【００１８】その後、リード成形工程において、図１に
示されているように、複数本のリード１５のアウタ部１
５ｂが放熱板１１と反対方向に突出するガルウイング形
状に屈曲成形され、前記したＦＥＴ２３が製造されたこ
とになる。
示されているように、複数本のリード１５のアウタ部１
５ｂが放熱板１１と反対方向に突出するガルウイング形
状に屈曲成形され、前記したＦＥＴ２３が製造されたこ
とになる。
【００１９】次に、以上のように製造され前記したよう
に構成されたＦＥＴ２３の放熱作用および効果を説明す
る。
に構成されたＦＥＴ２３の放熱作用および効果を説明す
る。
【００２０】例えば、ＦＥＴ２３がＩＣハンドラ等のテ
スタのドライバの実装基板に実装される場合において
は、図５に示されているように、ＦＥＴ２３は実装基板
３０に放熱板１１が実装基板３０の反対側になるように
配されて面付け実装される。すなわち、実装基板３０は
プリント配線基板からなる本体３１を備えており、本体
３１の一主面には複数個のランド３２がＦＥＴ２３の複
数本のリード１５のアウタ部１５ｂに対応するように配
されて形成されている。ＦＥＴ２３の複数本のリード１
５のアウタ部１５ｂは半田ペースト（図示せず）が塗布
された複数個のランド３２に当接され、この状態で、リ
フロー半田付け処理されると、ＦＥＴ２３は実装基板３
０に半田付け部３３によって機械的かつ電気的に接続さ
れた状態になる。
スタのドライバの実装基板に実装される場合において
は、図５に示されているように、ＦＥＴ２３は実装基板
３０に放熱板１１が実装基板３０の反対側になるように
配されて面付け実装される。すなわち、実装基板３０は
プリント配線基板からなる本体３１を備えており、本体
３１の一主面には複数個のランド３２がＦＥＴ２３の複
数本のリード１５のアウタ部１５ｂに対応するように配
されて形成されている。ＦＥＴ２３の複数本のリード１
５のアウタ部１５ｂは半田ペースト（図示せず）が塗布
された複数個のランド３２に当接され、この状態で、リ
フロー半田付け処理されると、ＦＥＴ２３は実装基板３
０に半田付け部３３によって機械的かつ電気的に接続さ
れた状態になる。
【００２１】図５に示された実装構造体３４において、
ＦＥＴ２３の稼働に伴うペレット１６の発熱は、半田付
け部２０およびボンディング層１２を介して放熱板１１
に伝播される。この際、半田付け部２０およびボンディ
ング層１２は熱伝導性が良好な材料によってそれぞれ形
成されているため、ペレット１６の発熱はきわめて放熱
板１１に効率よく伝播され、また、放熱板１１は熱伝導
性の良好な材料によって形成されているため、外部へ効
果的に放熱されることになる。しかも、放熱板１１の第
一主面は完全に露出しているため、放熱板１１に伝播し
たペレット１６の発熱は放熱板１１によってきわめて効
果的に放出される。
ＦＥＴ２３の稼働に伴うペレット１６の発熱は、半田付
け部２０およびボンディング層１２を介して放熱板１１
に伝播される。この際、半田付け部２０およびボンディ
ング層１２は熱伝導性が良好な材料によってそれぞれ形
成されているため、ペレット１６の発熱はきわめて放熱
板１１に効率よく伝播され、また、放熱板１１は熱伝導
性の良好な材料によって形成されているため、外部へ効
果的に放熱されることになる。しかも、放熱板１１の第
一主面は完全に露出しているため、放熱板１１に伝播し
たペレット１６の発熱は放熱板１１によってきわめて効
果的に放出される。
【００２２】さらに、放熱板１１が枠体１３にインサー
トされているとともに、ペレット１６、リード１５のイ
ンナ部１５ａおよびワイヤ２１は樹脂封止体２２によっ
て樹脂封止されているため、ＦＥＴ２３を実装した実装
構造体３４を実装基板３０ごとフロリナート等の冷却媒
体に浸漬することができる。このような液冷構造によれ
ば、実装構造体３４をより一層効率よく放熱することが
できる。
トされているとともに、ペレット１６、リード１５のイ
ンナ部１５ａおよびワイヤ２１は樹脂封止体２２によっ
て樹脂封止されているため、ＦＥＴ２３を実装した実装
構造体３４を実装基板３０ごとフロリナート等の冷却媒
体に浸漬することができる。このような液冷構造によれ
ば、実装構造体３４をより一層効率よく放熱することが
できる。
【００２３】ところで、ペレット１６が固着された放熱
板１１は熱膨張係数がシリコンと近似する窒化アルミニ
ウムによって形成されているため、ペレット１６と放熱
板１１との間には熱膨張係数差によって発生する応力は
小さく抑えられ、しかも、ペレット１６は放熱板１１に
柔軟性を有する半田付け部２０によって機械的に接続さ
れていることにより、ペレット１６と放熱板１１との間
の熱膨張係数差によって発生した応力を吸収することが
できるため、ペレット１６が当該応力によって損傷され
る危険性は未然に回避することができる。
板１１は熱膨張係数がシリコンと近似する窒化アルミニ
ウムによって形成されているため、ペレット１６と放熱
板１１との間には熱膨張係数差によって発生する応力は
小さく抑えられ、しかも、ペレット１６は放熱板１１に
柔軟性を有する半田付け部２０によって機械的に接続さ
れていることにより、ペレット１６と放熱板１１との間
の熱膨張係数差によって発生した応力を吸収することが
できるため、ペレット１６が当該応力によって損傷され
る危険性は未然に回避することができる。
【００２４】また、ＦＥＴ２３は実装基板３０にガルウ
イング形状に形成されたリード１５のアウタ部１５ｂに
よって面付け実装されているため、実装構造体３４の高
さを薄く設定することができる。その結果、実装基板３
０の表側と裏側との双方に二個のＦＥＴ２３を腹合わせ
に面付け実装することができるため、実装構造体３４の
実装密度を飛躍的に高めることができる。
イング形状に形成されたリード１５のアウタ部１５ｂに
よって面付け実装されているため、実装構造体３４の高
さを薄く設定することができる。その結果、実装基板３
０の表側と裏側との双方に二個のＦＥＴ２３を腹合わせ
に面付け実装することができるため、実装構造体３４の
実装密度を飛躍的に高めることができる。
【００２５】ＦＥＴ２３においてペレット１６は放熱板
１１にボンディングされていることにより、ペレット１
６がリード１５のアウタ部１５ｂにボンディングされた
場合に比べて熱ストレスによる伸縮膨張を吸収すること
ができるため、ペレット１６のクラックの発生を防止す
ることができる。
１１にボンディングされていることにより、ペレット１
６がリード１５のアウタ部１５ｂにボンディングされた
場合に比べて熱ストレスによる伸縮膨張を吸収すること
ができるため、ペレット１６のクラックの発生を防止す
ることができる。
【００２６】図６は本発明の第二の実施の形態であるＦ
ＥＴを示しており、（ａ）は樹脂封止体を省略した平面
図、（ｂ）は一部切断正面図である。
ＥＴを示しており、（ａ）は樹脂封止体を省略した平面
図、（ｂ）は一部切断正面図である。
【００２７】本実施の形態が前記実施の形態と異なる点
は、二個のＦＥＴ２３、２３が一枚の放熱板１１に横並
びにボンディングされている点である。
は、二個のＦＥＴ２３、２３が一枚の放熱板１１に横並
びにボンディングされている点である。
【００２８】本実施の形態によれば、ＦＥＴ実装構造体
の実装面積をディスクリートに対して半減することがで
きる。
の実装面積をディスクリートに対して半減することがで
きる。
【００２９】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３０】例えば、放熱板は窒化アルミニウムによっ
て形成するに限らず、アルミナセラミック等のセラミッ
クやアルミニウム等の熱伝導性の良好な材料によって形
成してもよい。
て形成するに限らず、アルミナセラミック等のセラミッ
クやアルミニウム等の熱伝導性の良好な材料によって形
成してもよい。
【００３１】ペレットやリードのインナ部およびワイヤ
の封止は樹脂封止体を採用するに限らず、気密封止体を
採用してもよい。
の封止は樹脂封止体を採用するに限らず、気密封止体を
採用してもよい。
【００３２】枠体は樹脂によって形成するに限らず、ア
ルミナセラミックやその他のセラミックによって形成し
てもよい。
ルミナセラミックやその他のセラミックによって形成し
てもよい。
【００３３】リードのアウタ部はガルウイング形状に形
成するに限らず、Ｊリード形状やＬリード形状に形成し
てもよい。その場合には、ＦＥＴの実装面積を低減する
ことができる。
成するに限らず、Ｊリード形状やＬリード形状に形成し
てもよい。その場合には、ＦＥＴの実装面積を低減する
ことができる。
【００３４】放熱板には一個または二個のペレットを配
設するに限らず、三個以上のペレットを配設してもよ
い。
設するに限らず、三個以上のペレットを配設してもよ
い。
【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＦＥＴ
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、半導体ペレットの発熱を放熱
板によって放熱する半導体装置全般に適用することがで
きる。
なされた発明をその背景となった利用分野であるＦＥＴ
の製造技術に適用した場合について説明したが、それに
限定されるものではなく、半導体ペレットの発熱を放熱
板によって放熱する半導体装置全般に適用することがで
きる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００３７】半導体ペレットを放熱板にボンディング
し、複数本のリードのアウタ部を放熱板と反対方向に屈
曲することにより、半導体装置が実装基板に実装された
実装構造体においては、面付け実装形態であっても放熱
板が実装基板と反対側に位置した状態になるため、放熱
板から熱を効率よく放出することができる。
し、複数本のリードのアウタ部を放熱板と反対方向に屈
曲することにより、半導体装置が実装基板に実装された
実装構造体においては、面付け実装形態であっても放熱
板が実装基板と反対側に位置した状態になるため、放熱
板から熱を効率よく放出することができる。
【図１】本発明の一実施の形態であるＦＥＴを示してお
り、（ａ）は樹脂封止体を省略した平面図、（ｂ）は正
面断面図である。
り、（ａ）は樹脂封止体を省略した平面図、（ｂ）は正
面断面図である。
【図２】本発明の一実施の形態であるＦＥＴの製造方法
に使用される組立体を示しており、（ａ）は平面図、
（ｂ）は正面断面図である。
に使用される組立体を示しており、（ａ）は平面図、
（ｂ）は正面断面図である。
【図３】そのＦＥＴの製造方法におけるペレットボンデ
ィングおよびワイヤボンディング工程後を示しており、
（ａ）は平面図、（ｂ）は正面断面図である。
ィングおよびワイヤボンディング工程後を示しており、
（ａ）は平面図、（ｂ）は正面断面図である。
【図４】同じく樹脂封止体成形工程後を示しており、
（ａ）は平面図、（ｂ）は正面断面図である。
（ａ）は平面図、（ｂ）は正面断面図である。
【図５】本発明の一実施の形態である実装構造体を示し
ており、（ａ）は一部省略平面図、（ｂ）は一部省略一
部切断正面図である。
ており、（ａ）は一部省略平面図、（ｂ）は一部省略一
部切断正面図である。
【図６】本発明の第二の実施の形態であるＦＥＴを示し
ており、（ａ）は樹脂封止体を省略した平面図、（ｂ）
は一部切断正面図である。
ており、（ａ）は樹脂封止体を省略した平面図、（ｂ）
は一部切断正面図である。
【符号の説明】
１０…組立体、１１…放熱板、１２…ボンディング層、
１３…枠体、１４…張出し部、１５…リード、１５ａ…
インナ部、１５ｂ…アウタ部、１６…ペレット（半導体
ペレット）、１７…ゲート用電極パッド、１８…ドレイ
ン用電極パッド、１９…ソース用電極パッド、２０…半
田付け部、２１…ワイヤ、２２…樹脂封止体、２３…Ｆ
ＥＴ（半導体装置）、３０…実装基板、３１…本体、３
２…ランド、３３…半田付け部、３４…実装構造体。
１３…枠体、１４…張出し部、１５…リード、１５ａ…
インナ部、１５ｂ…アウタ部、１６…ペレット（半導体
ペレット）、１７…ゲート用電極パッド、１８…ドレイ
ン用電極パッド、１９…ソース用電極パッド、２０…半
田付け部、２１…ワイヤ、２２…樹脂封止体、２３…Ｆ
ＥＴ（半導体装置）、３０…実装基板、３１…本体、３
２…ランド、３３…半田付け部、３４…実装構造体。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/36 Ｈ０１Ｌ 23/40 Ｆ
23/40 25/04 Ｃ
23/36 Ｃ
25/18
(72)発明者 金内 修
群馬県高崎市西横手町１番地１ 日立東部
セミコンダクタ株式会社内
Ｆターム(参考） 5F036 AA01 BB08 BC06 BC33 BE01
5F047 AA01 BA06
5F061 AA01 BA03 CA02 CA04 FA02
Claims (5)
- 【請求項１】 半導体素子を含む電気回路が作り込まれ
た半導体ペレットと、この半導体ペレットがボンディン
グされた放熱板と、この放熱板の前記半導体ペレットの
外側に固着された枠体と、この枠体に固着されて前記半
導体ペレットに電気的に接続された複数本のリードと、
前記半導体ペレットおよび前記複数本のリードのインナ
部を封止した封止体とを備えており、前記複数のリード
のアウタ部が前記放熱板と反対方向に屈曲されているこ
とを特徴とする半導体装置。 - 【請求項２】 前記半導体ペレットが前記放熱板に半田
付け部によってボンディングされていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記放熱板に複数個の前記半導体ペレッ
トが固着されていることを特徴とする請求項１または２
に記載の半導体装置。 - 【請求項４】 請求項１に記載の半導体装置の製造方法
であって、前記放熱板が前記枠体に固着され、前記枠体
に前記複数本のリードが固着された組立体を準備する工
程と、この組立体の前記放熱板に前記半導体ペレットが
ボンディングされ、この半導体ペレットに前記複数本の
リードが電気的に接続される工程と、この半導体ペレッ
トおよび複数本のリードのインナ部を封止する封止体が
形成される工程と、前記複数のリードのアウタ部が前記
放熱板と反対方向に屈曲される工程とを備えていること
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１に記載の半導体装置が実装基板
に、前記放熱板側を実装基板と反対側に向けて実装され
ていることを特徴とする実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184913A JP3894749B2 (ja) | 2001-06-19 | 2001-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001184913A JP3894749B2 (ja) | 2001-06-19 | 2001-06-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007967A true JP2003007967A (ja) | 2003-01-10 |
| JP3894749B2 JP3894749B2 (ja) | 2007-03-22 |
Family
ID=19024589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184913A Expired - Lifetime JP3894749B2 (ja) | 2001-06-19 | 2001-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894749B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096285A (ja) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
| JPWO2020262212A1 (ja) * | 2019-06-24 | 2020-12-30 | ||
| JP2021090074A (ja) * | 2016-09-27 | 2021-06-10 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
2001
- 2001-06-19 JP JP2001184913A patent/JP3894749B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096285A (ja) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
| JP2021090074A (ja) * | 2016-09-27 | 2021-06-10 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JPWO2020262212A1 (ja) * | 2019-06-24 | 2020-12-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3894749B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698225B2 (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| US7755179B2 (en) | Semiconductor package structure having enhanced thermal dissipation characteristics | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US6614660B1 (en) | Thermally enhanced IC chip package | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| CN114709185A (zh) | 功率模块及其内部电气连接方法 | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| KR102228938B1 (ko) | 커플드 반도체 패키지 | |
| JP2005327791A (ja) | 半導体装置およびその実装構造 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3894749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |