JPH02146751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02146751A JPH02146751A JP63301644A JP30164488A JPH02146751A JP H02146751 A JPH02146751 A JP H02146751A JP 63301644 A JP63301644 A JP 63301644A JP 30164488 A JP30164488 A JP 30164488A JP H02146751 A JPH02146751 A JP H02146751A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal core
- package
- surface mount
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 239000000843 powder Substances 0.000 abstract description 2
- 239000003822 epoxy resin Substances 0.000 abstract 2
- 229920000647 polyepoxide Polymers 0.000 abstract 2
- 239000004593 Epoxy Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、表面実装形パッケージタイプの半導体装置
に関するものである。
に関するものである。
近年、半導体分野の技術革新によって集積度の向上に伴
い素子サイズの大形化が進み、これを樹脂封止して基板
に実装してなる半導体装置も小形化する傾向にある。
い素子サイズの大形化が進み、これを樹脂封止して基板
に実装してなる半導体装置も小形化する傾向にある。
しかしながら、このような状況のなかで、高集積化およ
び高密度実装化を目的として開発され、市場に広がりつ
つある、表面実装形パッケージを基板に実装した半導体
装置については下記に示すような問題（ａ）ならびに要
望（ｂ）が生じている。（ａ）表面実装形パッケージ内
の半導体素子より生じる発熱に対して熱放散が追いつか
ず、パッケージさらには半導体装置全体の温度が異常に
上昇し、その結果半導体装置の故障を招き信転性を損な
う。０））高集積化、高密度実装化に伴いパッケージか
ら基板へのリードコンタクトが非常にファインピッチ（
例えば５０ｍ１ｌ ｐｉｔｃｈ 〜２５ｎ＋ｉｌ ｐｉ
ｔｃｈ ）になり、表面実装形パッケージの基板に対す
る実装時の位置精度の向上が要求されている。
び高密度実装化を目的として開発され、市場に広がりつ
つある、表面実装形パッケージを基板に実装した半導体
装置については下記に示すような問題（ａ）ならびに要
望（ｂ）が生じている。（ａ）表面実装形パッケージ内
の半導体素子より生じる発熱に対して熱放散が追いつか
ず、パッケージさらには半導体装置全体の温度が異常に
上昇し、その結果半導体装置の故障を招き信転性を損な
う。０））高集積化、高密度実装化に伴いパッケージか
ら基板へのリードコンタクトが非常にファインピッチ（
例えば５０ｍ１ｌ ｐｉｔｃｈ 〜２５ｎ＋ｉｌ ｐｉ
ｔｃｈ ）になり、表面実装形パッケージの基板に対す
る実装時の位置精度の向上が要求されている。
この発明は、このような事情に鑑みなされたもので、熱
放散性に優れ、かつパッケージの基板への実装時の位置
決め精度に優れた半導体装置の提供をその目的とする。
放散性に優れ、かつパッケージの基板への実装時の位置
決め精度に優れた半導体装置の提供をその目的とする。
上記の目的を達成するため、この発明の半導体装置は、
表面実装形パッケージと基板とを備え、上記表面実装形
パッケージのダイボンドパッドの下部に凹部を形成し、
上記基板の一面に上記表面実装形パッケージの凹部と嵌
合しうるよう金属コアを突設するとともに上記基板の他
面に金属薄膜放熱体をその一部が上記金属コアと接触し
た状態で設け、上記凹部と金属コアとの嵌合により上記
表面実装形パッケージが基板に固定されているという構
成をとる。
表面実装形パッケージと基板とを備え、上記表面実装形
パッケージのダイボンドパッドの下部に凹部を形成し、
上記基板の一面に上記表面実装形パッケージの凹部と嵌
合しうるよう金属コアを突設するとともに上記基板の他
面に金属薄膜放熱体をその一部が上記金属コアと接触し
た状態で設け、上記凹部と金属コアとの嵌合により上記
表面実装形パッケージが基板に固定されているという構
成をとる。
すなわち、この発明の半導体装置は、表面実装形パッケ
ージのダイボンドパッドの下部に凹部が形成され、基板
内に上記凹部と嵌合しうるよう金属コアが基板に突設さ
れており、かつ基板の他面に金属薄膜放熱体が上記金属
コアとその一部が接触した状態で設けられ、上記凹部と
上記金属コアとの嵌合により上記表面実装形パッケージ
が上記基板に固定されている。そのため、半導体装置の
作動時において表面実装形パッケージの半導体素子より
生じる高熱が金属コアを経て金属薄膜放熱体から放散さ
れ異常高温による故障の発生が回避されるようになる。
ージのダイボンドパッドの下部に凹部が形成され、基板
内に上記凹部と嵌合しうるよう金属コアが基板に突設さ
れており、かつ基板の他面に金属薄膜放熱体が上記金属
コアとその一部が接触した状態で設けられ、上記凹部と
上記金属コアとの嵌合により上記表面実装形パッケージ
が上記基板に固定されている。そのため、半導体装置の
作動時において表面実装形パッケージの半導体素子より
生じる高熱が金属コアを経て金属薄膜放熱体から放散さ
れ異常高温による故障の発生が回避されるようになる。
また、表面実装形パッケージを基板に固定する際、表面
実装形パッケージ下面に形成された凹部と基板に突設さ
れた金属コアを嵌合させることにより実装時の位置精度
の向上が図られ、その結果、実装時の位置決めが容易に
なる。
実装形パッケージ下面に形成された凹部と基板に突設さ
れた金属コアを嵌合させることにより実装時の位置精度
の向上が図られ、その結果、実装時の位置決めが容易に
なる。
この発明の半導体装置は、特殊な形状を有する表面実装
形パッケージと、上記特殊な形状に対応する金属コアが
突設られかつその他面に金属薄膜放熱体が設けられた基
板とを用いて構成される。
形パッケージと、上記特殊な形状に対応する金属コアが
突設られかつその他面に金属薄膜放熱体が設けられた基
板とを用いて構成される。
上記特殊な形状を有する表面実装形パッケージとしては
、基本的には現在広く用いられている表面実装形パッケ
ージ、例えばスモールアウトラインパッケージ（ｓｏｐ
）、プラスチックリープイドチップキャリア（ＰＬＣＣ
）、クオドフラッ＋−パッケージ（ＱＦＰ）、スモール
アウトラインＪリードパッケージ（ＳＯＪ）があげられ
、それに、下記に示すような特殊形状（凹部）が付与さ
れている。すなわち、第１図に示すように、封止樹脂１
１で樹脂封止された表面実装形パッケージ１のシリコン
チップ５が搭載されたダイボンドパッド２の下部に、ダ
イボンドパッド２の面積と路間しかまたはそれよりやや
小さい面積の凹部３が形成されている。図において、４
はリードフレーム、６はポンディングワイヤである。
、基本的には現在広く用いられている表面実装形パッケ
ージ、例えばスモールアウトラインパッケージ（ｓｏｐ
）、プラスチックリープイドチップキャリア（ＰＬＣＣ
）、クオドフラッ＋−パッケージ（ＱＦＰ）、スモール
アウトラインＪリードパッケージ（ＳＯＪ）があげられ
、それに、下記に示すような特殊形状（凹部）が付与さ
れている。すなわち、第１図に示すように、封止樹脂１
１で樹脂封止された表面実装形パッケージ１のシリコン
チップ５が搭載されたダイボンドパッド２の下部に、ダ
イボンドパッド２の面積と路間しかまたはそれよりやや
小さい面積の凹部３が形成されている。図において、４
はリードフレーム、６はポンディングワイヤである。
上記表面実装形パッケージ１を装着する基板としては、
特に制限されるものでなく、通常用いられているもの、
例えはガラスエポキシ基板、ガラスポリイミド基板、祇
フェノール基板等があげられる。そして、第２図に示す
ように、これら基板７に、上記表面実装形パッケージ１
に形成された凹部３（第１図参照）と嵌合しうるよう金
属コア９が突設されている。さらに、上記基板７の他面
には、金属薄膜放熱体１０がその一部を上記金属コア９
に接触させた状態で設けられている。なお、上記金属コ
ア９および上記金属薄膜放熱体１０の材質としては、銅
、アルミニウム等があげられる。図において、８は配線
パターンである。
特に制限されるものでなく、通常用いられているもの、
例えはガラスエポキシ基板、ガラスポリイミド基板、祇
フェノール基板等があげられる。そして、第２図に示す
ように、これら基板７に、上記表面実装形パッケージ１
に形成された凹部３（第１図参照）と嵌合しうるよう金
属コア９が突設されている。さらに、上記基板７の他面
には、金属薄膜放熱体１０がその一部を上記金属コア９
に接触させた状態で設けられている。なお、上記金属コ
ア９および上記金属薄膜放熱体１０の材質としては、銅
、アルミニウム等があげられる。図において、８は配線
パターンである。
なお、第２図において、上記金属コア９と金属薄膜放熱
体１０との接着方法としては、エポキシ系接着剤、金属
粉末入りエポキシ系接着剤、ポリイミド系接着剤等を用
いて両者を接着する方法があげられる。特に、金属コア
９と金属薄膜放熱体１０とを予め一体成形しておき、こ
れを用いるようにすると、両者を接着する工程が省略で
きより好適である。
体１０との接着方法としては、エポキシ系接着剤、金属
粉末入りエポキシ系接着剤、ポリイミド系接着剤等を用
いて両者を接着する方法があげられる。特に、金属コア
９と金属薄膜放熱体１０とを予め一体成形しておき、こ
れを用いるようにすると、両者を接着する工程が省略で
きより好適である。
つぎに、上記金属コア９およびその他面に金属薄膜放熱
体１０が設けられた基板７に、上記表面実装形パッケー
ジ１が固定された半導体装置１２を第３図に示す。図面
に示すように、表面実装形パッケージ１は、それ自体に
形成された凹部３を基板７に突設された金属コア９に嵌
合し接着することにより基板７に実装されている。なお
、基板７に表面実装形パッケージ１を固定する際の上記
金属コア９と表面実装形パッケージ１の接着方法として
は、前記金属コア９と金属薄膜放熱体１０との接着に用
いた方法と同様の方法があげられる。
体１０が設けられた基板７に、上記表面実装形パッケー
ジ１が固定された半導体装置１２を第３図に示す。図面
に示すように、表面実装形パッケージ１は、それ自体に
形成された凹部３を基板７に突設された金属コア９に嵌
合し接着することにより基板７に実装されている。なお
、基板７に表面実装形パッケージ１を固定する際の上記
金属コア９と表面実装形パッケージ１の接着方法として
は、前記金属コア９と金属薄膜放熱体１０との接着に用
いた方法と同様の方法があげられる。
このようにして得られる半導体装置では、第３図に示す
ように、シリコンチップ５より発生した高熱がダイボン
ドパッド２の下部に形成されり四部３に嵌合している金
属コア９を経て金属薄膜放熱体１０から効率的に放散さ
れる。そのため、熱放散性に優れている。また、表面実
装は、表面実装形パッケージ１に形成された凹部３と基
板７に突設された金属コア９とを嵌合させることにより
行うため、実装時の位置決め精度の向上が実現されると
同時に実装時における表面実装形パッケージ１の位置決
めが容易になる。
ように、シリコンチップ５より発生した高熱がダイボン
ドパッド２の下部に形成されり四部３に嵌合している金
属コア９を経て金属薄膜放熱体１０から効率的に放散さ
れる。そのため、熱放散性に優れている。また、表面実
装は、表面実装形パッケージ１に形成された凹部３と基
板７に突設された金属コア９とを嵌合させることにより
行うため、実装時の位置決め精度の向上が実現されると
同時に実装時における表面実装形パッケージ１の位置決
めが容易になる。
なお、第３図では、表面実装形パッケージ１の凹部３の
天井部にはダイボンドパッド２は露呈していないが、第
４図に示すように、それを露呈させ、金属コア９とダイ
ボンドパッド２が直接接触するようにすると、シリコン
チップ５より生じる高熱が、ダイボンドパッド２から直
接金属コア９に伝わり、それが金属薄膜放熱体１ｏから
放散されるため、得られる半導体装置１２ａの熱放散性
がより一層向上するようになる。
天井部にはダイボンドパッド２は露呈していないが、第
４図に示すように、それを露呈させ、金属コア９とダイ
ボンドパッド２が直接接触するようにすると、シリコン
チップ５より生じる高熱が、ダイボンドパッド２から直
接金属コア９に伝わり、それが金属薄膜放熱体１ｏから
放散されるため、得られる半導体装置１２ａの熱放散性
がより一層向上するようになる。
以上のように、この発明の半導体装置は、表面実装形パ
ッケージのダイボンドパッドの下部に凹部を形成し、か
つ基板の一面に上記表面実装形パッケージの凹部と嵌合
しうるよう金属コアを突設するとともに上記基板の他面
に金属薄膜放熱体をその一部が金属コアと接触した状態
で設け、上記凹部と金属コアとの嵌合により上記表面実
装形パッケージが基板に固定されている。そのため、作
動時において表面実装形パッケージの半導体素子より生
じる高熱が金属コアを経て金属薄膜放熱体から効率的に
放散され、異常高温による故障の発生が回避されるよう
になる。さらに、基板に対する表面実装形パッケージの
固定が、上記凹部と金属コアを嵌合させることによりな
されるため、実装時の位置決めの精度が向上し、その結
果、位置決めが容易になる。
ッケージのダイボンドパッドの下部に凹部を形成し、か
つ基板の一面に上記表面実装形パッケージの凹部と嵌合
しうるよう金属コアを突設するとともに上記基板の他面
に金属薄膜放熱体をその一部が金属コアと接触した状態
で設け、上記凹部と金属コアとの嵌合により上記表面実
装形パッケージが基板に固定されている。そのため、作
動時において表面実装形パッケージの半導体素子より生
じる高熱が金属コアを経て金属薄膜放熱体から効率的に
放散され、異常高温による故障の発生が回避されるよう
になる。さらに、基板に対する表面実装形パッケージの
固定が、上記凹部と金属コアを嵌合させることによりな
されるため、実装時の位置決めの精度が向上し、その結
果、位置決めが容易になる。
つぎに、実施例について比較例と併せて説明する。
〔実施例１〜５〕
表面実装形パッケージは、厚み３．０ ｍｍの８０Ｐｉ
ｎＱＦＰで、リードフレームの材質は４２７０イ、ダイ
ボンドパッドのサイズは８×８ｍｍ、半導体チップはサ
イズが６×６胴の発熱源として抵抗体付きのもの、そし
て上記表面実装形パッケージのダイボンドパッド下部に
深さ１ｍｍで面積は３×３ ｍｍまたは５ Ｘ ５ ｍ
ｍの凹部を形成した２種類のものを用いた。そして、つ
ぎに、上記凹部形状に対して０．１５ ｍｍのクリアラ
ンスを設定し、上面の面積が２．８５ Ｘ ２．８５
ｎｕｎまたは４．８５Ｘ４．８５ｍｍを有する金属コア
のいずれかを突設し、厚み０．０３ｍｍの金属薄膜放熱
体を上記金属コアと接触した状態で他面に設けられた基
板を用いた。そして、上記基板に上記表面実装形パッケ
ージを固定し、半導体装置を得た。また、金属コアと表
面実装形パッケージおよび金属コアと基板に設けられた
金属薄膜放熱体との接着には、銀粉入りエポキシペース
トを用いた。なお、上記基板、金属コアおよび金属薄膜
放熱体のそれぞれの材質さらに金属薄膜放熱体の厚みを
下記の第１表に示した。
ｎＱＦＰで、リードフレームの材質は４２７０イ、ダイ
ボンドパッドのサイズは８×８ｍｍ、半導体チップはサ
イズが６×６胴の発熱源として抵抗体付きのもの、そし
て上記表面実装形パッケージのダイボンドパッド下部に
深さ１ｍｍで面積は３×３ ｍｍまたは５ Ｘ ５ ｍ
ｍの凹部を形成した２種類のものを用いた。そして、つ
ぎに、上記凹部形状に対して０．１５ ｍｍのクリアラ
ンスを設定し、上面の面積が２．８５ Ｘ ２．８５
ｎｕｎまたは４．８５Ｘ４．８５ｍｍを有する金属コア
のいずれかを突設し、厚み０．０３ｍｍの金属薄膜放熱
体を上記金属コアと接触した状態で他面に設けられた基
板を用いた。そして、上記基板に上記表面実装形パッケ
ージを固定し、半導体装置を得た。また、金属コアと表
面実装形パッケージおよび金属コアと基板に設けられた
金属薄膜放熱体との接着には、銀粉入りエポキシペース
トを用いた。なお、上記基板、金属コアおよび金属薄膜
放熱体のそれぞれの材質さらに金属薄膜放熱体の厚みを
下記の第１表に示した。
従来より用いられている表面実装形パッケージ（８０ｐ
ｉｎＱＦＰ）およびガラスエポキシ基板を用いた。それ
以外は実施例１と同様にして半導体装置を得た。
ｉｎＱＦＰ）およびガラスエポキシ基板を用いた。それ
以外は実施例１と同様にして半導体装置を得た。
（以下余白）
つぎに、上記のようにして得られた半導体装置を用いて
、作動時の熱放散性および実装時の位置決め精度を測定
し評価した。なお、作動時の熱放散性についてはパッケ
ージ表面の温度を熱電対により測定し、位置決め精度に
ついては実体顕微鏡観察により確認した。
、作動時の熱放散性および実装時の位置決め精度を測定
し評価した。なお、作動時の熱放散性についてはパッケ
ージ表面の温度を熱電対により測定し、位置決め精度に
ついては実体顕微鏡観察により確認した。
（以下余白）
■
上記第２表の結果から、実施例品は比較例品に比べてパ
ッケージ表面の温度が低い。このことから、実施例品が
熱放散性に優れていることがわかる。また、位置決め精
度においても、高い精度で実装されている。
ッケージ表面の温度が低い。このことから、実施例品が
熱放散性に優れていることがわかる。また、位置決め精
度においても、高い精度で実装されている。
第１図はこの発明を構成する表面実装形パッケージの縦
断面図、第２図はこの発明を構成する基板の縦断面図、
第３図は基板に表面実装形パッケージが固定された状態
の縦断面図、第４図はこの発明の他の実施例を示す縦断
面図である。 １・・・表面実装形パッケージ ２・・・グイポンドパ
ッド ３・・・凹部 ７・・・基板 ９・・・金属コア
１０・・・金属薄膜放熱体 特許出願人 日東電工株式会社 代理人 弁理士 西 藤 征 彦
断面図、第２図はこの発明を構成する基板の縦断面図、
第３図は基板に表面実装形パッケージが固定された状態
の縦断面図、第４図はこの発明の他の実施例を示す縦断
面図である。 １・・・表面実装形パッケージ ２・・・グイポンドパ
ッド ３・・・凹部 ７・・・基板 ９・・・金属コア
１０・・・金属薄膜放熱体 特許出願人 日東電工株式会社 代理人 弁理士 西 藤 征 彦
Claims (1)
- （１）表面実装形パッケージと基板とを備え、上記表面
実装形パッケージのダイボンドパッドの下部に凹部を形
成し、上記基板の一面に上記表面実装形パッケージの凹
部と嵌合しうるよう金属コアを突設するとともに上記基
板の他面に金属薄膜放熱体をその一部が上記金属コアと
接触した状態で設け、上記凹部と金属コアとの嵌合によ
り上記表面実装形パッケージが基板に固定されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301644A JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301644A JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146751A true JPH02146751A (ja) | 1990-06-05 |
| JP2549720B2 JP2549720B2 (ja) | 1996-10-30 |
Family
ID=17899421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301644A Expired - Lifetime JP2549720B2 (ja) | 1988-11-28 | 1988-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549720B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100310398B1 (ko) * | 1992-07-15 | 2001-12-15 | 비센트 비.인그라시아, 알크 엠 아헨 | 열전도체를구비한패드어레이반도체소자및그제조방법 |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| JP2007267568A (ja) * | 2006-03-30 | 2007-10-11 | Mitsubishi Electric Corp | モールド電動機及び空気調和機 |
-
1988
- 1988-11-28 JP JP63301644A patent/JP2549720B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100310398B1 (ko) * | 1992-07-15 | 2001-12-15 | 비센트 비.인그라시아, 알크 엠 아헨 | 열전도체를구비한패드어레이반도체소자및그제조방법 |
| KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
| JP2007267568A (ja) * | 2006-03-30 | 2007-10-11 | Mitsubishi Electric Corp | モールド電動機及び空気調和機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2549720B2 (ja) | 1996-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332516B2 (ja) | 露出裏面を有する熱強化型半導体デバイスと、その製造方法 | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US7350293B2 (en) | Low profile ball-grid array package for high power | |
| KR100222157B1 (ko) | 반도체 패키지 | |
| US20130056861A1 (en) | Semiconductor devices and methods of assembling same | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US5218215A (en) | Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path | |
| KR20040059742A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPS62109326A (ja) | 半導体装置の製造方法 | |
| JPH02146751A (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5153706A (en) | Lead frames for use in plastic mold type semiconductor devices | |
| JPH03174749A (ja) | 半導体装置 | |
| JP2880878B2 (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| JPH02181956A (ja) | 半導体装置 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| JPH05275570A (ja) | 半導体装置 | |
| KR0137067B1 (ko) | 히트싱크 내장형 패키지 제조방법 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
| JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 |