JP3425924B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3425924B2
JP3425924B2 JP2000087527A JP2000087527A JP3425924B2 JP 3425924 B2 JP3425924 B2 JP 3425924B2 JP 2000087527 A JP2000087527 A JP 2000087527A JP 2000087527 A JP2000087527 A JP 2000087527A JP 3425924 B2 JP3425924 B2 JP 3425924B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
cavity
heat dissipation
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000087527A
Other languages
English (en)
Other versions
JP2001274303A (ja
Inventor
康成 豊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000087527A priority Critical patent/JP3425924B2/ja
Publication of JP2001274303A publication Critical patent/JP2001274303A/ja
Application granted granted Critical
Publication of JP3425924B2 publication Critical patent/JP3425924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
とくに半導体装置の放熱板と基板の固着時に生じる固着
用接着剤のはみ出し防止及び放熱板と基板の固着を容易
にすることに関する。
【0002】
【従来の技術】従来、放熱板と基板を固着する時、接着
剤や半田材を放熱板と基板の間に塗布後、それらを張り
合わせて固着するかまたは、放熱板と基板をネジ止めに
よって固着していた。図4は従来構造の一例である。
【0003】図4の放熱板と基板との張り合わせによる
方法は放熱板1と基板4の間から接着剤5が押し出され
基板4の外にはみ出てしまう。この方法ははみ出た接着
剤5のふき取りまたは削り取りに余分な工程を要し、半
導体装置の組立費用を増加させる問題がある。
【0004】また図4のネジ止めによる固定方法は放熱
板1と基板4をネジ止めする必要がありこれも材料及び
工程の追加などにより、半導体装置の組立費用が増す問
題がある。また、通常ネジ止めの場合は熱伝導率を良く
するため放熱板1と基板4間に熱伝導性樹脂14を塗布
するので上記のはみ出しによる組立費用増の問題も発生
する。
【0005】はみ出し防止対策としては先行技術として
図5に示す様に放熱板1に溝を設けるか、或るいは接着
領域を囲んで溝を形成することで接着時の余分な接着剤
5を溝内に止め、接着剤5のはみ出しを防止する方法が
ある。
【0006】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、基板側面と放熱板が接していないので
放熱特性が劣り、また固着時には位置決めをしにくいと
いう欠点がある。したがって、本発明の目的は接着剤用
キャビティは基板用キヤビティ内に設けられ、放熱板と
基板を固着する時に余分な固着用接着剤を接着剤用キャ
ビティ内に止め、はみ出しを防止し、また、基板用キャ
ビティ内に基板をはめ込むことで放熱板と基板を容易に
固着できるようにする事である。
【0007】
【課題を解決するための手段】本発明の半導体装置は、
放熱板に接着剤のはみ出し防止用の接着剤用キャビティ
と基板の固定用の基板用キャビティを設け、前記放熱板
と前記基板の表面の間には接着剤が塗布され、前記接着
剤用キャビティを前記基板用キヤビティの側面に設けた
ことを特徴とする、また、複数の接着剤用キャビティを
前記基板用キヤビティの側面に設けたことを特徴とす
る。
【0008】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図1は本発明の第1の実施形態の構成を
示す摸式図である。図1において放熱板1は接着剤用キ
ャビティ2と基板用キャビティ3を有する。接着剤用キ
ャビティ2は基板用キヤビティ3内に設けられ、放熱板
1と基板4を固着する時に余分な固着用接着剤5を接着
剤用キャビティ2内に止め、はみ出しを防止する。基板
用キャビティ3は放熱板1と基板4を固定する為に設け
られる。基板用キャビティ3内に基板4をはめ込むこと
で放熱板1と基板4を容易に固着できる。このとき放熱
板1と基板4は基板表面7だけでなく基板側面6も接し
ているので放熱特性が向上する。また、接着剤5が多す
ぎて接着剤用キャビティ2からはみ出した接着剤5も基
板用キャビティ3ではみ出しを防止できる。
【0009】図2は本発明の第2の実施形態の構成を示
す摸式図である。図2に示されるように、本実施形態
は、放熱板1には接着剤用キャビティ2と基板用キャビ
ティ3がある。接着剤用キャビティ2は接着剤5のはみ
出し防止用であり、基板用キャビティ3は基板4の固定
用である。放熱板1と基板表面7の間には接着剤5が塗
布され、それは放熱板1と基板4の固着及び放熱特性の
向上が目的とされる。基板裏面8には半導体ディバイス
9が搭載されボンディング線10にて基板4にボンディ
ングされている。半導体ディバイス9の保護のため半導
体ディバイス9の周囲にはエポキシ樹脂11がプリコー
トされている。
【0010】また、基板裏面8には回路接続用としてリ
ード端子12が接続されている。基板4の表面に接着剤
5を塗布し放熱板1と固着する際、接着剤5は押しつぶ
されて広がるが接着剤用キャビティ2にて広がりが止ま
り接着剤5のはみ出しが防止される。もし、接着剤が多
すぎて接着剤用キャビティをはみ出しても基板用キャビ
ティにて防止できる。放熱板1の基板用キャビティ3の
大きさは基板4より少し大きくなっており、そこに基板
4をはめ込むことで放熱板1と基板4は容易に固着され
る。放熱板1と基板4は基板表面7だけでなく基板側面
6も接しているので発熱した半導体ディバイス9の熱は
その両方から放熱板1に伝わる。
【0011】図3は本発明の第3の実施形態の構成を示
す模式図である。図3に第3のの放熱板の構造を示す。
基板用キャビティ内に複数本の接着剤用キャビティ2a
を設けている。また基板表面と接する箇所でなく、基板
側面と接する箇所に接着剤用キャビティ2bを設けるこ
ともできる。
【0012】
【発明の効果】以上説明したように、本発明によれば接
着剤用キャビティと基板用キャビティの両方で接着剤の
はみ出しを防止できる。また基板用キャビティによって
放熱板に基板をはめ込むのでネジ止めによる固定より容
易であり固定のための費用が削減できる。さらに放熱板
と基板は基板表面と基板側面が接しているので放熱特性
が向上するという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の構成を示す模式図で
ある。
【図2】本発明の第2の実施形態の構成を示す模式図で
ある。
【図3】本発明の第3の実施形態の構成を示す模式図で
ある。
【図4】従来の第1の実施形態の構成を示す模式図であ
る。
【図5】従来の第2の実施形態の構成を示す模式図であ
る。
【符号の説明】
1 放熱板 2 接着剤用キャビティ 2a 接着剤用キャビティ 2b 接着剤用キャビティ 3 基板用キャビティ 4 基板 5 接着剤 6 基板側面 7 基板表面 8 基板裏面 9 半導体ディバイス 10 ボンディング線 11 エポキシ樹脂 12 リード端子 13 ネジ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 放熱板に接着剤のはみ出し防止用の接着
    剤用キャビティと基板の固定用の基板用キャビティを設
    け、前記放熱板と前記基板の表面の間には接着剤が塗布
    され、前記接着剤用キャビティを前記基板用キヤビティ
    の側面に設けたことを特徴とする半導体装置。
  2. 【請求項2】 複数の接着剤用キャビティを前記基板用
    キヤビティの側面に設けたことを特徴とする請求項1記
    載の半導体装置。
JP2000087527A 2000-03-27 2000-03-27 半導体装置 Expired - Fee Related JP3425924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000087527A JP3425924B2 (ja) 2000-03-27 2000-03-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000087527A JP3425924B2 (ja) 2000-03-27 2000-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2001274303A JP2001274303A (ja) 2001-10-05
JP3425924B2 true JP3425924B2 (ja) 2003-07-14

Family

ID=18603524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000087527A Expired - Fee Related JP3425924B2 (ja) 2000-03-27 2000-03-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3425924B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141122A (ja) 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP4333756B2 (ja) 2007-03-13 2009-09-16 セイコーエプソン株式会社 放熱部材、電気光学装置及び電子機器
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP6230522B2 (ja) * 2014-11-14 2017-11-15 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに絶縁基板部
CN112366187A (zh) * 2020-11-19 2021-02-12 航天科工微电子系统研究院有限公司 一种毫米波芯片空腔封装结构及封装方法

Also Published As

Publication number Publication date
JP2001274303A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
TW200503192A (en) Packaging component and semiconductor package
JP2001127238A (ja) 半導体モジュール及び半導体モジュール用絶縁基板
JPH04230056A (ja) 電子構成素子およびこの電子構成素子を製造するための方法
JP2009105366A (ja) 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体
US20090091021A1 (en) Semiconductor device and method of manufacturing the same
JP2006253354A (ja) 回路装置およびその製造方法
JP4415503B2 (ja) 半導体装置
JP3425924B2 (ja) 半導体装置
JP2611671B2 (ja) 半導体装置
KR100598652B1 (ko) 반도체장치
US9627292B2 (en) Semiconductor housing with rear-side structuring
JP3126297B2 (ja) 樹脂封止型半導体装置
JP2004335493A (ja) 半導体装置の実装構造
JP2001358259A (ja) 半導体パッケージ
JPH0922970A (ja) 電子部品
JPS63190363A (ja) パワ−パツケ−ジ
JP2007157801A (ja) 半導体モジュールとその製造方法
JPH04303953A (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
JPH05251602A (ja) ハイブリッドicの製造方法
JP2504262Y2 (ja) 半導体モジュ―ル
KR0163311B1 (ko) 고 열 방출 반도체 패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030401

LAPS Cancellation because of no payment of annual fees