JP2018182174A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018182174A
JP2018182174A JP2017082469A JP2017082469A JP2018182174A JP 2018182174 A JP2018182174 A JP 2018182174A JP 2017082469 A JP2017082469 A JP 2017082469A JP 2017082469 A JP2017082469 A JP 2017082469A JP 2018182174 A JP2018182174 A JP 2018182174A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor device
adhesive
installation area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017082469A
Other languages
English (en)
Other versions
JP6981033B2 (ja
Inventor
智文 大瀬
Tomofumi Ose
智文 大瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017082469A priority Critical patent/JP6981033B2/ja
Priority to CN201810165700.4A priority patent/CN108735722B/zh
Priority to US15/908,402 priority patent/US10658253B2/en
Publication of JP2018182174A publication Critical patent/JP2018182174A/ja
Application granted granted Critical
Publication of JP6981033B2 publication Critical patent/JP6981033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】信頼性の低下を防止することができる。【解決手段】半導体装置１０では、接着剤１８を介してプリント基板１３をケース１１の底部１１ｃ側に押圧すると、プリント基板１３の裏面は底部１１ｃに形成された突起部１１ｅ２，１１ｅ４から支持される。このため、プリント基板１３と底部１１ｃとの間隙が突起部１１ｅ２，１１ｅ４の高さ程度に保たれて、プリント基板１３により押圧される接着剤１８が広がり過ぎなくなる。この結果、プリント基板１３の長手方向の両端部では、接着剤１８の端部がプリント基板１３の当該両端部と同じ位置にあるか、または、当該両端部よりも外側に多少はみ出す。プリント基板１３の短手方向では、プリント基板１３の短手方向の両端部からはみ出した接着剤１８は、プリント基板１３のおもて面、内部接続端子１２ｄ２上、並びにセラミック回路基板１５のおもて面に回り込まない。【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
インテリジェントパワーモジュール（Intelligent Power Module：IPM）と呼ばれる半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子と共に、半導体素子の駆動・保護機能を内蔵したドライプＩＣ（Integrated Circuit）を含んでいる（例えば、特許文献１，２参照）。このような半導体装置は、モータ駆動装置、電源装置等の幅広い分野に使用されている。
以下、従来のＩＰＭの半導体装置の一例について、図１１及び図１２を用いて説明する。
図１１は、従来の半導体装置の平面図であり、図１２は、従来の半導体装置におけるプリント基板の取り付けを説明するための断面図である。なお、図１２（Ａ）の切断箇所は図１１の一点鎖線Ｘ−Ｘであり、図１２（Ｂ）の切断箇所は図１１の一点鎖線Ｙ−Ｙである。
半導体装置１００は、ケース１１と、ケース１１内に収納されたプリント基板１３、セラミック回路基板１５、及びプリント基板１３をケース１１に接合するための接着剤１８を有している。
ケース１１は、プリント基板１３及びセラミック回路基板１５を囲む枠部１１ａと、枠部１１ａの内側に設けられた端子台１１ｂと、プリント基板１３が設置される底部１１ｃと、セラミック回路基板１５が設置される開口部１１ｄとを有している。
また、ケース１１は、枠部１１ａに形成された外部接続端子１２ａ１〜１２ｇ１と、枠部１１ａ内で外部接続端子１２ａ１〜１２ｇ１と接続されて端子台１１ｂ上に配置された内部接続端子１２ａ２〜１２ｇ２とを有している。
また、ケース１１の開口部１１ｄの裏面側から金属ベース板１７が接合されており、開口部１１ｄ内の金属ベース板１７上にセラミック回路基板１５がはんだ（図示を省略）を介して接合されている。
プリント基板１３は、樹脂で構成された絶縁板と、絶縁板のおもて面に形成された導電パターン（図示を省略）を有している。また、プリント基板１３のおもて面には、駆動・保護機能のための、ＩＣチップ等の電子部品（図示を省略）が接合されている。プリント基板１３は、その製造過程で、主面が平坦であるだけでなく、おもて面に凸に反る場合（以下、主面が上に凸と記載する）や、裏面が凸に反る場合（以下、主面が下に凸と記載する）がある。
セラミック回路基板１５は、絶縁板１５ａと、絶縁板１５ａの裏面に形成された金属板と、絶縁板１５ａのおもて面に形成された導電パターン１５ｂ１〜１５ｂ６とを有している。また、セラミック回路基板１５の導電パターン１５ｂ３，１５ｂ４上には半導体素子１６ａ，１６ｂが接合されている。
このようなケース１１の底部１１ｃに対して、図１２に示されるように、プリント基板１３の裏面に接着剤１８を塗布しておき、プリント基板１３を、接着剤１８を介してケース１１の底部１１ｃに押圧して接合する。
次に、このようにしてケース１１の底部１１ｃにプリント基板１３を接合した際の接着剤１８の一例について図１３〜図１５を用いて説明する。
図１３は、従来の半導体装置における接着剤を説明するための平面図である。
図１４は、従来の半導体装置における主面が平坦なプリント基板の取り付け後を説明するための断面図であり、図１５は、従来の半導体装置における主面が上に凸に反ったプリント基板の取り付け後を説明するための断面図である。
なお、図１３の破線はプリント基板１３と底部１１ｃとの間における接着剤１８の位置を表している。また、図１４（Ａ）及び図１５（Ａ）の切断箇所は図１３の一点鎖線Ｘ−Ｘであり、図１４（Ｂ）及び図１５（Ｂ）の切断箇所は図１３の一点鎖線Ｙ−Ｙである。
まず、プリント基板１３から底部１１ｃ側に押圧された接着剤１８は底部１１ｃ上で四方に広がる。この場合、図１３、図１４（Ａ）及び図１５（Ａ）に示されるように、プリント基板１３の長手方向の両端部まで接着剤１８が広がらず、プリント基板１３と底部１１ｃとの未接合箇所が発生してしまう。特に、プリント基板１３が上に凸に反っている場合には（図１５（Ａ）を参照）、接着剤１８がプリント基板１３の長手方向の中央部に取り残されるために、プリント基板１３と底部１１ｃとの未接合箇所が発生しやすい。
一方、プリント基板１３の短手方向の両端部は、プリント基板１３から押圧された接着剤１８が底部１１ｃ上で短手方向に広がる。すると、接着剤１８は、図１３、図１４（Ｂ）及び図１５（Ｂ）に示されるように、プリント基板１３と端子台１１ｂとの間隙及びセラミック回路基板１５と開口部１１ｄとの間隙にはみ出してしまう。
次いで、プリント基板１３が下に凸に反っている場合の、プリント基板１３のケース１１の底部１１ｃに対する取り付けについて図１６及び図１７を用いて説明する。
図１６は、従来の半導体装置における主面が下に凸に反ったプリント基板の押圧が弱い時を説明するための断面図であり、図１７は、従来の半導体装置における主面が下に凸に反ったプリント基板の押圧が強い時を説明するための断面図である。なお、図１６（Ａ）及び図１７（Ａ）の切断箇所は図１３の一点鎖線Ｘ−Ｘであり、図１６（Ｂ）及び図１７（Ｂ）の切断箇所は図１３の一点鎖線Ｙ−Ｙである。
下に凸の反りが生じているプリント基板１３の裏面に接着剤１８を塗布して、このようなプリント基板１３を、接着剤１８を介してケース１１の底部１１ｃに押圧する。すると、プリント基板１３に押圧された接着剤１８がケース１１の底部１１ｃ上で広がる。
この際、ケース１１の底部１１ｃに対するプリント基板１３の押圧が十分ではない（弱い）場合には、図１６（Ａ）に示されるように、プリント基板１３の長手方向の両端部まで接着剤１８が広がらず、プリント基板１３と底部１１ｃとの未接合箇所が発生してしまう。
この場合において、図１６（Ｂ）に示されるように、プリント基板１３の短手方向の両端部には接着剤１８が広がり、プリント基板１３とケース１１の底部１１ｃとを接合することができる。
一方、ケース１１の底部１１ｃに対するプリント基板１３の押圧が十分である（強い）場合には、図１７（Ａ）に示されるように、プリント基板１３の長手方向の両端部まで接着剤１８が広がり、プリント基板１３とケース１１の底部１１ｃとを接合することができる。
この場合において、プリント基板１３の短手方向の両端部にも接着剤１８が広がる。すると、接着剤１８は、図１７（Ｂ）に示されるように、プリント基板１３と端子台１１ｂとの間隙及びセラミック回路基板１５と開口部１１ｄとの間隙にはみ出してしまう。
さらに、ケース１１の底部１１ｃに対するプリント基板１３の押圧が強いために、プリント基板１３の裏面の中央部とケース１１の底部１１ｃとの間の接着剤１８の厚さが低下してしまう。
特開２００９−２８９８３１号公報 特開２０００−７７６０２号公報
上記半導体装置１００において、プリント基板１３の主面が平坦または上に凸に反っている場合にプリント基板１３の長手方向の両端部にプリント基板１３と底部１１ｃとの未接合箇所が発生してしまう（図１４（Ａ）及び図１５（Ａ））。このため、プリント基板１３がケース１１の底部１１ｃから剥離してしまうおそれがある。また、この場合において、プリント基板１３の短手方向では、接着剤１８が、プリント基板１３と端子台１１ｂとの間隙及びセラミック回路基板１５と開口部１１ｄとの間隙にはみ出す。この結果、接着剤１８が、プリント基板１３とセラミック回路基板１５とのそれぞれのおもて面、並びに内部接続端子１２ａ２〜１２ｇ２上に回り込んでしまう（図１４（Ｂ）及び図１５（Ｂ））。回り込んだ接着剤１８は、プリント基板１３上の電子部品、セラミック回路基板１５上の半導体素子１６ａ，１６ｂ並びに内部接続端子１２ａ２〜１２ｇ２を覆ってしまい、電子部品、半導体素子１６ａ，１６ｂ並びに内部接続端子１２ａ２〜１２ｇ２がそれぞれ損傷を受けてしまう。このようにして半導体装置１００の信頼性が低下してしまうという問題点があった。
また、上記半導体装置１００において、プリント基板１３の主面が下に凸に反っている場合にプリント基板１３のケース１１の底部１１ｃに対する押圧が弱いと、プリント基板１３の長手方向の両端部にプリント基板１３と底部１１ｃとの未接合箇所が発生してしまう（図１６（Ａ））。このため、プリント基板１３がケース１１の底部１１ｃから剥離してしまうおそれがある。また、プリント基板１３のケース１１の底部１１ｃに対する押圧が強いと、プリント基板１３の短手方向では、接着剤１８が、プリント基板１３と端子台１１ｂとの間隙及びセラミック回路基板１５と開口部１１ｄとの間隙にはみ出す。この結果、接着剤１８が、プリント基板１３とセラミック回路基板１５とのそれぞれのおもて面、並びに内部接続端子１２ａ２〜１２ｇ２上に回り込んでしまう（図１７（Ｂ））。回り込んだ接着剤１８は、プリント基板１３上の電子部品、セラミック回路基板１５上の半導体素子１６ａ，１６ｂ並びに内部接続端子１２ａ２〜１２ｇ２を覆ってしまい、電子部品、半導体素子１６ａ，１６ｂ並びに内部接続端子１２ａ２〜１２ｇ２がそれぞれ損傷を受けてしまう。さらに、下に凸に反ったプリント基板１３の裏面中央部とケース１１の底部１１ｃとの間の接着剤１８の厚さが低下してしまう（図１７（Ａ），（Ｂ））。このため、プリント基板１３と底部１１ｃとの間の接着剤１８の厚さが不足してしまい、プリント基板１３がケース１１の底部１１ｃから剥離してしまうおそれがある。このようにして半導体装置１００の信頼性が低下してしまうという問題点があった。
本発明は、このような点に鑑みてなされたものであり、信頼性の低下を防止することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、平面視で矩形状のプリント基板と、前記プリント基板が接着剤からなる接合部材を介して設置される設置領域上に、前記プリント基板を裏面側から支持して前記設置領域と前記裏面との間に間隙を維持する少なくとも１つの突起部が形成されたケースと、を有する半導体装置が提供される。
また、本発明の一観点によれば、上に凸に反った、平面視で矩形状のプリント基板を用意する工程と、前記プリント基板が設置される設置領域の前記プリント基板のそれぞれの角部に対向する位置にそれぞれ形成されている４つの突起部を備えるケースを用意する工程と、接着剤からなる接合部材を介して前記プリント基板を前記設置領域に配置する工程と、前記プリント基板のおもて面の前記突起部よりも内側の４つ押圧位置を同時に押圧して、前記接合部材が硬化するまで維持する工程と、を有する半導体装置の製造方法が提供される。
また、本発明の一観点によれば、下に凸に反った、平面視で矩形状のプリント基板を用意する工程と、前記プリント基板が設置される設置領域の前記プリント基板のそれぞれの角部よりも内側の対向する位置に形成されている少なくとも１つの突起部を備えるケースを用意する工程と、接着剤からなる接合部材を介して前記プリント基板を前記設置領域に配置する工程と、前記プリント基板のおもて面の前記角部をそれぞれ同時に押圧して、前記接合部材が硬化するまで維持する工程と、を有する半導体装置の製造方法が提供される。
開示の技術によれば、プリント基板の剥離を防止し、電子部品等に対する損傷を防止して、半導体装置の信頼性の低下を防止することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態のプリント基板の押圧治具の一例を示す図である。 第１の実施の形態の半導体装置の突起部を説明するための図である。 第１の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。 第２の実施の形態の半導体装置の平面図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。 第３の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。 第３の実施の形態の半導体装置の断面図である。 従来の半導体装置の平面図である。 従来の半導体装置におけるプリント基板の取り付けを説明するための断面図である。 従来の半導体装置における接着剤を説明するための平面図である。 従来の半導体装置における主面が平坦なプリント基板の取り付け後を説明するための断面図である。 従来の半導体装置における主面が上に凸に反ったプリント基板の取り付け後を説明するための断面図である。 従来の半導体装置における主面が下に凸に反ったプリント基板の押圧が弱い時を説明するための断面図である。 従来の半導体装置における主面が下に凸に反ったプリント基板の押圧が強い時を説明するための断面図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１及び図２を用いて説明する。
図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。なお、図２（Ａ）の切断箇所は図１の一点鎖線Ｘ−Ｘであり、図２（Ｂ）の切断箇所は図１の一点鎖線Ｙ−Ｙである。また、図２（Ｂ）では、セラミック回路基板１５の導電パターン１５ｂ１〜１５ｂ６及び半導体素子１６ａ，１６ｂの図示を省略している。
半導体装置１０は、ケース１１と、ケース１１内に収納されたプリント基板１３、セラミック回路基板１５、及びプリント基板１３をケース１１に接合するための接着剤１８を有している。
ケース１１は、プリント基板１３及びセラミック回路基板１５を囲む枠部１１ａと、枠部１１ａの内側に設けられた端子台１１ｂと、プリント基板１３が設置される底部１１ｃと、セラミック回路基板１５が設置される開口部１１ｄとを有している。
また、ケース１１は、枠部１１ａに形成された外部接続端子１２ａ１〜１２ｇ１と、枠部１１ａ内で外部接続端子１２ａ１〜１２ｇ１と接続されて端子台１１ｂに配置された内部接続端子１２ａ２〜１２ｇ２とを有している。なお、図２（Ｂ）では、枠部１１ａに形成された外部接続端子１２ｄ１と、枠部１１ａ内で外部接続端子１２ｄ１と接続されて端子台１１ｂに配置された内部接続端子１２ｄ２とを表している。
また、ケース１１の開口部１１ｄの裏面側から金属ベース板１７が接合されており、開口部１１ｄ内の金属ベース板１７上にセラミック回路基板１５がはんだ（図示を省略）を介して接合されている。
さらに、底部１１ｃのプリント基板１３の設置領域の所定の形成位置Ｆ１〜Ｆ４（所定位置）には、突起部１１ｅ１〜１１ｅ４がプリント基板１３の各角付近に対応してそれぞれ形成されている。なお、図１では、突起部１１ｅ１〜１１ｅ４の形成位置Ｆ１〜Ｆ４を破線で示している。また、以下において、突起部１１ｅ１〜１１ｅ４について、区別しない場合には、突起部１１ｅと表す。
ケース１１は、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂等がある。
ケース１１の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、ゲルにより構成されても構わない。
プリント基板１３は、エポキシ樹脂やフェノール樹脂等の樹脂で構成された絶縁板と、絶縁板のおもて面に形成された導電パターン（図示を省略）とを有している。また、プリント基板１３のおもて面には、種々のＩＣチップ等の電子部品（図示を省略）が配置されている。そして、導電パターンにより電気的に接続されている。このようなプリント基板１３によりドライブ回路が構成される。また、第１の実施の形態のプリント基板１３は、後述するように、上に凸に（頂点がプリント基板１３のおもて面側になるように）反っているものとする。プリント基板１３の配線と内部接続端子１２ａ２〜１２ｇ２とが、ボンディングワイヤ（図示を省略）で電気的にそれぞれ接続される。なお、図１及び図２中のプリント基板１３のＰ１〜Ｐ４は、プリント基板１３を底部１１ｃに取り付ける際のプリント基板１３に対する押圧位置を表している。
接着剤１８は、エポキシ樹脂、フェノール樹脂系等を主成分とする熱硬化樹脂系接着剤、及び、シリコーンゴムやクロロプレンゴムなどを主成分とするエラストマー系接着剤等の有機系接着剤からなる。
セラミック回路基板１５は、絶縁板１５ａと、絶縁板１５ａの裏面に形成された金属板（図示を省略）と、絶縁板１５ａのおもて面に形成された導電パターン１５ｂ１〜１５ｂ６とを有している。
絶縁板１５ａは、熱伝導性に優れた酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。
金属板は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。
導電パターン１５ｂ１〜１５ｂ６は、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、導電パターン１５ｂ３，１５ｂ４には半導体素子１６ａ，１６ｂがはんだ（図示を省略）を介して接合されている。
このような構成を有するセラミック回路基板１５として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。セラミック回路基板１５は、半導体素子１６ａ，１６ｂで発生した熱を導電パターン１５ｂ１〜１５ｂ６、絶縁板１５ａ及び金属板を介して、金属ベース板１７側に伝導させることができる。
半導体素子１６ａ，１６ｂは、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１６ａ，１６ｂは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、半導体素子１６ａ，１６ｂは、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子１６ａ，１６ｂは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。
このような半導体素子１６ａ，１６ｂは、その裏面側が、導電パターン１５ｂ３，１５ｂ４上に、例えば、鉛を含まない銀系、金系、銅系または錫系のはんだ（図示を省略）により接合されている。また、半導体素子１６ａ，１６ｂは、この場合に限らず、複数あってもよく、適宜導電パターン１５ｂ１〜１５ｂ６上に接合される。
なお、セラミック回路基板１５上では、導電パターン１５ｂ１〜１５ｂ６間、所定の導電パターン１５ｂ１〜１５ｂ６と半導体素子１６ａ，１６ｂとの間がボンディングワイヤ（図示を省略）で電気的にそれぞれ接続される。これにより、半導体素子１６ａ，１６ｂを含む所定の回路が構成される。
金属ベース板１７は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金、アルミニウムと炭化シリコンからなる複合材、マグネシウムと炭化シリコンとからなる複合材により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により金属ベース板１７の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
このような金属ベース板１７上に、例えば、鉛を含まない銀系、金系、銅系または錫系のはんだを介してセラミック回路基板１５の金属板が接合される。
なお、この金属ベース板１７の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取りつけることで放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、金属ベース板１７は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
このような構成を有する半導体装置１０において、ケース１１の底部１１ｃに対するプリント基板１３の設置について図３（並びに図１及び図２）を用いて説明する。
図３は、第１の実施の形態のプリント基板の押圧治具の一例を示す図である。
まず、上に凸に反ったプリント基板１３の裏面（ケース１１の底部１１ｃと対向する側）に接着剤１８を塗布する（例えば、図１２を参照）。または、接着剤１８は、ケース１１の底部１１ｃのプリント基板１３の設置領域上に塗布してもよい。接着剤１８の塗布は、マスクによるスクリーン印刷法やシリンジを用いたディスペンス法等の当該技術において知られている任意の方法を用いることができる。
このようなプリント基板１３を底部１１ｃの設置領域上にセットする。この際、プリント基板１３の裏面の各角部が、底部１１ｃ上に形成された突起部１１ｅ１〜１１ｅ４によりそれぞれ支持される。
また、予め、図３に示す押圧治具５０が設置されたプレス装置（図示を省略）を用意しておく。押圧治具５０は、押圧用ピン５２ａ〜５２ｄがプリント基板１３の押圧位置Ｐ１〜Ｐ４に位置が合わせられてピン固定部５１に形成されている。なお、押圧用ピン５２ａ〜５２ｄは、ピン固定部５１に対する形成位置、個数はこの場合に限らず、プリント基板１３の押圧位置に応じてピン固定部５１の任意の位置に、また、任意の個数を形成することができる。このような押圧治具５０は、プレス装置のプレス部に対して取り付け部５３ａ，５３ｂにより取り付けられている。プレス装置のプレス部は、後述するようにセットされたケース１１の主面に対して垂直方向に動作する。
このようなプレス装置の所定領域に、プリント基板１３が底部１１ｃにセットされたケース１１を設置する。そして、プレス装置はプレス部を下降させて、押圧治具５０の押圧用ピン５２ａ〜５２ｄの押圧部５２ａ１〜５２ｄ１をプリント基板１３の押圧位置Ｐ１〜Ｐ４にそれぞれ同時に当接させる。この際、上に凸に反ったプリント基板１３の押圧位置Ｐ１〜Ｐ４は、突起部１１ｅ１〜１１ｅ４よりも内側である（図１を参照）。
この状態において、プレス装置によりプリント基板１３に対して押圧を行って、接着剤１８が硬化するまでその押圧を維持する。プリント基板１３は、その裏面が底部１１ｃの突起部１１ｅ１〜１１ｅ４により支持されながら、突起部１１ｅ１〜１１ｅ４よりも内側の押圧位置Ｐ１〜Ｐ４が押圧される。このため、プリント基板１３の反りが緩和される。この際のプレス装置による押圧は、プリント基板１３の反りが多少残る程度に押圧する。そして、プリント基板１３が押圧されることにより接着剤１８がケース１１の底部１１ｃ上で押し広げられる。このように押圧されたプリント基板１３は、その裏面側が底部１１ｃの突起部１１ｅ１〜１１ｅ４により支持されるために、プリント基板１３と底部１１ｃとの間に突起部１１ｅ１〜１１ｅ４の高さ程度の隙間が保たれる。
このため、プリント基板１３の長手方向の両端部では、図２（Ａ）に示されるように、接着剤１８の端部がプリント基板１３の当該両端部の側面における、裏面からおもて面までの間に位置する。
また、プリント基板１３の短手方向の両端部では、図２（Ｂ）に示されるように、接着剤１８の端部がプリント基板１３の当該両端部の側面における、裏面からおもて面までの間に位置する。
図２（Ａ），（Ｂ）のように、接着剤１８は、プリント基板１３の端部から多少はみ出している。しかし、プリント基板１３の両端部からはみ出した接着剤１８は、プリント基板１３のおもて面、内部接続端子１２ｄ２上、並びにセラミック回路基板１５のおもて面に回り込んではいない。なお、プリント基板１３の両端部からはみ出した接着剤１８は、内部接続端子１２ａ２，１２ｃ２〜１２ｇ２上にも回り込まない。
また、プリント基板１３と底部１１ｃとの間で押し広げられた接着剤１８は、その中央部が最も厚い、厚さＴ１、外周部が最も薄い、厚さＴ２でそれぞれ保たれている。厚さＴ１は、厚すぎると、接着剤１８の層の内部に亀裂欠陥による剥離が生じやすくなる。そのため、厚さＴ１は、０．３０ｍｍ以下であることが好ましく、さらには、０．２０ｍｍ以下であることがより好ましい。また、厚さＴ２は、薄すぎると、プリント基板１３と底部１１ｃとの剥離が生じやすくなる。そのため、厚さＴ２は、０．０４ｍｍ以上であることが好ましく、さらには、０．０６ｍｍ以上であることがより好ましい。
上記半導体装置１０は、平面視で矩形状のプリント基板１３と、プリント基板１３が接着剤１８を介して設置される設置領域上の形成位置Ｆ１〜Ｆ４に、プリント基板１３を裏面側から支持して設置領域と裏面との間に所定間隔（Ｔ１からＴ２まで）の間隙を維持する突起部１１ｅ１〜１１ｅ４が形成されたケース１１とを有している。
これにより、接着剤１８を介してプリント基板１３をケース１１の底部１１ｃ側に押圧すると、プリント基板１３の裏面は底部１１ｃに形成された突起部１１ｅ１〜１１ｅ４から支持される。このため、プリント基板１３と底部１１ｃとの間隙が突起部１１ｅ１〜１１ｅ４の高さ程度に保たれて、プリント基板１３により押圧される接着剤１８がプリント基板１３の裏面全面に広がる。また、プリント基板１３の裏面からの広がり過ぎがなくなる。この結果、プリント基板１３の長手方向及び短手方向のそれぞれ両端部では、接着剤１８の端部がプリント基板１３のそれぞれの当該両端部側面において、裏面からおもて面までの間に位置する。そのため、プリント基板１３の端部からはみ出した接着剤１８は、プリント基板１３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
したがって、プリント基板１３と底部１１ｃとの未接合箇所が無くなり、また、プリント基板１３と底部１１ｃとの間隙の接着剤１８の接着力が保たれる高さが維持されるため、プリント基板１３の底部１１ｃからの剥離が防止される。さらに、プリント基板１３のおもて面、セラミック回路基板１５のおもて面及び内部接続端子１２ａ２〜１２ｇ２上の接着剤１８による損傷が抑制される。これらにより、半導体装置１０の信頼性の低下が抑制される。
ここで、突起部１１ｅについて図４を用いて説明する。
図４は、第１の実施の形態の半導体装置の突起部を説明するための図である。
既述の通り、プリント基板１３を裏面から支持する突起部１１ｅは、接着剤１８の流動を妨げず、空隙を生じないような形状、サイズであることが望まれる。
このような突起部１１ｅとして、図４（Ａ）の（ａ）に示されるように、ケース１１の底部１１ｃの主面に対して垂直な断面の形状が方形状であることが望まれる。この高さは、高すぎると底部１１ｃに配置した際のプリント基板１３が浮きやすく、低すぎると接合に必要な接着剤１８の厚さを確保することができなくなる。このような要求を満たす高さは、０．０８ｍｍ以上、０．１５ｍｍ以下であることが好ましく、例えば、０．１ｍｍである。
また、ケース１１の底部１１ｃの主面に対して平行な断面が、図４（Ａ）の（ｂ），（ｃ），（ｄ）に示されるように、円形状、楕円形状、または方形状であることが望まれる。例えば、円形状の場合には、その直径は、小さすぎるとプリント基板１３を支持する際に傾きやすく、大きすぎると、接着剤１８による接合領域が低下してしまう。このような要求を満たす直径は、０．５ｍｍ以上、１．５ｍｍ以下であることが好ましく、例えば、１ｍｍである。楕円形状及び方形状の場合も、円形状と同等の大きさ（幅）であることが好ましい。
また、突起部１１ｅとして、図４（Ｂ）の（ａ）に示されるような、底部１１ｃの主面に対して垂直な断面の形状が台形状であっても構わない。この高さも、図４（Ａ）の場合と同様に、０．０８ｍｍ以上、０．１５ｍｍ以下であることが好ましく、例えば、０．１ｍｍである。
また、ケース１１の底部１１ｃの主面に対して平行な断面が、図４（Ｂ）の（ｂ），（ｃ），（ｄ）に示されるように、円形状、楕円形状、または方形状である。例えば、図４（Ｂ）の（ｂ）の円形状（円錐台状）の場合には、その下底の直径は、図４（Ａ）の場合と同様に、０．５ｍｍ以上、１．５ｍｍ以下であることが好ましく、例えば、１ｍｍである。その上底の直径も同様に、０．２ｍｍ以上、１．０ｍｍ以下であることが好ましく、例えば、０．７ｍｍである。楕円形状及び方形状の場合も、円形状と同等の大きさ（上底及び下底の幅）であることが好ましい。
次に、ケース１１の底部１１ｃに形成される突起部の配置位置例について図５を用いて説明する。
図５は、第１の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。なお、図５（Ａ），（Ｂ）では、プリント基板１３の設置領域を破線でそれぞれ表している。
図５（Ａ）に示す半導体装置１０ａは、半導体装置１０の底部１１ｃのプリント基板１３の設置領域１３ａの中心部に突起部１１ｅ５をさらに形成したものである。
このようなケース１１の底部１１ｃの設置領域１３ａに、図１〜図３で説明したように、上に凸に反ったプリント基板１３の押圧位置Ｐ１〜Ｐ４を、プレス装置に取り付けた押圧治具５０により押圧する。プリント基板１３は、その裏面が底部１１ｃの設置領域１３ａの突起部１１ｅ１〜１１ｅ４により支持されながら、突起部１１ｅ１〜１１ｅ４よりも内側の押圧位置Ｐ１〜Ｐ４が押圧されて、反りが緩和される。例えば、押圧が強くなっても、プリント基板１３は、その裏面の中心部が設置領域１３ａの突起部１１ｅ５から支持された状態で接着剤１８により底部１１ｃに固着される。
また、図５（Ｂ）に示す半導体装置１０ｂは、半導体装置１０の底部１１ｃの設置領域１３ａの角部からそれぞれ長手方向内側に所定距離、離れた箇所に突起部１１ｅ６〜１１ｅ９がそれぞれさらに形成されたものである。すなわち、突起部１１ｅ１，１１ｅ３の間に突起部１１ｅ６，１１ｅ７が、突起部１１ｅ２，１１ｅ４の間に突起部１１ｅ８，１１ｅ９がそれぞれさらに形成されたものである。
この場合についても、ケース１１の底部１１ｃの設置領域１３ａに、図１〜図３で説明したように、上に凸に反ったプリント基板１３の押圧位置Ｐ１〜Ｐ４を、プレス装置に取り付けた押圧治具５０により押圧する。プリント基板１３は、既述の通り、反りが緩和される。例えば、押圧が強くなっても、プリント基板１３は、その裏面の両端部が突起部１１ｅ６，１１ｅ７及び突起部１１ｅ８，１１ｅ９からそれぞれ支持された状態で接着剤１８により底部１１ｃに固着される。
突起部１１ｅ１〜１１ｅ４の他にさらに突起部を形成する場合、さらに形成する突起部の数は、４つ以下であることが好ましい。多すぎると、接着剤１８による接合領域が低下してしまう。
また、図５の半導体装置１０ａ，１０ｂの場合でも、半導体装置１０と同様に、接着剤１８は、プリント基板１３の裏面全面に広がる。また、接着剤１８は、プリント基板１３の裏面からの広がり過ぎがなくなる。プリント基板１３の長手方向及び短手方向のそれぞれの両端部では、接着剤１８の端部がプリント基板１３の当該両端部の側面において、裏面からおもて面までの間に位置する。そのため、プリント基板１３の端部からはみ出した接着剤１８は、プリント基板１３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
したがって、半導体装置１０ａ，１０ｂは、プリント基板１３と底部１１ｃとの未接合箇所が無くなり、また、プリント基板１３と底部１１ｃとの間隙の接着剤１８の接着力が保たれる高さが維持されるため、プリント基板１３の底部１１ｃからの剥離が防止される。さらに、プリント基板１３のおもて面、セラミック回路基板１５のおもて面及び内部接続端子１２ａ２〜１２ｇ２上の接着剤１８による損傷が抑制される。これらにより、半導体装置１０ａ，１０ｂの信頼性の低下が抑制される。
また、図５の半導体装置１０ａ，１０ｂの場合、突起部１１ｅ５、または突起部１１ｅ６〜１１ｅ９がさらに形成されている。そのため、仮に押圧が強くなっても、プリント基板１３と底部１１ｃとの間隙が維持される。また、プリント基板１３の裏面からの広がり過ぎがなくなる。そのため、半導体装置１０ａ，１０ｂの更なる信頼性の向上ができる。
［第２の実施の形態］
第２の実施の形態では、ケース１１の底部１１ｃの設置領域に下に凸に（頂点がプリント基板の裏面側になるように）反ったプリント基板を配置する場合について図６及び図７を用いて説明する。
図６は、第２の実施の形態の半導体装置の平面図であり、図７は、第２の実施の形態の半導体装置の断面図である。なお、図７（Ａ）の切断箇所は図６の一点鎖線Ｘ−Ｘであり、図７（Ｂ）の切断箇所は図６の一点鎖線Ｙ−Ｙである。
半導体装置１０ｃは、図１〜図３で説明した半導体装置１０と同様に、ケース１１と、ケース１１内に収納されたプリント基板２３及びセラミック回路基板１５とを有している。但し、プリント基板２３は、下に凸の反りを有している。図６中のプリント基板２３のＰ５〜Ｐ８は、プリント基板２３を底部１１ｃに取り付ける際のプリント基板２３に対する押圧位置を表している。
また、底部１１ｃのプリント基板２３の配置領域に突起部２１ｅ１〜２１ｅ４がプリント基板２３の角部からそれぞれ所定距離、離れて形成されている。なお、図６では、突起部２１ｅ１〜２１ｅ４の形成位置Ｆ５〜Ｆ８を破線で示している。また、以下において、突起部２１ｅ１〜２１ｅ４について、区別しない場合には、突起部２１ｅと表す。
次に、このような構成を有する半導体装置１０ｃにおいて、ケース１１の底部１１ｃの設置領域に対するプリント基板２３の設置について（図６及び図７を用いて）説明する。
まず、第１の実施の形態と同様に、下に凸に反ったプリント基板２３の裏面（ケース１１の底部１１ｃと対向する側）に接着剤１８を塗布する（例えば、図１２を参照）。または、接着剤１８は、ケース１１の底部１１ｃのプリント基板２３の設置領域上に塗布してもよい。
このようなプリント基板２３を底部１１ｃの設置領域上にセットする。この際、プリント基板２３上の裏面の各角部近傍が、底部１１ｃ上に形成された突起部２１ｅ１〜２１ｅ４によりそれぞれ支持される。
押圧治具５０（図３を参照）が設置されたプレス装置の所定領域に、プリント基板２３が底部１１ｃの設置領域にセットされたケース１１を設置する。なお、押圧治具５０の押圧用ピン５２ａ〜５２ｄは、プリント基板２３の押圧位置Ｐ５〜Ｐ８に位置を合わせておく。このようなプレス装置はプレス部を降下させて、押圧治具５０の押圧用ピン５２ａ〜５２ｄの押圧部５２ａ１〜５２ｄ１をプリント基板２３の押圧位置Ｐ５〜Ｐ８にそれぞれ当接させる。この際、下に凸に反ったプリント基板２３の押圧位置Ｐ５〜Ｐ８は、突起部２１ｅ１〜２１ｅ４の外側である（図６を参照）。
この状態において、プレス装置によりプリント基板２３に対して押圧を行って、接着剤１８が硬化するまでその押圧を維持する。プリント基板２３は、その裏面が底部１１ｃの突起部２１ｅ１〜２１ｅ４により支持されながら、突起部２１ｅ１〜２１ｅ４よりも外側の押圧位置Ｐ５〜Ｐ８が押圧される。このため、プリント基板２３の反りが緩和される。この際のプレス装置による押圧は、プリント基板２３の反りが多少残る程度に押圧する。そして、プリント基板２３が押圧されることにより接着剤１８がケース１１の底部１１ｃ上で押し広げられる。このように押圧されたプリント基板２３は、その裏面側が底部１１ｃの突起部２１ｅ１〜２１ｅ４により支持されるために、プリント基板２３と底部１１ｃとの間に突起部２１ｅ１〜２１ｅ４の高さ程度の隙間が保たれる。
このため、プリント基板２３の長手方向の両端部では、図７（Ａ）に示されるように、接着剤１８の端部がプリント基板２３の当該両端部の側面における、裏面からおもて面までの間に位置する。
また、プリント基板２３の短手方向の両端部では、図７（Ｂ）に示されるように、接着剤１８の端部がプリント基板１３の当該両端部の側面における、裏面からおもて面までの間に位置する。
図７（Ａ），（Ｂ）のように、接着剤１８は、プリント基板２３の端部から多少はみ出している。しかし、プリント基板２３の両端部からはみ出した接着剤１８は、プリント基板２３のおもて面、内部接続端子１２ｄ２上、並びにセラミック回路基板１５のおもて面に回り込んではいない。なお、プリント基板２３の両端部からはみ出した接着剤１８は、内部接続端子１２ａ２，１２ｃ２〜１２ｇ２上にも回り込まない。
このようにしてプリント基板２３と底部１１ｃとの間で押し広げられた接着剤１８は、その中央部が最も薄い、厚さＴ３、外周部が最も厚い、厚さＴ４でそれぞれ保たれている。厚さＴ３は、薄すぎると、プリント基板１３と底部１１ｃとの剥離が生じやすくなる。そのため、厚さＴ３は、０．０４ｍｍ以上であることが好ましく、さらには、０．０６ｍｍ以上であることがより好ましい。また、厚さＴ４は、厚すぎると、接着剤層の内部に亀裂欠陥による剥離が生じやすくなる。そのため、厚さＴ４は、０．３０ｍｍ以下であることが好ましく、さらには、０．２０ｍｍ以下であることがより好ましい。
上記半導体装置１０ｃは、平面視で矩形状のプリント基板２３と、プリント基板２３が接着剤１８を介して設置される設置領域上の形成位置Ｆ５〜Ｆ８に、プリント基板２３を裏面側から支持して設置領域と裏面との間に所定間隔（Ｔ３からＴ４まで）の間隙を維持する突起部２１ｅ１〜２１ｅ４が形成されたケース１１とを有している。
これにより、裏面に接着剤１８が塗布されたプリント基板２３をケース１１の底部１１ｃ側に押圧すると、プリント基板２３は底部１１ｃに形成された突起部２１ｅ１〜２１ｅ４から裏面が支持される。このため、プリント基板２３と底部１１ｃとの間隙が突起部２１ｅ１〜２１ｅ４の高さ程度に保たれて、プリント基板２３により押圧される接着剤１８がプリント基板１３の裏面全面に広がる。また、プリント基板１３の裏面からの広がり過ぎがなくなる。この結果、プリント基板２３の長手方向及び短手方向のそれぞれ両端部では、接着剤１８の端部がプリント基板２３のそれぞれの当該両端部の側面において、裏面からおもて面までの間に位置する。そのため、プリント基板２３端部からはみ出した接着剤１８は、プリント基板２３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
したがって、プリント基板２３と底部１１ｃとの未接合箇所が無くなり、また、プリント基板２３と底部１１ｃとの間隙の接着剤１８の接着力が保たれる高さが維持されるため、プリント基板２３の底部１１ｃからの剥離が防止される。さらに、プリント基板２３のおもて面、セラミック回路基板１５のおもて面及び内部接続端子１２ａ２〜１２ｇ２上の接着剤１８による損傷が抑制される。これらにより、半導体装置１０ｃの信頼性の低下が抑制される。
次に、ケース１１の底部１１ｃに形成される突起部の配置位置例について図８を用いて説明する。
図８は、第２の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。なお、図８（Ａ），（Ｂ）では、プリント基板２３の設置領域を破線でそれぞれ表している。
図８に示す半導体装置１０ｄでは、突起部２１ｅの形成位置が、設置領域２３ａのプリント基板２３の長辺の中心を通って当該長辺に直交する方向の線に沿って少なくとも１箇所に存在する。
具体的には、まず、図８（Ａ）に示す半導体装置１０ｄは、ケース１１の底部１１ｃの中心部のみに突起部２１ｅ５を形成したものである。
このようなケース１１の底部１１ｃの設置領域２３ａに、上記で説明したように、下に凸に反ったプリント基板２３の押圧位置Ｐ５〜Ｐ８をプレス装置に取り付けた押圧治具５０により押圧する。プリント基板２３は、底部１１ｃの突起部２１ｅ５により裏面の中心部が支持されながら、突起部２１ｅ５から外側の押圧位置Ｐ５〜Ｐ８が押圧されて、反りが緩和される。すると、プリント基板２３は、その裏面の中央部が突起部２１ｅ５から支持された状態で接着剤１８により底部１１ｃに固着される。
また、図８（Ｂ）に示す半導体装置１０ｅは、ケース１１の底部１１ｃのプリント基板２３の設置領域２３ａの長辺の中心を通って当該長辺に直交する線上の２箇所に突起部２１ｅ６，２１ｅ７を形成したものである。
このようなケース１１の底部１１ｃの設置領域２３ａに、図８（Ａ）の場合と同様に、下に凸に反ったプリント基板２３をプレス装置に取り付けた押圧治具５０により押圧する。プリント基板２３は、底部１１ｃの突起部２１ｅ６，２１ｅ７により裏面の中央部が支持されながら、突起部２１ｅ６，２１ｅ７よりも外側の押圧位置Ｐ５〜Ｐ８が押圧されて、反りが緩和される。すると、プリント基板２３は、その裏面の中央部が突起部２１ｅ６，２１ｅ７から支持された状態で接着剤１８により底部１１ｃに固着される。
これにより、図８の半導体装置１０ｄ，１０ｅの場合でも、半導体装置１０ｃと同様に、接着剤１８は、プリント基板２３の裏面全面に広がる。また、接着剤１８は、プリント基板２３の裏面からの広がり過ぎがなくなる。プリント基板２３の長手方向及び短手方向のそれぞれの両端部では、接着剤１８の端部がプリント基板２３の当該両端部の側面において、裏面からおもて面までの間に位置する。そのため、プリント基板２３端部からはみ出した接着剤１８は、プリント基板２３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
したがって、半導体装置１０ｄ，１０ｅは、プリント基板２３と底部１１ｃとの未接合箇所が無くなり、また、プリント基板２３と底部１１ｃとの間隙の接着剤１８の接着力が保たれる高さが維持されるため、プリント基板２３の底部１１ｃからの剥離が防止される。さらに、プリント基板２３のおもて面、セラミック回路基板１５のおもて面及び内部接続端子１２ａ２〜１２ｇ２上の接着剤１８による損傷が抑制される。これらにより、半導体装置１０ｄ，１０ｅの信頼性の低下が抑制される。
［第３の実施の形態］
第３の実施の形態では、ケース１１の底部１１ｃの設置領域に下に凸に反った、または、上に凸に反ったプリント基板を配置する場合について図９を用いて説明する。
図９は、第３の実施の形態の半導体装置の突起部の配置位置を説明するための平面図である。なお、図９では、突起部３１ｅ１〜３１ｅ８の形成位置Ｆ９〜Ｆ１６を破線で示している。
半導体装置１０ｆは、図６及び図７で説明した半導体装置１０ｃと同様に、ケース１１と、ケース１１内に収納されたプリント基板３３及びセラミック回路基板１５とを有している。図９中のプリント基板３３のＰ９〜Ｐ１２は、プリント基板３３を底部１１ｃに取り付ける際のプリント基板３３に対する押圧位置を表している。また、底部１１ｃのプリント基板３３の設置領域の角部に突起部３１ｅ１〜３１ｅ４がそれぞれ形成されている。さらに、突起部３１ｅ５〜３１ｅ８が突起部３１ｅ１〜３１ｅ４からプリント基板３３の長手方向内側に所定距離、離れてそれぞれ形成されている。
次に、このような構成を有する半導体装置１０ｆにおいて、ケース１１の底部１１ｃの設置領域に対するプリント基板３３の設置について図１０を用いて説明する。
図１０は、第３の実施の形態の半導体装置の断面図である。なお、図１０（Ａ）の切断箇所はプリント基板３３が上に凸に反っている場合の図９の一点鎖線Ｘ−Ｘであり、図１０（Ｂ）の切断箇所はプリント基板３３が下に凸に反っている場合の図９の一点鎖線Ｘ−Ｘである。
まず、ケース１１の底部１１ｃの設置領域に設置するプリント基板３３が上に凸に反っている場合について説明する。
第１，第２の実施の形態と同様に、上に凸に反ったプリント基板３３の裏面（ケース１１の底部１１ｃと対向する側）に接着剤１８を塗布する（例えば、図１２を参照）。または、接着剤１８は、ケース１１の底部１１ｃのプリント基板３３の設置領域上に塗布してもよい。
このようなプリント基板３３を底部１１ｃの設置領域上にセットする。すると、この際、プリント基板３３の各角部が、底部１１ｃ上に形成された突起部３１ｅ１〜３１ｅ８のうち突起部３１ｅ１〜３１ｅ４によりそれぞれ支持される。
第１，第２の実施の形態と同様にして、押圧治具５０（図３を参照）が設置されたプレス装置の所定領域に、プリント基板３３が底部１１ｃにセットされたケース１１を設置する。なお、押圧治具５０の押圧用ピン５２ａ〜５２ｄは、プリント基板３３の押圧位置Ｐ９〜Ｐ１２に位置を合わせておく。このようなプレス装置はプレス部を降下させて、押圧治具５０の押圧用ピン５２ａ〜５２ｄの押圧部５２ａ１〜５２ｄ１をプリント基板３３の押圧位置Ｐ９〜Ｐ１２にそれぞれ当接させる。この際、上に凸に反ったプリント基板３３の押圧位置Ｐ９〜Ｐ１２は、突起部３１ｅ１〜３１ｅ４の内側である（図９を参照）。
この状態において、プレス装置によりプリント基板３３に対して押圧を行って、接着剤１８が硬化するまでその押圧を維持する。プリント基板３３は、底部１１ｃの突起部３１ｅ１〜３１ｅ４により裏面が支持されながら、突起部３１ｅ１〜３１ｅ４から内側の押圧位置Ｐ９〜Ｐ１２が押圧される。このため、プリント基板３３の反りが緩和される。この際のプレス装置による押圧は、プリント基板３３の反りが多少残る程度に押圧する。そして、プリント基板３３が押圧されることにより接着剤１８がケース１１の底部１１ｃ上で押し広げられる。このように押圧されたプリント基板３３は、その裏面側が底部１１ｃの突起部３１ｅ１〜３１ｅ４により支持されるために、プリント基板３３と底部１１ｃとの間に突起部３１ｅ１〜３１ｅ４の高さ程度の隙間が保たれる。
このため、プリント基板３３の長手方向の両端部では、図１０（Ａ）に示されるように、接着剤１８の端部がプリント基板３３の当該両端部の側面における、裏面からおもて面までの間に位置する。
また、プリント基板３３の短手方向の両端部でも、接着剤１８は、図２（Ｂ）と同様に、接着剤１８の端部がプリント基板１３の当該両端部の側面における、裏面からおもて面までの間に位置する。
この場合、接着剤１８は、プリント基板３３の端部から多少はみ出しながら、プリント基板３３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
次に、ケース１１の底部１１ｃの設置領域に設置するプリント基板３３が下に凸に反っている場合について説明する。
第１，第２の実施の形態と同様に、下に凸に反ったプリント基板３３の裏面（ケース１１の底部１１ｃと対向する側）に接着剤１８を塗布する（例えば、図１２を参照）。または、接着剤１８は、ケース１１の底部１１ｃのプリント基板３３の設置領域上に塗布してもよい。
このようなプリント基板３３を底部１１ｃの設置領域上にセットする。すると、この際、プリント基板３３の角部よりも内側の四点（図９を参照）が、底部１１ｃ上に形成された突起部３１ｅ１〜３１ｅ８のうち突起部３１ｅ５〜３１ｅ８によりそれぞれ支持される。
第１，第２の実施の形態と同様にして、押圧治具５０（図３を参照）が設置されたプレス装置の所定領域に、プリント基板３３が底部１１ｃにセットされたケース１１を設置する。なお、押圧治具５０の押圧用ピン５２ａ〜５２ｄは、プリント基板３３の押圧位置Ｐ９〜Ｐ１２に位置を合わせておく。このようなプレス装置はプレス部を降下させて、押圧治具５０の押圧用ピン５２ａ〜５２ｄの押圧部５２ａ１〜５２ｄ１をプリント基板３３の押圧位置Ｐ９〜Ｐ１２にそれぞれ当接させる。この際、下に凸に反ったプリント基板３３の押圧位置Ｐ９〜Ｐ１２は、突起部３１ｅ５〜３１ｅ８の外側である（図９を参照）。
この状態において、プレス装置によりプリント基板３３に対して押圧を行って、接着剤１８が硬化するまでその押圧を維持する。プリント基板３３は、底部１１ｃの突起部３１ｅ５〜３１ｅ８により裏面が支持されながら、突起部３１ｅ５〜３１ｅ８から外側の押圧位置Ｐ９〜Ｐ１２が押圧される。このため、プリント基板３３の反りが緩和される。そして、プリント基板３３が押圧されることにより接着剤１８がケース１１の底部１１ｃ上で押し広げられる。このように押圧されたプリント基板３３は、その裏面側が底部１１ｃの突起部３１ｅ５〜３１ｅ８により支持されるために、プリント基板３３と底部１１ｃとの間に突起部３１ｅ５〜３１ｅ８の高さ程度の隙間が保たれる。
このため、プリント基板３３の長手方向の両端部では、図１０（Ｂ）に示されるように、接着剤１８の端部がプリント基板３３の当該両端部の側面における、裏面からおもて面までの間に位置する。
また、プリント基板３３の短手方向の両端部でも、接着剤１８は、図７（Ｂ）と同様に、側面における、裏面からおもて面までの間に位置する。
この場合でも、接着剤１８は、プリント基板３３の端部から多少はみ出しながら、プリント基板３３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
上記半導体装置１０ｆは、平面視で矩形状のプリント基板３３と、プリント基板３３が接着剤１８を介して設置される設置領域上の形成位置Ｆ９〜Ｆ１６に、プリント基板３３を裏面側から支持して設置領域と裏面との間に所定間隔の間隙を維持する突起部３１ｅ１〜３１ｅ８が形成されたケース１１とを有している。
これにより、プリント基板３３が上に凸に反っている場合、裏面に接着剤１８が塗布されたプリント基板３３をケース１１の底部１１ｃ側に押圧すると、プリント基板３３は底部１１ｃに形成された突起部３１ｅ１〜３１ｅ８のうち外側の突起部３１ｅ１〜３１ｅ４から裏面が支持される。また、プリント基板３３が下に凸に反っている場合、裏面に接着剤１８が塗布されたプリント基板３３をケース１１の底部１１ｃ側に押圧すると、プリント基板３３は底部１１ｃに形成された突起部３１ｅ１〜３１ｅ８のうち内側の突起部３１ｅ５〜３１ｅ８から裏面が支持される。
このため、プリント基板３３と底部１１ｃとの間隙が維持されて、プリント基板３３により押圧される接着剤１８がプリント基板１３の裏面全面に広がる。また、接着剤１８がプリント基板１３の裏面からの広がり過ぎがなくなる。この結果、プリント基板３３の長手方向及び短手方向のそれぞれの両端部では、接着剤１８の端部がプリント基板１３のそれぞれの当該両端部側面において、裏面からおもて面までの間に位置する。そのため、プリント基板３３の短手方向の両端部からはみ出した接着剤１８は、プリント基板３３のおもて面、内部接続端子１２ａ２〜１２ｇ２上、並びにセラミック回路基板１５のおもて面に回り込まない。
したがって、半導体装置１０ｆは、プリント基板３３と底部１１ｃとの未接合箇所が無くなり、また、プリント基板３３と底部１１ｃとの間隙の接着剤１８の接着力が保たれる高さが維持されるため、プリント基板３３の底部１１ｃからの剥離が防止される。さらに、プリント基板３３のおもて面、セラミック回路基板１５のおもて面及び内部接続端子１２ａ２〜１２ｇ２上の接着剤１８による損傷が抑制される。これらにより、半導体装置１０ｆの信頼性の低下が抑制される。
なお、第１の実施の形態では、プリント基板１３が上に凸に反っている場合に、図５（Ｂ）が適用されることを説明した。これに加えて、図５（Ｂ）は、図１０（Ｂ）の場合と同様にして、プリント基板１３が下に凸に反っている場合にも適用することができる。
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ 半導体装置
１１ ケース
１１ａ 枠部
１１ｂ 端子台
１１ｃ 底部
１１ｄ 開口部
１１ｅ，１１ｅ１，１１ｅ２，１１ｅ３，１１ｅ４，１１ｅ５，１１ｅ６，１１ｅ７，１１ｅ８，１１ｅ９，２１ｅ，２１ｅ１，２１ｅ２，２１ｅ３，２１ｅ４，２１ｅ５，２１ｅ６，２１ｅ７，３１ｅ１，３１ｅ２，３１ｅ３，３１ｅ４，３１ｅ５，３１ｅ６，３１ｅ７，３１ｅ８ 突起部
１２ａ１，１２ｂ１，１２ｃ１，１２ｄ１，１２ｅ１，１２ｆ１，１２ｇ１ 外部接続端子
１２ａ２，１２ｂ２，１２ｃ２，１２ｄ２，１２ｅ２，１２ｆ２，１２ｇ２ 内部接続端子
１３，２３，３３ プリント基板
１３ａ，２３ａ 設置領域
１５ セラミック回路基板
１５ａ 絶縁板
１５ｂ１，１５ｂ２、１５ｂ３，１５ｂ４，１５ｂ５，１５ｂ６ 導電パターン
１６ａ，１６ｂ 半導体素子
１７ 金属ベース板
１８ 接着剤
５０ 押圧治具
５１ ピン固定部
５２ａ，５２ｂ，５２ｃ，５２ｄ 押圧用ピン
５２ａ１，５２ｂ１，５２ｃ１，５２ｄ１ 押圧部
５３ａ，５３ｂ 取り付け部

Claims (15)

  1. 平面視で矩形状のプリント基板と、
    前記プリント基板が接着剤からなる接合部材を介して設置される設置領域上に、前記プリント基板を裏面側から支持して前記設置領域と前記裏面との間に間隙を維持する少なくとも１つの突起部が形成されたケースと、
    を有する半導体装置。
  2. 前記突起部は、前記設置領域の前記プリント基板の角部にそれぞれ対向している、
    請求項１に記載の半導体装置。
  3. 前記突起部は、さらに、前記設置領域の前記プリント基板の中心部に対向している、
    請求項２に記載の半導体装置。
  4. 前記突起部は、さらに、前記設置領域の前記プリント基板の前記角部からそれぞれ前記プリント基板の長手方向内側に離れて対向している、
    請求項２に記載の半導体装置。
  5. 前記突起部は、前記設置領域の前記プリント基板の長辺の中心を通って前記長辺に直交する方向の線に沿って少なくとも１箇所に存在する、
    請求項１に記載の半導体装置。
  6. 前記プリント基板は、上に凸に反っている、
    請求項２乃至４のいずれかに記載の半導体装置。
  7. 前記プリント基板は、下に凸に反っている、
    請求項２または５に記載の半導体装置。
  8. 前記突起部は、前記設置領域に対して垂直方向の断面が方形状または台形状である、
    請求項１に記載の半導体装置。
  9. 前記突起部は、前記設置領域に対して水平方向の断面が円形状、楕円形状または方形状である、
    請求項８に記載の半導体装置。
  10. 前記突起部の高さは、０．０８ｍｍ以上、０．１５ｍｍ以下である、
    請求項９に記載の半導体装置。
  11. 前記突起部の幅は、０．５ｍｍ以上、１．５ｍｍ以下である、
    請求項１０に記載の半導体装置。
  12. 上に凸に反った、平面視で矩形状のプリント基板を用意する工程と、
    前記プリント基板が設置される設置領域の前記プリント基板のそれぞれの角部に対向する位置にそれぞれ形成されている４つの突起部を備えるケースを用意する工程と、
    接着剤からなる接合部材を介して前記プリント基板を前記設置領域に配置する工程と、
    前記プリント基板のおもて面の前記突起部よりも内側の４つ押圧位置を同時に押圧して、前記接合部材が硬化するまで維持する工程と、
    を有する半導体装置の製造方法。
  13. 下に凸に反った、平面視で矩形状のプリント基板を用意する工程と、
    前記プリント基板が設置される設置領域の前記プリント基板のそれぞれの角部よりも内側の対向する位置に形成されている少なくとも１つの突起部を備えるケースを用意する工程と、
    接着剤からなる接合部材を介して前記プリント基板を前記設置領域に配置する工程と、
    前記プリント基板のおもて面の前記角部をそれぞれ同時に押圧して、前記接合部材が硬化するまで維持する工程と、
    を有する半導体装置の製造方法。
  14. 前記所定位置は、前記設置領域の前記プリント基板の前記角部からそれぞれ前記プリント基板の長手方向内側に所定の距離、離れて対向している、
    請求項１３に記載の半導体装置の製造方法。
  15. 前記所定位置は、前記設置領域の、前記プリント基板の長辺の中心を通って前記長辺に直交する方向の線に沿って少なくとも１箇所に存在する、
    請求項１３に記載の半導体装置の製造方法。
JP2017082469A 2017-04-19 2017-04-19 半導体装置及び半導体装置の製造方法 Active JP6981033B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017082469A JP6981033B2 (ja) 2017-04-19 2017-04-19 半導体装置及び半導体装置の製造方法
CN201810165700.4A CN108735722B (zh) 2017-04-19 2018-02-28 半导体装置及半导体装置的制造方法
US15/908,402 US10658253B2 (en) 2017-04-19 2018-02-28 Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017082469A JP6981033B2 (ja) 2017-04-19 2017-04-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018182174A true JP2018182174A (ja) 2018-11-15
JP6981033B2 JP6981033B2 (ja) 2021-12-15

Family

ID=63854099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017082469A Active JP6981033B2 (ja) 2017-04-19 2017-04-19 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10658253B2 (ja)
JP (1) JP6981033B2 (ja)
CN (1) CN108735722B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658151B2 (en) 2020-09-25 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
JP2000133769A (ja) * 1998-10-23 2000-05-12 Fuji Electric Co Ltd パワー半導体装置およびその組立方法
JP2006166604A (ja) * 2004-12-08 2006-06-22 Mitsubishi Electric Corp 電力変換装置
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4951989B2 (ja) * 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5279345B2 (ja) * 2008-05-27 2013-09-04 三菱電機株式会社 電力変換装置の収納構造
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
JP6119313B2 (ja) * 2013-03-08 2017-04-26 富士電機株式会社 半導体装置
JP6205892B2 (ja) * 2013-06-25 2017-10-04 富士通株式会社 バックアップピンの設置方法およびプリント基板ユニットの製造方法
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
JP2000133769A (ja) * 1998-10-23 2000-05-12 Fuji Electric Co Ltd パワー半導体装置およびその組立方法
JP2006166604A (ja) * 2004-12-08 2006-06-22 Mitsubishi Electric Corp 電力変換装置
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658151B2 (en) 2020-09-25 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20180308775A1 (en) 2018-10-25
CN108735722A (zh) 2018-11-02
JP6981033B2 (ja) 2021-12-15
CN108735722B (zh) 2024-01-16
US10658253B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP2019040971A (ja) 半導体装置
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015005681A (ja) 半導体装置及びその製造方法
CN111341731A (zh) 半导体装置
JP2017123360A (ja) 半導体モジュール
CN112185910A (zh) 半导体模块、半导体装置以及半导体模块的制造方法
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
US11658151B2 (en) Semiconductor device
JP2020087966A (ja) 半導体モジュールおよびそれを用いた半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
WO2022044541A1 (ja) 半導体装置
US10971414B2 (en) Semiconductor device
WO2023017707A1 (ja) 半導体装置
JPH08181168A (ja) 半導体装置
JP2023057597A (ja) 半導体モジュール
JP2022020969A (ja) 半導体装置
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
CN116368619A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210901

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R150 Certificate of patent or registration of utility model

Ref document number: 6981033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150