CN116137231A - 半导体装置的制造方法以及治具组 - Google Patents

半导体装置的制造方法以及治具组 Download PDF

Info

Publication number
CN116137231A
CN116137231A CN202211191615.8A CN202211191615A CN116137231A CN 116137231 A CN116137231 A CN 116137231A CN 202211191615 A CN202211191615 A CN 202211191615A CN 116137231 A CN116137231 A CN 116137231A
Authority
CN
China
Prior art keywords
jig
pressing
manufacturing
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211191615.8A
Other languages
English (en)
Inventor
石川学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116137231A publication Critical patent/CN116137231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7755—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种抑制发生电气缺陷的半导体装置的制造方法以及治具组。将贯通有引线框架开口部的引线框架定位治具(13)以在俯视时引线框架开口部与引线框架的接合部(5a)对应的方式与绝缘电路基板相对地配置。接下来，将呈柱状且在前端具备按压面(15a1)的按压治具(15)插通于引线框架开口部，通过按压面(15a1)将引线框架的接合部(5a)向绝缘电路基板侧按压。这样，半导体芯片(4)隔着引线框架的接合部(5a)被按压治具(15)按压。在为了使接合部件(7b)、(7c)接合而进行加热时，即使半导体芯片(4)由于与绝缘电路基板的热膨胀系数之差而发生翘曲，也被按压治具(15)按压，翘曲被矫正。

Description

半导体装置的制造方法以及治具组
技术领域
本发明涉及半导体装置的制造方法以及治具组。
背景技术
半导体装置包括功率器件，并被用作电力转换装置。功率器件包括半导体芯片。半导体芯片例如是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)。这样的半导体装置至少包括半导体模块和接合有该半导体模块的散热板。半导体模块可以包括半导体芯片、接合有该半导体芯片的绝缘电路基板以及接合于该半导体芯片的引线框架。在制造这样的半导体装置时，使用用于将半导体模块接合于散热板的预定区域的定位治具。进而，在这样的定位治具上配置重物(weight)。
应予说明，作为在制造中利用治具的例子，可举出以下例子。例如，对基底钢进行定位并将其配置于托盘的凹部，在该凹部内且在基底钢上配置形成有第一开孔部的第一治具。在第一开孔内在被定位的基底钢上依次层叠并配置焊料和基板。在第一开孔部内进一步嵌合形成有第二开孔部的第二治具，在第二开孔部在被定位的基板上依次层叠焊料和芯片，在第二开孔部嵌合重物(例如，参照专利文献1)。
此外，从金属块突出的引线端子的两端部被设置在治具的底座上，金属块的侧部被治具的一对夹持部件的下部固定。由此，引线端子被固定于预先确定的高度位置(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2012-238638号公报
专利文献2：日本特开2014-187245号公报
发明内容
技术问题
然而，在利用焊料将半导体模块接合于散热板时，进行加热而使焊料熔融。此时，由于绝缘电路基板、半导体芯片和引线框架的热膨胀系数不同，因此有时在半导体芯片产生翘曲。如果在半导体芯片产生了翘曲的状态下接合引线框架，则将半导体芯片与引线框架接合的焊料的厚度变得不均匀。于是，即使半导体芯片与引线框架电连接，有时也会在半导体芯片产生电气缺陷，导致半导体装置的可靠性降低。
本发明是鉴于这样的问题而完成的，其目的在于提供一种抑制了电气缺陷的产生的半导体装置的制造方法以及治具组。
技术方案
根据本发明的一个观点，提供一种半导体装置的制造方法，包括：准备工序，准备导电板、隔着第一接合材料配置于所述导电板的半导体芯片、以及包括接合部的连接端子，所述接合部隔着第二接合材料进一步配置在所述半导体芯片上；第一治具配置工序，将贯通有第一引导孔的第一引导治具以在俯视时所述第一引导孔与所述接合部对应的方式与所述导电板相对地配置；以及第一按压工序，将呈柱状且在下端部具备按压部的按压治具插通于所述第一引导孔，通过所述按压部将所述连接端子的所述接合部向所述导电板侧按压。
此外，根据本发明的一个观点，提供一种在上述的半导体装置的制造方法中使用的治具组。
技术效果
上述的半导体装置的制造方法以及治具组能够制造抑制发生电气缺陷的防止了可靠性降低的半导体装置。
附图说明
图1是第一实施方式的半导体装置的侧视图。
图2是第一实施方式的半导体装置的制造方法的流程图。
图3是第一实施方式的半导体装置的制造方法中包含的半导体单元制造工序的流程图。
图4是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的绝缘电路基板的设置工序的剖视图。
图5是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的绝缘电路基板的设置工序的俯视图。
图6是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的半导体芯片的设置工序的剖视图。
图7是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的半导体芯片的设置工序的俯视图。
图8是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的引线框架的设置工序的剖视图。
图9是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的引线框架的设置工序的俯视图。
图10是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的按压治具的设置工序的剖视图。
图11是表示参考例的半导体装置的制造方法的半导体单元制造工序的剖视图。
图12是第一实施方式的半导体装置的制造方法中包含的接合工序的流程图。
图13是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的设置工序的剖视图。
图14是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的设置工序的俯视图。
图15是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的固定工序的剖视图。
图16是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的固定工序的俯视图。
图17是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的剖视图(其1)。
图18是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的俯视图(其1)。
图19是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的剖视图(其2)。
图20是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的俯视图(其2)。
图21是表示第一实施方式的半导体装置的制造方法的接合工序中包含的间隔件治具的设置工序的剖视图。
图22是表示第一实施方式的半导体装置的制造方法的接合工序中包含的间隔件治具的设置工序的俯视图。
图23是表示第一实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图。
图24是表示第一实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的俯视图。
图25是表示第一实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图。
图26是表示第一实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的俯视图。
图27是表示第二实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图。
图28是表示第二实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图。
图29是表示第二实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的俯视图。
图30是第三实施方式的半导体装置的俯视图。
图31是第三实施方式的半导体装置中包含的半导体单元的立体图。
图32是表示第三实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图。
图33是表示第三实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的俯视图。
图34是表示第三实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图。
符号说明
1、30：半导体装置
2：半导体单元
3：绝缘电路基板
3a：绝缘板
3b：电路图案(导电板)
3c：金属板
4、4a1、4a2、4b1、4b2：半导体芯片
5、50a、50b：引线框架
5a、50a1、50a2、50b1、50b2：接合部
5b、50a3、50b3：布线部
6：散热板
6a：固定槽
7a、7b、7c：接合部件
10：制造治具组
11：基板固定治具
11a：框部
11b：固定区域
11c：底部
12：芯片定位治具
12a：芯片框部
12b：固定部
12c：芯片开口部
13：引线框架定位治具
13a：引线框架框部
13c：引线框架开口部
13c1：引线框架内壁部
15：按压治具
15a：按压主体部
15a1：按压面
15b：卡止部
15c：覆盖部
20：接合治具组
21：基底治具
21a：凹陷部
21b：固定部件
22：固定治具
22a：第一框部
22a1：第一内壁部
22b：第一突出部
22b1：突出内壁部
22c：第一开口区域
23：单元定位治具
23a：第二框部
23a1：第二内壁部
23b：第二突出部
23c：第二开口区域
24：间隔件治具
24a：第三框部
24a1：第三内壁部
24b：定位固定部
24c：引导部
24c1：引导内壁部
24d：间隔件开口部
25：重物
25a：主体部
25b：引导孔
25b1：引导内壁部
40：壳体
41：框部
41a、41b：框部短边
41c、41d：框部长边
42：收纳部
43：P端子
44：N端子
45：M端子
46a、46b：控制端子
58：导线
具体实施方式
以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”在图1的半导体装置1中表示朝向上侧(+Z方向)的X-Y面。同样地，“上”在图1的半导体装置1中表示上侧(+Z方向)的方向。“背面”以及“下表面”在图1的半导体装置1中表示朝向下侧(-Z方向)的X-Y面。同样地，“下”在图1的半导体装置1中表示下侧(-Z方向)的方向。根据需要，在其他附图中也意味着相同的方向性。“高位”在图1的半导体装置1中表示上侧(+Z侧)的位置。同样地，“低位”在图1的半导体装置1中表示下侧(-Z侧)的位置。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只不过是确定相对的位置关系的方便的表述，并不限定本发明的技术思想。例如，“上”和“下”不一定意味着相对于地面的铅垂方向。即，“上”和“下”的方向并不限定于重力方向。此外，在以下的说明中，“主要成分”表示含有80vol％以上的情况。
此外，在以下的实施方式的说明中使用的附图中，有时对第一次出现的构成部件标注附图标记，并在之后的附图中省略该构成部件的附图标记。在省略的情况下，可以参照第一次出现的附图。
[第一实施方式]
利用图1对第一实施方式的半导体装置1进行说明。图1是第一实施方式的半导体装置的侧视图。半导体装置1至少包括散热板6和半导体单元2。应予说明，半导体装置1也可以在散热板6上设置包围半导体单元2的壳体。在该情况下，壳体内的半导体单元2被密封部件密封，引线框架5向铅垂上方延伸。或者，半导体装置1也可以以使散热板6的背面露出的方式利用密封部件对散热板6上的半导体单元2进行密封，引线框架5向铅垂上方延伸。在此，示出了半导体装置1的最小结构。
散热板6在俯视时呈矩形状。散热板6的角部可以被进行R倒角、C倒角。也可以在散热板6的背面形成有固定槽6a。关于固定槽6a，将在后面叙述(图13)。这样的散热板6由导热性优异的金属构成。该金属例如是铝、铁、银、铜或至少包含它们中的一种的合金。为了提高耐腐蚀性，也可以对散热板6的表面进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。在散热板6的正面的中央部隔着接合部件7a配置有半导体单元2。应予说明，在本实施方式中，列举了对散热板6配置一个半导体单元2的情况的例子。不限于该情况，半导体单元2也可以是多个。在为多个的情况下，半导体单元2可以配置成一列，也可以根据半导体单元2的个数，将半导体单元配置成n行、m列。
半导体单元2还隔着接合部件7b、7c依次层叠有绝缘电路基板3、半导体芯片4和引线框架5。应予说明，接合部件7b、7c由与接合部件7a相同的组成构成。
绝缘电路基板3在俯视时为矩形状。绝缘电路基板3具有：绝缘板3a、形成于绝缘板3a的正面的电路图案3b、以及形成于绝缘板3a的背面的金属板3c。电路图案3b和金属板3c的外形在俯视时比绝缘板3a的外形小，形成于绝缘板3a的内侧。应予说明，电路图案3b的形状、个数是一个例子。
绝缘板3a在俯视时呈矩形状。此外，绝缘板3a的角部也可以被进行C倒角或R倒角。这样的绝缘板3a由导热性良好的陶瓷构成。陶瓷例如由以氧化铝、氮化铝或氮化硅为主要成分的材料构成。此外，绝缘板3a的厚度为0.2mm以上且2.0mm以下。
电路图案3b遍及绝缘板3a的除边缘部以外的整个面而形成。优选在俯视时，电路图案3b的面向绝缘板3a的外周的端部与金属板3c的靠绝缘板3a的外周侧的端部重叠。因此，绝缘电路基板3维持与绝缘板3a的背面的金属板3c的应力平衡。抑制绝缘板3a的过度的翘曲、破裂等损伤。此外，电路图案3b的厚度为0.1mm以上且2.0mm以下。电路图案3b由导电性优异的金属构成。这样的金属例如是铜、铝或至少包含它们中的一种的合金。此外，为了提高耐腐蚀性，也可以对电路图案3b的正面进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。应予说明，电路图案3b通过在绝缘板3a的正面形成金属层并对该金属层进行蚀刻等处理而得到。或者，也可以使预先从金属板切出的电路图案3b压接于绝缘板3a的正面。应予说明，电路图案3b是一个例子。也可以根据需要适当选择电路图案的个数、形状、大小等。
金属板3c在俯视时呈矩形状。此外，角部例如也可以被进行C倒角或R倒角。金属板3c的尺寸比绝缘板3a的尺寸小，形成于绝缘板3a的除边缘部以外的背面整个面。金属板3c以导热性优异的金属为主要成分而构成。金属例如为铜、铝或至少包含它们中的一种的合金。此外，金属板3c的厚度为0.1mm以上且2.0mm以下。为了提高金属板的耐腐蚀性，也可以进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。
作为具有这样的结构的绝缘电路基板3，例如也可以使用DCB(Direct CopperBonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。绝缘电路基板3使在后述的半导体芯片4产生的热经由电路图案3b、绝缘板3a以及金属板3c传导到绝缘电路基板3的背面侧而进行散热。这样的绝缘电路基板3通过接合部件7a与散热板6接合。
接合部件7a使用无铅焊料。无铅焊料例如以由锡-银-铜构成的合金、由锡-锌-铋构成的合金、由锡-铜构成的合金、由锡-银-铟-铋构成的合金中的至少任一合金为主要成分。另外，在接合部件7a中也可以包含添加物。添加物例如为镍、锗、钴或硅。接合部件7a通过包含添加物，从而润湿性、光泽、结合强度得到提高，能够实现可靠性的提高。
半导体芯片4以硅、碳化硅或氮化镓为主要成分而构成。半导体芯片4包括开关元件或二极管元件。开关元件例如是IGBT、功率MOSFET。在半导体芯片4为IGBT的情况下，分别在背面具备集电电极作为主电极，在正面具备栅电极和作为主电极的发射电极。在半导体芯片4为功率MOSFET的情况下，分别在背面具备漏电极作为主电极，在正面具备栅电极和作为主电极的源电极。二极管元件例如是SBD(Schottky Barrier Diode：肖特基势垒二极管)、PiN(P-intrinsic-N：P-本征-N)二极管等FWD(Free Wheeling Diode:续流二极管)。这样的半导体芯片4分别在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。
或者，半导体芯片4也可以是RC(Reverse Conducting：逆导)-IGBT。RC-IGBT是在一个芯片内构成作为开关元件的IGBT以及作为二极管元件的FWD而成的。这样的半导体芯片4例如分别在背面具备集电电极(正极电极)以及阳极电极作为主电极，在正面具备栅电极作为控制电极，并具备发射电极(负极电极)以及阴极电极作为主电极。
半导体芯片4的背面侧通过接合部件7b接合在电路图案3b上。接合部件7b与接合部件7a同样地是无铅焊料，可以由与接合部件7a同样的组成构成。或者，接合部件7b也可以使用包括纳米微小金属粒子的接合材料(微小金属粒子烧结体)。微小金属粒子例如为银粒子的烧结体。微小金属粒子烧结体有纳米粒子烧结体和微米粒子烧结体。纳米粒子烧结体是指平均粒径为约1nm以上且200nm以下的金属粒子群被烧结，处于粒子间结合而相连的状态的多孔质金属体。微米粒子烧结体是指平均粒径为约1nm以上且10μm以下的金属粒子群被烧结，处于粒子间结合而相连的状态的多孔质金属体。此外，有纳米粒子与微米粒子混合而成的混合粒子烧结体等。应予说明，烧结前的接合材料(微小金属烧结体接合材料)有利用有机物覆盖金属粒子表面来防止凝聚、提高在溶剂中的分散性并糊化的接合材料，作为金属粒子将氧化银和具有还原作用的还原溶剂制成糊状的接合材料等。接合部件7b的厚度(加热接合前)能够设为0.05mm以上且0.30mm以下。特别优选为0.10mm以上且0.20mm以下。如果为该范围，则满足接合强度，飞散也不多，热阻也得到抑制。此外，半导体芯片4的厚度例如为180μm以上且220μm以下，平均为200μm左右。
引线框架5例如是将半导体芯片4(特别是正面的主电极)以及电路图案3b与外部端子等电连接的布线部件。应予说明，在本实施方式中，示出引线框架5接合于半导体芯片4的情况。引线框架5包括接合部5a和布线部5b。接合部5a和布线部5b分别呈平板状，例如在侧视时呈L字状地进行连接。
引线框架5由导电性优异的材质构成。作为这样的材质，例如由铜、铝或至少包含它们中的一种的合金等构成。引线框架5的厚度优选为0.20mm以上且4.00mm以下，更优选为0.50mm以上且1.50mm以下。此外，为了提高耐腐蚀性，例如也可以通过镀覆处理在引线框架5的表面形成镀覆材料。此时的镀覆材料例如可以是镍、镍合金。应予说明，本实施方式的引线框架5的形状是一个例子。此外，引线框架5的背面侧也通过接合部件7c接合在预定的半导体芯片4上。接合部件7c与接合部件7a同样地是无铅焊料，也可以由与接合部件7a同样的组成构成。
接下来，利用图2对这样的半导体装置1的制造方法进行说明。图2是第一实施方式的半导体装置的制造方法的流程图。首先，进行准备半导体装置1所需的部件的准备工序(步骤S10)。作为所需的部件的一个例子，可以列举半导体芯片4、绝缘电路基板3、引线框架5、散热板6。另外，例如也可以准备壳体、密封部件等。
接下来，进行使半导体芯片4接合于所准备的绝缘电路基板3，进而使引线框架5接合于半导体芯片4而制造半导体单元2的半导体单元制造工序(步骤S11)。在此，在半导体单元制造工序中，通过接合部件7b、7c将绝缘电路基板3、半导体芯片4以及引线框架5分别接合。关于该半导体单元制造工序的详细情况在后面叙述。接下来，进行将如此制造出的半导体单元2与散热板6接合的接合工序(步骤S12)。应予说明，关于接合工序的详细情况在后面叙述。
接下来，进行将如此接合的散热板6以及半导体单元2容纳于壳体的容纳工序(步骤S13)。接下来，进行通过键合线对容纳于壳体的半导体单元2的半导体芯片4和绝缘电路基板3进行电连接并布线的布线工序(步骤S14)。应予说明，也可以在先进行了布线工序后，进行容纳工序。最后，进行利用密封部件对容纳于壳体的散热板6上的半导体单元2进行密封的密封工序(步骤S15)。通过上述操作，得到图1所示的半导体装置1(不包括键合线、密封部件、壳体)。
接下来，利用图3对图2的流程图的步骤S11的半导体单元制造工序进行说明。图3是第一实施方式的半导体装置的制造方法中包含的半导体单元制造工序的流程图。
首先，进行将绝缘电路基板3设置于基板固定治具11的设置工序(步骤S11a)。利用图4及图5对步骤S11a进行说明。图4是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的绝缘电路基板的设置工序的剖视图，图5是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的绝缘电路基板的设置工序的俯视图。应予说明，图4是图5的单点划线Y-Y处的剖视图。
基板固定治具11是用于将绝缘电路基板3配置并固定于预定的位置的治具。基板固定治具11包括框部11a和底部11c。底部11c呈平板状，并被构成为在俯视时比绝缘电路基板3的面积大。框部11a一体地形成于底部11c的正面。框部11a在俯视时包围固定区域11b，该固定区域11b被形成为与绝缘电路基板3的形状(矩形状)对应的凹状。固定区域11b的高度优选与绝缘电路基板3的高度大致相等。
如图4及图5所示，绝缘电路基板3设置于基板固定治具11的固定区域11b。由此，抑制绝缘电路基板3向X方向及Y方向(水平方向)的位置偏移。此外，此时，基板固定治具11的框部11a的上表面与绝缘电路基板3的上表面(电路图案3b的上表面)形成同一平面。由此，在框部11a及绝缘电路基板3上适当地配置后述的芯片定位治具12。
接下来，进行将半导体芯片4设置于绝缘电路基板3的设置工序(步骤S11b)。利用图6及图7对步骤S11b进行说明。图6是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的半导体芯片的设置工序的剖视图，图7是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的半导体芯片的设置工序的俯视图。应予说明，图6是图7的单点划线Y-Y处的剖视图。
在步骤S11a的基板固定治具11及绝缘电路基板3上设置芯片定位治具12。芯片定位治具12包括芯片框部12a和固定部12b，该芯片框部12a包括芯片开口部12c。芯片框部12a呈平板状。芯片框部12a在将芯片定位治具12相对于基板固定治具11配置时与绝缘电路基板3的半导体芯片4的搭载位置相对地形成有芯片开口部12c。
固定部12b形成于芯片框部12a的背面。固定部12b的剖面形成为凸状，以便在将芯片定位治具12相对于基板固定治具11配置时嵌入基板固定治具11的框部11a与电路图案3b之间的间隙。固定部12b以嵌合于绝缘电路基板3的电路图案3b的外侧与框部11a之间的方式呈环状地连续形成于芯片框部12a的背面。
将这样的芯片定位治具12搭载于基板固定治具11及绝缘电路基板3上，如图6及图7所示，通过芯片开口部12c，将半导体芯片4隔着接合部件7b设置于绝缘电路基板3(电路图案3b)上。由于该芯片定位治具12的芯片开口部12c，半导体芯片4的水平方向(X方向及Y方向)的移动(偏移)相对于在绝缘电路基板3搭载半导体芯片4的搭载方向(+Z方向)受到限制。此时，芯片开口部12c的端部与半导体芯片4的端部的间隙优选为0.30mm以上且1.00mm以下。
此外，芯片定位治具12(芯片框部12a)的背面以覆盖电路图案3b的除配置有半导体芯片4的搭载区域以外的区域(保护区域)的方式配置。通过芯片定位治具12覆盖电路图案3b的保护区域，从而能够抑制将电路图案3b与半导体芯片4接合的接合部件7b的飞散。
接下来，进行将引线框架5设置于半导体芯片4的设置工序(步骤S11c)。利用图8及图9对步骤S11c进行说明。图8是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的引线框架的设置工序的剖视图，图9是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的引线框架的设置工序的俯视图。应予说明，图8是图9的单点划线Y-Y处的剖视图。
将也作为引导治具的引线框架定位治具13配置在芯片定位治具12上。引线框架定位治具13也可以是重物。引线框架定位治具13包括引线框架框部13a，该引线框架框部13a包括作为引导孔发挥功能的引线框架开口部13c。引线框架框部13a呈平板状。引线框架框部13a形成有引线框架开口部13c。引线框架开口部13c在将引线框架定位治具13相对于芯片定位治具12配置时与半导体芯片4的主电极的引线框架5的搭载位置相对。引线框架开口部13c在俯视时呈例如矩形状。这样的引线框架开口部13c的四周被引线框架内壁部13c1包围。因此，引线框架定位治具13在俯视时覆盖引线框架5以外的部分。此外，引线框架定位治具13可以是在俯视时能够配置在芯片定位治具12上的尺寸。通过这样的引线框架定位治具13的引线框架开口部13c，隔着接合部件7c而在半导体芯片4上配置引线框架5的接合部5a。
接下来，进行将按压治具15设置于引线框架定位治具13的引线框架开口部13c的设置工序(步骤S11d)。利用图10对步骤S11d进行说明。图10是表示第一实施方式的半导体装置的制造方法的半导体单元制造工序中包含的按压治具的设置工序的剖视图。应予说明，图10是与图8对应的剖视图。
将按压治具15插入并设置在引线框架定位治具13的引线框架开口部13c。按压治具15包括按压主体部15a和卡止部15b。按压主体部15a呈柱状。按压主体部15a只要在俯视时与引线框架开口部13c的形状对应即可，根据引线框架开口部13c的形状，可以是棱柱状，也可以是圆柱状。在这样的按压主体部15a的前端具备按压面15a1，该按压面15a1是如果设置按压治具15则与引线框架5的接合部5a的正面抵接的按压部。如图10所示，作为按压部的按压面15a1呈与接合部5a的正面平行的平面状。按压主体部15a的前端只要具备按压面15a1即可，也可以是与按压主体部15a的延伸方向垂直地将尖塔状的前端部切断而成的形状(剖面尖塔状)。或者，按压部也可以不包括平面，也可以是半圆球状。此外，按压主体部15a在比按压面15a1靠上方的位置形成有卡止部15b。卡止部15b沿着按压主体部15a的与按压面15a1相反一侧的端部的外周部呈环状地连续地形成。如果将按压治具15设置于引线框架开口部13c，则卡止部15b卡止于引线框架开口部13c。卡止部15b只要防止按压治具15过度落入即可，也可以不沿着按压主体部15a的与按压面15a1相反一侧的端部的外周部呈环状地连续地形成。也可以呈环状地不连续地形成。
如果将这样的按压治具15设置于引线框架开口部13c，则按压面15a1与引线框架5的接合部5a的正面抵接。按压治具15利用自重通过按压面15a1将接合部5a向绝缘电路基板3侧按压。但是，按压治具15通过卡止部15b抑制对接合部5a的过度按压。因此，防止对半导体芯片4的正面的主电极的损伤。
这样，由基板固定治具11、芯片定位治具12、引线框架定位治具13以及按压治具15构成制造治具组10。制造治具组10的基板固定治具11、芯片定位治具12、引线框架定位治具13可以由耐热性优异的材质构成。这样的材质例如为碳。
接下来，进行接合工序(步骤S11e)。在通过按压治具15将引线框架5的接合部5a向绝缘电路基板3侧按压的状态下进行加热。由此，接合部件7b、7c熔融。此外，半导体芯片4由于与绝缘电路基板3的热膨胀系数之差而发生翘曲。此时，半导体芯片4隔着接合部5a被按压治具15按压，半导体芯片4的翘曲被矫正。
应予说明，此时，绝缘电路基板3被基板固定治具11抑制向X方向及Y方向的位置偏移，并被芯片定位治具12抑制向Z方向的位置偏移。此外，半导体芯片4被芯片定位治具12抑制向X方向及Y方向的位置偏移。进一步地，半导体芯片4以及引线框架5被按压治具15抑制向Z方向的位置偏移。
而且，电路图案3b、半导体芯片4以及接合部5a大致平行。因此，绝缘电路基板3与半导体芯片4之间的接合部件7b和半导体芯片4与接合部5a之间的接合部件7c的厚度被维持为大致均匀。如果熔融的接合部件7b、7c固化，则绝缘电路基板3、半导体芯片4、引线框架5的接合部5a通过接合部件7b、7c而分别接合。接合部件7b、7c的厚度也是均匀的。因此，半导体芯片4与引线框架5适当地进行连接。在这样的半导体芯片4与引线框架5之间实现稳定的电接合，抑制发生电气不良。应予说明，此时，按压治具15通过卡止部15b来抑制对半导体芯片4的过度按压。因此，防止在半导体芯片4的主电极产生的损伤。
如果进行了以上图2的流程图的步骤S11的半导体单元制造工序，则依次取下按压治具15、引线框架定位治具13、芯片定位治具12，并去掉基板固定治具11。其结果，得到半导体单元2。
在此，作为参考例，利用图11对不使用按压治具15的接合工序进行说明。图11是表示参考例的半导体装置的制造方法的半导体单元制造工序的剖视图。应予说明，图11表示在图10中除去按压治具15的情况。
在该情况下，若与上述的步骤S11e同样地进行加热，则接合部件7b、7c熔融。此外，如上所述，半导体芯片4由于与绝缘电路基板3的热膨胀系数之差而发生翘曲。在该状态下，若熔融的接合部件7b、7c固化，则如图11所示，接合部件7b、7c的厚度根据半导体芯片4的翘曲而变得不均匀。在如此进行接合的半导体芯片4与引线框架5之间无法实现稳定的电接合，有可能发生电气不良。
在第一实施方式中，半导体芯片4隔着接合部5a被按压治具15按压，绝缘电路基板3与半导体芯片4之间的接合部件7b和半导体芯片4与接合部5a之间的接合部件7c的厚度被维持为大致均匀。在该状态下将接合部件7b、7c固化，从而将半导体芯片4与引线框架5适当地机械连接且电连接。
接下来，利用图12对图2的流程图的步骤S12的接合工序进行说明。图12是第一实施方式的半导体装置的制造方法中包含的接合工序的流程图。
首先，进行将散热板6设置于基底治具21的设置工序(步骤S12a)。利用图13及图14对步骤S12a进行说明。图13是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的设置工序的剖视图，图14是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的设置工序的俯视图。图13是图14的单点划线Y-Y处的剖视图。此外，在图14中，用虚线表示固定部件21b的位置。
基底治具21是用于对配置于预定的位置的散热板6进行固定的治具。基底治具21呈平板状，并被构成为在俯视时比散热板6的面积大。基底治具21可以在正面形成有凹陷部21a。凹陷部21a例如形成为与基底治具21的短边平行且不贯通基底治具21。在散热板6的背面也在与凹陷部21a相对的位置形成有与凹陷部21a相同形状的固定槽6a。在基底治具21的凹陷部21a嵌合固定部件21b，并在固定部件21b配置散热板6的固定槽6a。应予说明，固定部件21b呈与凹陷部21a对应的形状。由此，散热板6固定于基底治具21，被防止向X方向以及Y方向的位置偏移。
接下来，进行固定散热板6的固定工序(步骤S12b)。利用图15及图16对步骤S12b进行说明。图15是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的固定工序的剖视图，图16是表示第一实施方式的半导体装置的制造方法的接合工序中包含的散热板的固定工序的俯视图。
如图15及图16所示，在基底治具21上以包围散热板6的方式设置固定治具22。固定治具22包括第一框部22a和第一突出部22b。第一框部22a在俯视时呈框型。第一框部22a以包围散热板6的整周的方式包括第一内壁部22a1。第一内壁部22a1在四边具备与散热板6的整周抵接的平面。第一突出部22b垂直地从第一内壁部22a1突出并呈沿着第一内壁部22a1而连续的环状。第一突出部22b形成于从第一框部22a的下表面起算与散热板6的厚度对应的位置。若将这样的固定治具22安装于基底治具21的散热板6，则如图15以及图16所示，固定治具22的第一框部22a嵌于散热板6的侧面，散热板6的外周部的正面被第一突出部22b抵接。由此，防止散热板6在基底治具21上向Z方向进行位置偏移。此外，此时，由第一突出部22b的内部的第一突出内壁部22b1包围有第一开口区域22c。
接下来，进行半导体单元2的定位工序(步骤S12c)。利用图17～图20对步骤S12c进行说明。图17及图19是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的剖视图，图18及图20是表示第一实施方式的半导体装置的制造方法的接合工序中包含的半导体单元的定位工序的俯视图。图17和图19是图18和图20的单点划线Y-Y处的剖视图。
如图17以及图18所示，在固定治具22的第一开口区域22c内的散热板6上配置单元定位治具23。单元定位治具23包括第二框部23a和第二突出部23b。第二框部23a在俯视时呈框型。第二框部23a包括第二内壁部23a1。第二内壁部23a1包围第二开口区域23c的四周。第二框部23a的高度与从散热板6的正面到固定治具22的第一框部22a的正面为止的长度对应。
第二突出部23b以在固定治具22配置于散热板6上时覆盖第二框部23a与第一框部22a之间的间隙的方式设置于第二框部23a。第二突出部23b以在固定治具22配置在散热板6上时与第二框部23a和第一框部22a的正面形成同一平面的方式设置于第二框部23a。第二突出部23b的厚度最大为从第一突出部22b的正面到第一框部22a的正面为止的高度。
然后，通过如此配置的单元定位治具23，如图19及图20所示，在散热板6上隔着接合部件7a配置半导体单元2。此时，接合部件7a上的绝缘电路基板3的正面、第二框部23a以及第一框部22a形成同一平面。
接下来，进行将间隔件治具24设置于单元定位治具23和绝缘电路基板3的设置工序(步骤S12d)。利用图21及图22对步骤S12d进行说明。图21是表示第一实施方式的半导体装置的制造方法的接合工序中包含的间隔件治具的设置工序的剖视图，图22是表示第一实施方式的半导体装置的制造方法的接合工序中包含的间隔件治具的设置工序的俯视图。图21是图22的单点划线Y-Y处的剖视图。
间隔件治具24包括第三框部24a、定位固定部24b以及引导部24c，所述第三框部24a包括间隔件开口部24d。第三框部24a呈平板状。第三框部24a包括第三内壁部24a1，该第三内壁部24a1在将间隔件治具24相对于单元定位治具23配置时包围绝缘电路基板3的电路图案3b。即，第三内壁部24a1包围间隔件开口部24d的四周。间隔件开口部24d包括半导体单元2的比电路图案3b靠上方的构成部件。
定位固定部24b形成于第三框部24a的背面。定位固定部24b以与第三框部24a的第三内壁部24a1形成同一平面的方式形成。定位固定部24b的剖面形成为凸状，以便在将间隔件治具24相对于单元定位治具23配置时嵌入单元定位治具23的第二框部23a与电路图案3b之间的间隙。定位固定部24b以嵌合于绝缘电路基板3的电路图案3b的外侧与第二框部23a的间隙的方式呈环状地连续地形成于第三框部24a的背面。因此，定位固定部24b的宽度(±X方向以及±Y方向)与绝缘电路基板3的绝缘板3a从电路图案3b伸出的宽度对应。
引导部24c突出地形成于第三框部24a的第三内壁部24a1的一部分，在引导部24c的前端具有引导内壁部24c1。就引导部24c而言，在将间隔件治具24搭载于单元定位治具23以及绝缘电路基板3上时，如图21以及图22所示，引导内壁部24c1位于(静态表述)引线框架5的侧部。
接下来，进行设置重物的设置工序(步骤S12e)。利用图23及图24对步骤S12e进行说明。图23是表示第一实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图，图24是表示第一实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的俯视图。应予说明，图23是图24的单点划线Y-Y处的剖视图。
将重物25配置在间隔件治具24上。重物25包括主体部25a和引导孔25b。主体部25a呈立方体状。主体部25a例如使用不锈钢。重物25只要具有预定的重量即可。此外，重物25只要比从间隔件治具24的正面突出的引线框架5的高度高即可。引导孔25b在将重物25配置于间隔件治具24时与引线框架5(接合部5a)对应地形成于主体部25a。引导孔25b的俯视时的形状与按压治具15的俯视时的形状对应。引导孔25b的俯视时的形状例如呈矩形状、圆形状。也可以是三角形状。在此，引导孔25b呈矩形状，其四周被引导内壁部25b1包围。
如果将这样的重物25配置于间隔件治具24，则如图23和图24所示，重物25的主体部25a被间隔件治具24支承，并且引线框架5位于引导孔25b。由此，半导体单元2隔着间隔件治具24被重物25向散热板6侧按压。
接下来，进行设置按压治具的设置工序(步骤S12f)。利用图25及图26对步骤S12f进行说明。图25是表示第一实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图，图26是表示第一实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的俯视图。应予说明，图25是图26的单点划线Y-Y处的剖视图。
如图10中说明的那样，按压治具15包括按压主体部15a和卡止部15b，所述按压主体部15a在前端具备按压面15a1而作为按压部。如图25和图26所示，将按压治具15插入并设置于重物25的引导孔25b。在该情况下，按压面15a1与引线框架5的接合部5a的正面抵接。按压治具15利用自重通过按压面15a1将接合部5a向绝缘电路基板3侧按压。但是，按压治具15通过卡止部15b抑制对接合部5a的过度按压。
这样，构成包括基底治具21、固定治具22、单元定位治具23、间隔件治具24、重物25以及按压治具15的接合治具组20。接合治具组20的基底治具21、固定治具22、单元定位治具23、间隔件治具24可以由耐热性优异的材质构成。这样的材质例如为碳。
接下来，进行接合工序(步骤S12g)。在通过按压治具15将引线框架5的接合部5a向绝缘电路基板3侧按压的状态下进行加热。由此，接合部件7a熔融。此外，接合部件7b、7c也再次熔融。此时，由于与绝缘电路基板3的热膨胀系数之差而发生翘曲的半导体芯片4被按压治具15向绝缘电路基板3侧按压。因此，如在图10的情况下说明的那样，半导体芯片4的翘曲被矫正。
此时，电路图案3b、半导体芯片4以及引线框架5的接合部5a大致平行，因此半导体单元2与散热板6之间的接合部件7a以及接合部件7b、7c的厚度被维持为大致均匀。如果熔融的接合部件7a、7b、7c固化，则散热板6、绝缘电路基板3、半导体芯片4、引线框架5的接合部5a通过接合部件7a、7b、7c而分别接合。此时，接合部件7b、7c的厚度也是均匀的。因此，再次得到将绝缘电路基板3、半导体芯片4、引线框架5再次接合的半导体单元2。进一步地，将散热板6与半导体单元2接合。散热板6由于被从绝缘电路基板3按压，因此接合部件7a的厚度薄且被维持为均匀。
如果进行了以上图2的流程图的步骤S12的接合工序，并依次取下重物25、间隔件治具24、单元定位治具23、固定治具22，去掉基底治具21，则得到图1所示的半导体装置1。
上述半导体装置1的制造方法中，准备绝缘电路基板3、隔着接合部件7b配置于绝缘电路基板3的电路图案3b的半导体芯片4、以及包括接合部5a的引线框架5，所述引线框架5的接合部5a隔着接合部件7c进一步配置在半导体芯片4上。接下来，将贯通有引线框架开口部13c的引线框架定位治具13以在俯视时引线框架开口部13c与引线框架5的接合部5a相对应的方式与绝缘电路基板3相对地配置。接下来，将呈柱状且在前端具备按压面15a1的按压治具15插通于引线框架开口部13c，通过按压面15a1将引线框架5的接合部5a向绝缘电路基板3侧按压。
这样，半导体芯片4隔着引线框架5的接合部5a而被按压治具15按压。在为了使接合部件7b、7c接合而进行加热时，即使半导体芯片4由于与绝缘电路基板3的热膨胀系数之差而发生翘曲，也被按压治具15按压，翘曲被矫正。因此，接合部件7b、7c的厚度被设为均匀，将半导体芯片4与引线框架5适当地连接。在这样的半导体芯片4与引线框架5之间实现稳定的电接合，抑制发生电气不良。此外，同样地，在将半导体单元2与散热板6接合时也是同样的。
[第二实施方式]
在第二实施方式中，利用图27～图29对使用与第一实施方式不同的按压治具的情况进行说明。图27是表示第二实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图。图28是表示第二实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图，图29是表示第二实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的俯视图。应予说明，图28是图29的单点划线Y-Y处的剖视图。
第二实施方式的半导体单元2形成与第一实施方式同样的结构。但是，在该情况下，设置有两个引线框架5。第二实施方式也按照图2的流程图进行制造。此外，在步骤S11、S12中也同样地使用按压治具。在此，对在步骤S12中使用按压治具的情况进行说明。
在步骤S11中，制造接合有两个引线框架5的半导体单元2。步骤S12按照图12的流程图，分别依次进行将散热板6设置于基底治具21的设置工序(步骤S12a)、散热板6的固定工序(步骤S12b)、半导体单元2的定位工序(步骤S12c)、间隔件治具24的设置工序(步骤S12d)。
接下来，进行设置重物的设置工序(步骤S12e)。如图27所示，将形成有一个引导孔25b的重物25配置于间隔件治具24上，该一个引导孔25与包括两个引线框架5的区域相对。应予说明，重物25也包括主体部25a和引导孔25b。主体部25a呈立方体状。主体部25a例如使用不锈钢。重物25只要具有预定的重量即可。此外，重物25只要比从间隔件治具24的正面突出的引线框架5的高度高即可。引导孔25b在将重物25配置于间隔件治具24时与包括两个引线框架5(接合部5a)的区域对应地形成于主体部25a。在此，引导孔25b在俯视时呈矩形状。这样的重物25被间隔件治具24支承，并且引线框架5位于引导孔25b。由此，半导体单元2隔着间隔件治具24被重物25向散热板6侧按压。
接下来，进行设置按压治具的设置工序(步骤S12f)。如图28和图29所示，将按压治具15插入并设置于重物25的引导孔25b。按压治具15与第一实施方式同样地，包括按压主体部15a和卡止部15b，所述按压主体部15a在前端具备按压面15a1。其中，在此使用的按压主体部15a(按压面15a1)与引导孔25b的形状对应。另外，在按压主体部15a的按压面15a1，与引线框架5的接合部5a对应地分别形成有覆盖部15c。覆盖部15c相对于按压面15a1形成为凹状。覆盖部15c的俯视时的形状与接合部5a对应，深度可以是接合部5a的厚度程度。
如果将按压治具15插入并设置于引导孔25b，则引线框架5的接合部5a被覆盖部15c分别覆盖。此时，接合部5a只要整体被覆盖部15c覆盖即可。因此，接合部5a的正面与覆盖部15c的底面可以接触，也可以不接触。按压面15a1与半导体芯片4的正面抵接。此外，在该情况下，按压治具15也通过卡止部15b来抑制对接合部5a以及半导体芯片4的过度按压。
接下来，进行接合工序(步骤S12g)。在通过按压治具15将引线框架5的接合部5a以及半导体芯片4向绝缘电路基板3侧按压的状态下进行加热。与第一实施方式同样地，半导体芯片4的翘曲被矫正。能够得到与第一实施方式相同的效果。另外，此时，由于接合部5a被覆盖部15c覆盖，因此防止接合部5a下的接合部件7c对半导体芯片4的正面的飞散。
应予说明，在第二实施方式中，对于重物25，以与包括多个引线框架5的区域相对的引导孔25b为例进行了说明。不限于该情况，对于重物25，也可以针对多个引线框架5设置多个引导孔25b(例如，参照图32以及图33)。在该情况下，针对设置于各个引导孔25b的每个按压治具15形成覆盖部15c。
[第三实施方式]
在第三实施方式中，利用图30及图31对与第一实施方式不同的半导体装置的制造方法进行说明。应予说明，就半导体装置30而言，有时对与第一实施方式的半导体装置1同样的构成部件标注同样的附图标记，并省略(或简略)它们的说明。图30是第三实施方式的半导体装置的俯视图，图31是第三实施方式的半导体装置中包含的半导体单元的立体图。
如图30所示，半导体装置30具备半导体单元2和容纳半导体单元2的壳体40。应予说明，壳体40内也可以利用密封部件(省略图示)进行密封。另外，包括配置有半导体单元2并设置于壳体40的背面的散热板6(参照图32)。应予说明，关于半导体单元2的详细情况在后面叙述。
壳体40在俯视时呈大致矩形状，并具备包括一对框部短边41a、41b和一对框部长边41c、41d的框部41。壳体40具备四周被一对框部短边41a、41b以及一对框部长边41c、41d包围的容纳部42。这样的容纳部42在俯视时呈大致矩形状。在容纳部42容纳有半导体单元2。在利用密封部件进行密封的情况下，该容纳部42内被密封。
应予说明，此时的密封部件可以为热固性树脂。热固性树脂例如是环氧树脂、酚醛树脂、马来酰亚胺树脂、聚酯树脂。优选为环氧树脂。进一步地，密封部件也可以添加填料。填料是具有绝缘性且具有高热传导的陶瓷。这样的填料例如为氧化硅、氧化铝、氮化硼或氮化铝。填料含量相对于密封部件整体为10体积％以上且70体积％以下。
此外，壳体40在框部短边41a配置有输入端子。具体而言，输入端子是沿着框部短边41a分别设置的P端子43和N端子44。壳体40在壳体40的正面的与配置有输入端子的一侧相反的一侧的框部短边41b配置有输出端子。具体而言，输出端子是在框部短边41b设置的M端子45。
P端子43及N端子44与M端子45夹着容纳部42而设置。另外，壳体40在容纳部42的M端子45的两侧分别设置有控制端子46a、46b。应予说明，这样的端子的另一端部与容纳于容纳部42的半导体单元2的半导体芯片电连接。例如，控制端子46a、46b的另一端部经由导线58分别与半导体芯片4a1、4b1的作为栅电极的控制电极电连接。此外，P端子43、N端子44、M端子45的另一端部分别与半导体芯片4a2、4b2的发射电极(或者源电极)、集电电极(或者漏电极)等主电极电连接。
另外，在安装有散热板6的壳体40的背面能够安装冷却单元(省略图示)。该情况下的冷却单元例如由导热性优异的金属构成。金属是铝、铁、银、铜或至少包含它们中的一种的合金等。此外，冷却单元是具备一个以上的翅片的散热器或水冷套等。此外，散热板也可以与这样的冷却单元一体化。
此外，如图31所示，半导体单元2包括绝缘电路基板3、半导体芯片4a1、4a2、4b1、4b2以及引线框架50a、50b。绝缘电路基板3与第一实施方式同样地包括绝缘板3a、形成于绝缘板3a上的多个电路图案3b以及形成于绝缘板3a的背面的金属板3c。半导体芯片4a1、4b1包括在第一实施方式中说明的RC-IGBT。
引线框架50a将半导体芯片4a1、4a2与电路图案3b直接连接。引线框架50a包括：接合于半导体芯片4a1、4a2的正面的主电极的接合部50a1、接合于电路图案3b的接合部50a2、以及将接合部50a1、50a2之间连接的布线部50a3(例如，参照图32)。引线框架50b将半导体芯片4b1、4b2与电路图案3b直接连接。引线框架50b包括：接合于半导体芯片4b1、4b2的正面的主电极的接合部50b1、接合于电路图案3b的接合部50b2、以及将接合部50b1、50b2之间连接的布线部50b3(例如，参照图32)。
第三实施方式的半导体单元2和包括半导体单元2的半导体装置30按照第一实施方式的图2的流程图来制造。此外，进行该流程图中包含的步骤S11、S12，并与第一、第二实施方式同样地使用按压治具15。在此，利用图32～图34对在步骤S12的接合工序中使用按压治具15的情况进行说明。图32是表示第三实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的剖视图，图33是表示第三实施方式的半导体装置的制造方法的接合工序中包含的重物的设置工序的俯视图。图34是表示第三实施方式的半导体装置的制造方法的接合工序中包含的按压治具的设置工序的剖视图。应予说明，图32是图33的单点划线Y-Y处的剖视图。
在步骤S11中，制造图31所示的半导体单元2。步骤S12按照图12的流程图，进行将散热板6设置于基底治具21的设置工序(步骤S12a)、固定散热板6的固定工序(步骤S12b)、半导体单元2的定位工序(步骤S12c)、间隔件治具24的设置工序(步骤S12d)。应予说明，在第三实施方式中，间隔件治具24的高度位于比半导体单元2的引线框架50a、50b的从绝缘电路基板3的正面起算的高度更高的位置。
接下来，进行设置重物的设置工序(步骤S12e)。如图32以及图33所示，将形成有与引线框架50a、50b的接合部50a1、50a2、50b1、50b2相对的四个引导孔25b的重物25配置在间隔件治具24上(在图32中，示出了重物25的与接合部50a1、50b1相对的引导孔25b)。应予说明，重物25也包括主体部25a和四个引导孔25b。主体部25a呈立方体状。主体部25a例如使用不锈钢。重物25只要具有预定的重量即可。引导孔25b在将重物25配置于间隔件治具24时与引线框架50a、50b的接合部50a1、50a2、50b1、50b2对应地形成于主体部25a。在此，引导孔25b在俯视时呈矩形状。这样的重物25被间隔件治具24支承，并且引线框架50a、50b的接合部50a1、50a2、50b1、50b2位于引导孔25b。由此，半导体单元2隔着间隔件治具24被重物25向散热板6侧按压。
接下来，进行设置按压治具的设置工序(步骤S12f)。如图34所示，将按压治具15分别插入并设置于重物25的引导孔25b。按压治具15与第一实施方式同样地，包括按压主体部15a和卡止部15b，所述按压主体部15a在前端具备按压面15a1。其中，在此使用的按压主体部15a(按压面15a1)与引导孔25b的形状对应。
如果将按压治具15插入并设置于四个引导孔25b，则按压面15a1分别与接合部50a1、50a2、50b1、50b2抵接。应予说明，在图34中，图示了被按压治具15的按压面15a1抵接的接合部50a1、50b1。此外，在该情况下，按压治具15也通过卡止部15b来抑制对接合部50a1、50a2、50b1、50b2以及半导体芯片4的过度按压。
接下来，进行接合工序(步骤S12g)。在通过按压治具15将引线框架50a、50b的接合部50a1、50a2、50b1、50b2向绝缘电路基板3侧按压的状态下进行加热。与第一实施方式同样地，半导体芯片4a1、4a2、4b1、4b2的翘曲被矫正，能够得到与第一实施方式同样的效果。
应予说明，对于第三实施方式的按压治具15的按压面15a1，也可以与第二实施方式同样地形成覆盖部15c。在该情况下，引线框架50a、50b的接合部50a1、50a2、50b1、50b2也被覆盖部15c覆盖，能够防止将接合部50a1、50a2、50b1、50b2接合的接合部件向半导体芯片4a1、4a2、4b1、4b2的正面飞散。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备导电板、隔着第一接合材料配置于所述导电板的半导体芯片、以及包括接合部的连接端子，所述接合部隔着第二接合材料进一步配置在所述半导体芯片上；
第一治具配置工序，将贯通有第一引导孔的第一引导治具以在俯视时所述第一引导孔与所述接合部对应的方式与所述导电板相对地配置；以及
第一按压工序，将呈柱状且在下端部具备按压部的按压治具插通于所述第一引导孔，通过所述按压部将所述连接端子的所述接合部向所述导电板侧按压。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第一按压工序中，一边进行加热，一边通过所述按压治具的所述按压部进行按压。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述按压治具在比所述按压部靠上方的位置还具备卡止部，
在所述第一按压工序中，所述按压治具的所述卡止部卡止于所述第一引导治具，并通过所述按压部按压所述接合部。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述导电板与在正面形成有所述导电板的绝缘板和形成于所述绝缘板的背面的金属板一起包含于绝缘电路基板。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
在所述准备工序中，还准备散热板以及所述绝缘电路基板，
在所述第一按压工序后，在所述散热板上隔着第三接合材料配置依次接合有所述半导体芯片以及所述连接端子的所述接合部的所述绝缘电路基板，
所述制造方法还包括第二按压工序，在该第二按压工序中，使用所述第一引导治具和所述按压治具，并通过所述按压治具按压所述连接端子的所述接合部。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述第二按压工序中，一边进行加热，一边通过所述按压治具的所述按压部进行按压。
7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，
在所述第二按压工序中，将开有在俯视时与所述半导体芯片对应的开口部的间隔件治具配置为在所述开口部包含所述半导体芯片以及所述连接端子的所述接合部，并且在所述间隔件治具上配置所述第一引导治具。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述间隔件治具的所述开口部的高度比所述半导体芯片与配置在所述半导体芯片上的所述连接端子的所述接合部的合计高度高。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，
在所述间隔件治具的所述开口部的内表面形成有向所述接合部延伸的引导部。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一按压工序中，通过所述第一接合材料将所述半导体芯片接合于所述导电板，并通过所述第二接合材料将所述连接端子的所述接合部接合于所述半导体芯片而形成半导体单元。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述按压治具的所述按压部呈平面状，在所述按压部形成有容纳所述连接端子的所述接合部的凹状的容纳部。
12.一种治具组，其特征在于，包括：
第一引导治具，其与导电板相对地配置，所述导电板隔着第一接合材料配置有半导体芯片，并在所述半导体芯片上隔着第二接合材料进一步配置有连接端子的接合部，所述第一引导治具贯通有在俯视时与所述接合部相对的第一引导孔；以及
按压治具，其呈柱状，在下端部具备按压部，并且插通于所述第一引导孔，通过所述按压部将所述连接端子的所述接合部向所述导电板侧按压。
13.根据权利要求12所述的治具组，其特征在于，
所述按压治具在比所述按压部靠上方的位置还具备在所述按压治具插通于所述第一引导孔时卡止于所述第一引导治具的卡止部。
CN202211191615.8A 2021-11-17 2022-09-28 半导体装置的制造方法以及治具组 Pending CN116137231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-186925 2021-11-17
JP2021186925A JP2023074141A (ja) 2021-11-17 2021-11-17 半導体装置の製造方法及び治具セット

Publications (1)

Publication Number Publication Date
CN116137231A true CN116137231A (zh) 2023-05-19

Family

ID=86324087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211191615.8A Pending CN116137231A (zh) 2021-11-17 2022-09-28 半导体装置的制造方法以及治具组

Country Status (3)

Country Link
US (1) US20230154889A1 (zh)
JP (1) JP2023074141A (zh)
CN (1) CN116137231A (zh)

Also Published As

Publication number Publication date
JP2023074141A (ja) 2023-05-29
US20230154889A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
JP6845758B2 (ja) 半導体装置
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP4302607B2 (ja) 半導体装置
JP5738226B2 (ja) 電力用半導体装置モジュール
WO2016136457A1 (ja) パワーモジュール
CN109314063B (zh) 电力用半导体装置
JP2002110893A (ja) 半導体装置
US11088042B2 (en) Semiconductor device and production method therefor
JP2012191010A (ja) 半導体装置およびその製造方法
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP7215206B2 (ja) 半導体装置の製造方法
JP2006190728A (ja) 電力用半導体装置
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
CN111293095A (zh) 半导体装置及其制造方法
JP2021082714A (ja) 半導体装置
CN116137231A (zh) 半导体装置的制造方法以及治具组
JP5724415B2 (ja) 半導体モジュール
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
US11450623B2 (en) Semiconductor device
JP2021027211A (ja) 電子装置
JP7322467B2 (ja) 半導体装置
JP4258391B2 (ja) 半導体装置
JP2008172120A (ja) パワーモジュール
US20230197470A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2023057597A (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication