JP4471871B2 - パワー半導体装置 - Google Patents
パワー半導体装置 Download PDFInfo
- Publication number
- JP4471871B2 JP4471871B2 JP2005065380A JP2005065380A JP4471871B2 JP 4471871 B2 JP4471871 B2 JP 4471871B2 JP 2005065380 A JP2005065380 A JP 2005065380A JP 2005065380 A JP2005065380 A JP 2005065380A JP 4471871 B2 JP4471871 B2 JP 4471871B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- semiconductor device
- semiconductor element
- power semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
絶縁基板5の表主面に配線パターン4が形成されている。そして、複数(図1の例では2個)の半導体素子2がそれぞれ配線パターン4上に半田層3を介してダイボンドされている。半導体素子2は、例えばIGBTやパワーダイオードである。
ベース板6上に、絶縁基板5を介して、半導体素子2を設置後、半導体素子2の周囲を囲うケース7の側壁部分を形成する。そして、半導体素子2間、半導体素子2と外部電極間をアルミワイヤ1で接続する。アルミワイヤ1と半導体素子2等の接合は、超音波接合法若しくは半田付けなどによって行われる。
ここで、予め封止材7に膨張部材9を混ぜておき、封止材7とともにケース7内に流し込むことによって膨張部材9を封止材7内に配置するようにしてもよい。このようにすることで、封止材7中に膨張部材9を容易に配置することができる。
図3は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。図3では、多数の膨張部材9が封止材8内に分散して配置されている。その他の構成は、実施の形態1と同様であり、同一の構成には同一の符号を付し重複する説明は省略する。
図4は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。図4に示すパワー半導体装置では、ベース板6の半導体装置との接合面が凹凸の形状になるように加工され、ベース板6の主面に凹部を有している。そして、ベース板6に形成された凹部に半導体素子部10を配置している。すなわち、半導体素子部10を構成する半導体素子2(図1参照)は、凹部内に配置される。
図5は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置では、半導体素子部10を囲うように、上面からみて環状の突起部17が形成されている。突起部17の上部は開口されている。そして膨張部材9は、前記突起部17によって区切られた半導体素子部10を構成する半導体素子2を含む領域内に配置されている。
図6は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置では、ケース7に棒状の膨張部材である棒状膨張部材11が接合されている。棒状膨張部材11は、ケース7内の半導体装置部10に対向する面に接合されている。そして、その棒状膨張部材11の下に、半導体素子部10とアルミワイヤ1の接合部が配置されている。また、棒状膨張部材11は、封止材8の線膨張係数よりも大きな(高い)線膨張係数を持つ材料が選択されている。
図7は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置は、実施の形態2に係るパワー半導体装置と、実施の形態5に係る半導体装置の組み合わせであって、実施の形態2又は5と同一の構成には同一の符号を付し、重複する説明は省略する。
図8は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。また図9は、図8における接合部Aの近傍を拡大した拡大図である。
実施の形態1と同様の手順にしたがって、半導体素子部10を絶縁基板5を介してベース板6上に設置する。そして、ケース7の側壁部をベース板6上に形成する。
Claims (9)
- 半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、
前記封止材は、その内部に膨張部材を備え、
前記膨張部材は、前記配線と前記半導体素子との接合部との間に前記封止材を介して前記接合部を臨む位置に配置され、前記封止材よりも線膨張係数が高いことを特徴とするパワー半導体装置。 - 前記封止材は、複数個の前記膨張部材を備え、
前記複数個の膨張部材は、前記封止材中に分散して配置されていることを特徴とする請求項1に記載のパワー半導体装置。 - 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースを備え、
前記ベース板は、主面に凹部を有し、
前記半導体素子は、前記凹部内に配置されることを特徴とする請求項1又は2に記載のパワー半導体装置。 - 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースを備え、
前記ベース板は、突起部を備え、
前記膨張部材は、前記突起部によって区切られた前記半導体素子を含む領域内の前記封止材中に配置されていることを特徴とする請求項1又は2に記載のパワー半導体装置。 - 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースと、
前記ケース内の前記半導体素子と対向する面に接合され、前記接合部との間に前記封止材を介して前記接合部を臨む位置に配置された棒状膨張部材と、
を備え、
前記棒状膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とする請求項1又は2に記載のパワー半導体装置。 - 前記ベース板は、突起部を備え、
前記膨張部材は、前記突起部によって区切られた前記半導体素子を含む領域内の前記封止材中に配置されていることを特徴とする請求項5に記載のパワー半導体装置。 - 半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、
前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースと、
前記ケース内の前記半導体素子と対向する面に接合され、前記配線と前記半導体素子との接合部との間に前記封止材を介して前記接合部を臨む位置に配置された棒状膨張部材と、
を備え、
前記棒状膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とするパワー半導体装置。 - 前記ベース板は、主面に凹部を有し、
前記半導体素子は、前記凹部内に配置されることを特徴とする請求項5又は7に記載のパワー半導体装置。 - 前記封止材よりも線膨張係数が低い低線膨張部材をさらに備え、
前記低線膨張部材は、前記半導体素子と前記配線との接合部を覆っていることを特徴と
する請求項1から8の何れか1項に記載のパワー半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065380A JP4471871B2 (ja) | 2005-03-09 | 2005-03-09 | パワー半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065380A JP4471871B2 (ja) | 2005-03-09 | 2005-03-09 | パワー半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253287A JP2006253287A (ja) | 2006-09-21 |
JP4471871B2 true JP4471871B2 (ja) | 2010-06-02 |
Family
ID=37093470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065380A Active JP4471871B2 (ja) | 2005-03-09 | 2005-03-09 | パワー半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471871B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5328740B2 (ja) * | 2010-10-04 | 2013-10-30 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-03-09 JP JP2005065380A patent/JP4471871B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006253287A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013877B2 (en) | Power semiconductor device | |
JP6300633B2 (ja) | パワーモジュール | |
US6979843B2 (en) | Power semiconductor device | |
CN109585385B (zh) | 半导体装置 | |
KR20120034560A (ko) | 파워 모듈 및 그 제조방법 | |
EP2621033B1 (en) | Semiconductor laser device | |
JPWO2013114647A1 (ja) | 半導体装置とその製造方法 | |
JP2006344770A (ja) | 半導体モジュールおよび半導体装置 | |
CN111341731A (zh) | 半导体装置 | |
JP2016004941A (ja) | 半導体装置及びパワーモジュール | |
JP4367376B2 (ja) | 電力半導体装置 | |
JP2014179376A (ja) | 半導体装置及びその製造方法 | |
JP5409344B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP4471871B2 (ja) | パワー半導体装置 | |
JP5899680B2 (ja) | パワー半導体モジュール | |
JP4375299B2 (ja) | パワー半導体装置 | |
JP3994945B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6698965B1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
JP2009231685A (ja) | パワー半導体装置 | |
JP2007012725A (ja) | 半導体装置 | |
JP4861200B2 (ja) | パワーモジュール | |
JP6743439B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN219658693U (zh) | 一种功率半导体模块 | |
JPH1032218A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |