JP2006253287A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2006253287A
JP2006253287A JP2005065380A JP2005065380A JP2006253287A JP 2006253287 A JP2006253287 A JP 2006253287A JP 2005065380 A JP2005065380 A JP 2005065380A JP 2005065380 A JP2005065380 A JP 2005065380A JP 2006253287 A JP2006253287 A JP 2006253287A
Authority
JP
Japan
Prior art keywords
semiconductor element
sealing material
semiconductor device
power semiconductor
expansion member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005065380A
Other languages
English (en)
Other versions
JP4471871B2 (ja
Inventor
Toshihiro Matsunaga
俊宏 松永
Yasumi Kamigai
康己 上貝
Takatsugu Ueki
崇継 植木
Daisuke Echizenya
大介 越前谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005065380A priority Critical patent/JP4471871B2/ja
Publication of JP2006253287A publication Critical patent/JP2006253287A/ja
Application granted granted Critical
Publication of JP4471871B2 publication Critical patent/JP4471871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高温の使用環境温度下であっても、半導体素子に接合された配線の熱疲労による剥離を防止できるパワー半導体装置を提供する。
【解決手段】封止材８中に、封止材８よりも線膨張係数が高い膨張部材９を配置する。膨張部材９は、アルミワイヤ１と半導体素子２の接合部の上方に配置する。パワー半導体装置の動作時には、半導体素子２の発熱により膨張部材９が膨張する。そのため、アルミワイヤの接合部に、上方から加圧するように圧縮力が働く。その結果、アルミワイヤ１と半導体装置２の接合部のき裂進展を抑制し、剥離を防止することができる。
【選択図】図１

Description

本発明は、パワー半導体装置に関し、特に、半導体素子に接合された配線の熱疲労による剥離を防止するパワー半導体装置に関する。
パワー半導体装置は、動作時に半導体素子の発熱と冷却に伴う熱応力の繰り返し（パワーサイクルと呼ばれる。）を受ける。そのため、アルミワイヤに代表される配線と、半導体素子の主電極との接合部（配線接合部）に、熱疲労による損傷を生じることがある。
また近年、パワー半導体装置の使用環境温度も高温化への要求が高まっている。そして、配線接合部でのヒートサイクル温度範囲ΔＴjが一定でも、配線接合部の最大温度Ｔjmaxが高温になると、配線接合部の寿命が低下することが知られている。そのため、高温使用環境下では、パワー半導体装置の配線接合部は、現状以上に厳しい負荷状況におかれることが予測される。
上記のような厳しい負荷状況下であっても、配線と半導体素子との信頼性の高い接合状態を得て、半導体素子の配線接合部の熱疲労に対する長寿命化を達成し、パワー半導体装置の長期信頼性を確保することが必要となる。
そこで、特許文献１に記載されている発明では、配線接合部にあるアルミニウム層、およびその下にある電極パッドに凹凸形状の溝が形成されている。電極パッドに溝が形成されることで、配線と電極パッドとの接合面積が増加し、き裂進展による剥離抑制の効果が期待できる。
特開２００２−３０５２１７号公報
しかしながら、パワー半導体装置の使用環境温度は増加傾向にあり、配線接合部にはより大きな負荷が係ることが予測される。そして特許文献１に開示された発明では、接合部最大温度Ｔjmaxが高温になる場合の状況は考慮されていない。そのため、接合部最大温度Ｔjmaxが高温になると、パワー半導体装置における配線接合部の疲労寿命が低下する可能性がある。
そこで本発明の目的は、高温の使用環境温度下であっても、半導体素子に接合された配線の熱疲労による剥離を防止できるパワー半導体装置を提供することである。
請求項１に記載の発明は、半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、前記封止材は、その内部に膨張部材を備え、前記膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とする。
請求項８に記載の発明は、半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースと、前記ケース内の前記半導体素子と対向する面に接合された棒状膨張部材と、を備え、前記棒状膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とする。
請求項１に記載の発明によれば、膨張部材の線膨張係数が封止材よりも高いため、パワー半導体装置の動作時に、半導体素子から発せられる熱により膨張部材が膨張するので、膨張部材の膨張により接合部を上から押さえる圧縮力が発生する。その結果、ヒートサイクルによる配線と半導体素子の接合部のき裂進展が抑制され、配線の剥離を防止することができる。
請求項８に記載の発明によれば、棒状膨張部材の線膨張係数が封止材よりも高いため、パワー半導体装置の動作時に、半導体素子から発せられる熱により棒状膨張部材が膨張する。そして、棒状膨張部材は、ケース内の半導体素子と対向する面に接合されているので、棒状膨張部材の膨張により接合部を上から押さえる圧縮力が発生する。その結果、ヒートサイクルによる配線と半導体素子の接合部のき裂進展が抑制され、配線の剥離を防止することができる。
＜実施の形態１＞
図１は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
絶縁基板５の表主面に配線パターン４が形成されている。そして、複数（図１の例では２個）の半導体素子２がそれぞれ配線パターン４上に半田層３を介してダイボンドされている。半導体素子２は、例えばＩＧＢＴやパワーダイオードである。
以下、半導体素子２、半田層３、および配線パターン４をまとめて半導体素子部１０と称する。
絶縁基板５の裏主面には、半田パターン１５が形成されている。絶縁基板５の半田パターンは、半田層１６を介して、放熱用のベース板６上に接合されている。すなわち、半導体素子２は、ベース板６の主面上に、絶縁基板５等を介して配置されている。複数の半導体素子２間は、アルミワイヤ（配線）１により接合されている。
そして、半導体素子２およびアルミワイヤ１を囲うように、ベース板６上にケース７が形成されている。また、アルミワイヤ１は、半導体素子２と、ケース７に配置された外部電極（図示せず）を接合している。
ここで、必ずしもワイヤ１としてアルミニウムを材料として用いる必要はない。また、詳細な配線パターン４の記載は、本発明の特徴と関係が薄いので省略している。
ケース７内は、封止材８が充填され、半導体素子２は封止材８により封止されている。そして、封止材８中のアルミワイヤ１近傍領域に、封止材８よりも線膨張係数の高い膨張部材９が配置されている。また、膨張部材９は、封止材８内部に、アルミワイヤ１と半導体素子２の接合部よりもベース板６の主面から離れて配置されている。
封止材８と膨張部材９は、半導体装置の使用条件と、膨張部材９の線膨張係数が封止材８の線膨張係数よりも大きい（高い）ことを条件に決定する。また、膨張部材９は、封止材８と同様に絶縁体である必要がある。
封止材８をエポキシ樹脂とした場合、エポキシ樹脂の線膨張係数は、一般的に４５〜５５×１０-6／Ｋ程度であるため、膨張部材９は、封止材８よりも線膨張係数の大きなＡＢＳ樹脂やシリコーンゴム等が用いられる。
図１では、膨張部材９がアルミワイヤ１と半導体素子２の接合部上に配置された様子を図示している。しかし、膨張部材９の位置は、必ずしもアルミワイヤ１と半導体素子２の接合部の真上に配置される必要はない。アルミワイヤ１と半導体素子２の接合部を臨む位置に配置されていればよい。
次に、本実施の形態に係るパワー半導体装置の製造方法について説明する。
ベース板６上に、絶縁基板５を介して、半導体素子２を設置後、半導体素子２の周囲を囲うケース７の側壁部分を形成する。そして、半導体素子２間、半導体素子２と外部電極間をアルミワイヤ１で接続する。アルミワイヤ１と半導体素子２等の接合は、超音波接合法若しくは半田付けなどによって行われる。
次に、半導体素子２から所望の高さまで封止材８を流し込む。そして、流し込んだ封止材８表面の所望の位置に膨張部材９を配置する。
さらに封止材８を流し込み、ケース７の側壁上部まで封止材８を充填した後、蓋をすることでケース７内を密封する。
以上のようにして、封止材８内の所望の位置に膨張部材９を配置する。
ここで、予め封止材７に膨張部材９を混ぜておき、封止材７とともにケース７内に流し込むことによって膨張部材９を封止材７内に配置するようにしてもよい。このようにすることで、封止材７中に膨張部材９を容易に配置することができる。
図２は、本実施の形態に係るパワー半導体装置の動作時の様子を説明するための断面図である。パワー半導体装置が動作すると、半導体素子２の発熱により装置全体の温度が上昇する。
このとき、膨張部材９の線膨張係数が封止材８よりも大きいため、膨張部材９は封止材８内で図２に示すように膨らむ。その結果、封止材８内に図２に示す圧縮力Ｆ１が発生する。
圧縮力Ｆ１により、アルミワイヤ１と半導体素子２の接合部が上から押さえられ、ヒートサイクルによるき裂進展が抑制される。その結果、半導体素子２とアルミワイヤ１の剥離を防止することができる。
以上にように、本実施の形態に係るパワー半導体装置は、封止材８内に、封止材８よりも大きな線膨張係数を持つ膨張部材９を配置している。そのため、パワー半導体装置の動作に伴う半導体素子２の温度上昇時に、膨張部材９の膨張により、図２に示すような圧縮力Ｆ１が発生する。その結果、アルミワイヤ１と半導体装置２の接合部のき裂進展を抑制し、剥離を防止することができる。そして、パワー半導体装置の長寿命化を達成することができる。
なお、半導体素子２とベース板６の接合方式は、ベース板６が外部電極を兼ねる場合のように、絶縁基板５等を介さずに、半導体素子２、配線パターン４の下に直接ベース板６を接合する方式等、他の接合方式であってもよい。また、トランスファモールド方式により封止されたパワー半導体装置のように、ケース７がない場合であってもよい。このような場合であっても、封止材８に膨張部材９を混入して半導体素子２を封止することで、封止材８中に膨張部材９を配置することができる。
以下の他の実施の形態に係るパワー半導体装置おいても同様である。
＜実施の形態２＞
図３は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。図３では、多数の膨張部材９が封止材８内に分散して配置されている。その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し重複する説明は省略する。
次に、本実施の形態に係るパワー半導体装置の製造方法について説明する。実施の形態１と同様の手順にしたがって、ケース７の側壁部をベース板６上に形成する。次に、図３に示すように、膨張部材９を分散して配置するために、まず、多数の膨張部材９を予め作製する。そして、予め膨張部材９を封止材８中に混ぜ合わせておく。次に、膨張部材９を混ぜ込んだ封止材８によりケース７を充填することで、封止材８内に、一様に膨張部材９を分散配置する。
本実施の形態に係るパワー半導体装置は、膨張部材９を分散配置することにより接合部の真上に膨張部材９を配置しなくても、複数の膨張部材９の膨張による圧縮力Ｆ１が重畳的に接合部に加わる。
そのため、ヒートサイクルによるアルミワイヤ１と半導体素子２の接合部のき裂進展を抑制し、アルミワイヤ１の剥離を防止することができ、パワー半導体装置の長寿命化を達成することができる。
＜実施の形態３＞
図４は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。図４に示すパワー半導体装置では、ベース板６の半導体装置との接合面が凹凸の形状になるように加工され、ベース板６の主面に凹部を有している。そして、ベース板６に形成された凹部に半導体素子部１０を配置している。すなわち、半導体素子部１０を構成する半導体素子２（図１参照）は、凹部内に配置される。
その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
なお、この半導体素子部１０の下には、実施の形態１と同様に絶縁基板５等が存在するが簡略化のため省略している。以下の実施の形態においても同様である。
ベース板６は、プレス加工等の機械加工等により容易に形成できる。また、ベース板６の半導体装置との接合面に対応する部分に凹凸形状を形成した金型を用いて、溶湯法により形成してもよい。
本実施の形態に係るパワー半導体装置は、ベース板６に凹凸形状を形成し、凹部に半導体素子部１０を配置している。そのため、パワー半導体装置の動作時に、膨張部材９の膨張により生じる圧縮力Ｆ１をアルミワイヤ１と半導体装置２の接合部に与え易くなる。
その結果、アルミワイヤ１と半導体装置２の接合部のヒートサイクルによるき裂進展を抑制し、剥離を防止することができる。そして、パワー半導体装置の長寿命化を達成することができる。
＜実施の形態４＞
図５は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置では、半導体素子部１０を囲うように、上面からみて環状の突起部１７が形成されている。突起部１７の上部は開口されている。そして膨張部材９は、前記突起部１７によって区切られた半導体素子部１０を構成する半導体素子２を含む領域内に配置されている。
その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
次に本実施の形態１に係るパワー半導体装置の製造方法について説明する。まず、半導体素子部１０を図示しない絶縁基板等を介してベース板６上に設置する。このとき、半導体素子部１０は、突起部１７に囲われた領域内に設置する。そして、半導体素子部１０間をアルミワイヤにより接続する。
ここで、突起部１７の上部は、半導体素子部１０のベース板６上への設置作業、やアルミワイヤ１の接続作業に邪魔にならない程度に十分開口されている。
また、図１に示したように、図示しない外部電極と半導体素子部１０を接続する必要がある場合には、突起部１７上部の開口部を介して接続するようにしてもよいし、突起部１７の側壁に別の開口部を設け、その別の開口部を介して接続するようにしてもよい。
その後、突起部１７によって区切られた半導体素子２を含む領域内に、膨張部材９を混入して封止材８を流し込む。また、突起部１７で区切られた領域外には、封止材８のみを流し込む。そうして、ケース７内を封止材８により充填したのち、ケース７上部に蓋をし、ケース７内を密封する。
ベース板６にケース７内を区切るように突起部１７が形成されている。そして、封止材８のうち、突起部１７によって区切られた領域内に膨張部材９が分散して配置されている。
突起部１７より区切られた領域内に膨張部材９が分散して配置されているので、ケース７全領域に膨張部材９が分散している場合に比べ、より効率的に大きな圧縮力を接合部に与えることができる。
なお、突起部１７の形状は、ケース７内を区切ることができればよく、環状である必要はない。例えば、板状であってもよい。板状に形成することで、より容易にベース板６を加工することができ、材料コストも削減することができる。
＜実施の形態５＞
図６は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置では、ケース７に棒状の膨張部材である棒状膨張部材１１が接合されている。棒状膨張部材１１は、ケース７内の半導体装置部１０に対向する面に接合されている。そして、その棒状膨張部材１１の下に、半導体素子部１０とアルミワイヤ１の接合部が配置されている。また、棒状膨張部材１１は、封止材８の線膨張係数よりも大きな（高い）線膨張係数を持つ材料が選択されている。
その他の構成は実施の形態１と同様であり、実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。
次に本実施の形態に係るパワー半導体装置の製造方法について説明する。実施の形態１と同様にして、半導体素子部１０を絶縁基板（図示せず）を介してベース板６上に設置する。その後、アルミワイヤ１により半導体素子部１０と外部電極（図示せず）等を接続する。そして、ケース７の側壁部をベース板６上に設置する。
また、予めケース７の蓋部には、半導体素子部１０に対応する位置に棒状膨張部材１１を接着しておく。そして、ケース７の側壁部内に封止材８を充填後、棒状膨張部材１１を備えた蓋によりケース７内を密封する。
本実施の形態に係るパワー半導体装置は、半導体素子部１０の上部に棒状線膨張材１１が設置されている。
棒状膨張部材１１は、封止材８よりも高い線膨張係数を有しているので、半導体装置の温度上昇に伴い、図６に示すように、アルミワイヤ１と半導体素子部１０の接合部を上から押す圧縮力Ｆ１が発生する。
そのため、アルミワイヤ１と半導体装置２の接合部のヒートサイクルによるき裂進展を抑制して剥離を防止することができ、パワー半導体装置の長寿命化を達成することができる。
また、棒状膨張部材１１を半導体素子２と配線１の接合部に対応する位置に予め接合することで容易に接合部に圧縮力Ｆ１を加えることができる。
さらに、封止材８中に膨張部材９を混ぜて封止できないような場合等であっても、請求項１と同様の効果を得ることが可能となる。
＜実施の形態６＞
図７は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。
本実施の形態に係るパワー半導体装置は、実施の形態２に係るパワー半導体装置と、実施の形態５に係る半導体装置の組み合わせであって、実施の形態２又は５と同一の構成には同一の符号を付し、重複する説明は省略する。
本実施の形態に係るパワー半導体装置は、図７に示すように、ケース７に棒状膨張部材１１が接合され、さらに封止材８内に膨張部材９が分散して配置されている。そのため、実施の形態５に比べて、より大きな圧縮力Ｆ１がアルミワイヤ１と半導体素子部１０との接合部に働き、よりき裂進展の抑制効果を得ることができる。
＜実施の形態７＞
図８は、本実施の形態に係るパワー半導体装置の構成を示す断面図である。また図９は、図８における接合部Ａの近傍を拡大した拡大図である。
半導体素子２とアルミワイヤ１の接合部を低線膨張封止材（低線膨張部材）１２で覆っている。そして、その低線膨張封止材１２の外側を、低線膨張封止材１２よりも線膨張係数の高い高線膨張封止材１３により封止している。
封止材としての高線膨張封止材１３よりも線膨張係数の低い低線膨張封止材１２によって、半導体素子２とアルミワイヤ１の接合部は覆われている。
低線膨張封止材１２は、例えばエポキシ樹脂であり、高線膨張封止材１３は、例えばＡＢＳ樹脂やシリコーンゴムである。
その他の構成は、実施の形態１と同様であり同一の構成には同一の符号を付し、重複する説明は省略する。
次に本実施の形態に係るパワー半導体装置の製造方法について説明する。
実施の形態１と同様の手順にしたがって、半導体素子部１０を絶縁基板５を介してベース板６上に設置する。そして、ケース７の側壁部をベース板６上に形成する。
その後、アルミワイヤ１と半導体素子２等を接合する。アルミワイヤ１と半導体素子２の接続は、例えば超音波接合法や半田により接合される。
次に、アルミワイヤ１と半導体素子２の接合部を覆うように、低線膨張封止材１２を上から落とす。その後、ケース７の側壁部内に高線膨張封止材１３を流し込み、半導体素子２を封止する。その後、蓋をしてケース７内を密封する。そうして図８に示すパワー半導体装置を得る。
本実施の形態に係るパワー半導体装置は、アルミワイヤ１の接合部を低線膨張封止材１２で覆い、低線膨張封止材１２の外側を高線膨張封止材１３により封止している。
そのため、図９に示すように、パワー半導体装置の動作時には、半導体素子２の温度上昇に伴う高線膨張封止材１３の膨張により、低線膨張封止材１２を加圧するように圧縮力Ｆ１が発生する。そして、低線膨張封止材１２を介してアルミワイヤ１の接合部を加圧することが可能となる。
その結果、ヒートサイクルによるアルミワイヤ１と半導体装置２の接合部のき裂進展を抑制し、剥離を防止することができる。そして、パワー半導体装置の長寿命化を達成することができる。
さらに、図１０に示すように、高線膨張封止材１３内に、膨張部材９を分散して配置するようにしてもよい。図１０は、本実施の形態に係るパワー半導体装置の変形例の構成を示す断面図である。
膨張部材９は、高線膨張封止材１３よりもさらに膨張係数の高い材料が選ばれている。高線膨張封止材１３内に、膨張部材９を分散させることにより、より大きな圧縮力Ｆ１が接合部に加えられ、よりき裂進展抑制効果を得ることができる。
実施の形態１に係るパワー半導体装置の構成を示す断面図である。 実施の形態１に係るパワー半導体装置の動作時の様子を説明するための断面図である。 実施の形態２に係るパワー半導体装置の構成を示す断面図である。 実施の形態３に係るパワー半導体装置の構成を示す断面図である。 実施の形態４に係るパワー半導体装置の構成を示す断面図である。 実施の形態５に係るパワー半導体装置の構成を示す断面図である。 実施の形態６に係るパワー半導体装置の構成を示す断面図である。 実施の形態７に係るパワー半導体装置の構成を示す断面図である。 実施の形態７に係るパワー半導体装置において、半導体素子とアルミワイヤとの接合部近傍の構成を示す拡大図である。 実施の形態７に係るパワー半導体装置の変形例の構成を示す断面図である。
符号の説明
１ アルミワイヤ、２ 半導体素子、３ 半田層、４ 配線パターン、５ 絶縁基板、６ ベース板、７ ケース、８ 封止材、９ 膨張部材、１０ 半導体素子部、１１ 棒状膨張部材、１２ 低線膨張封止材、１３ 高線膨張封止材。

Claims (10)

  1. 半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、
    前記封止材は、その内部に膨張部材を備え、
    前記膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とするパワー半導体装置。
  2. 前記膨張部材は、前記配線と前記半導体素子の接合部を臨む位置に配置されることを特徴とする請求項１に記載のパワー半導体装置。
  3. 前記封止材は、複数個の前記膨張部材を備え、
    前記複数個の膨張部材は、前記封止材中に分散して配置されていることを特徴とする請求項１又は２に記載のパワー半導体装置。
  4. 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースを備え、
    前記ベース板は、主面に凹部を有し、
    前記半導体素子は、前記凹部内に配置されることを特徴とする請求項１から３の何れかに記載のパワー半導体装置。
  5. 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースを備え、
    前記ベース板は、突起部を備え、
    前記膨張部材は、前記突起部によって区切られた前記半導体素子を含む領域内の前記封止材中に配置されていることを特徴とする請求項１から３の何れかに記載のパワー半導体装置。
  6. 前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースと、
    前記ケース内の前記半導体素子と対向する面に接合された棒状膨張部材と、
    を備え、
    前記棒状膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とする請求項１から３の何れかに記載のパワー半導体装置。
  7. 前記ベース板は、突起部を備え、
    前記膨張部材は、前記突起部によって区切られた前記半導体素子を含む領域内の前記封止材中に配置されていることを特徴とする請求項６に記載のパワー半導体装置。
  8. 半導体素子と配線を封止材で覆って封止したパワー半導体装置であって、
    前記半導体素子および前記配線を囲うように、前記半導体素子が配置されたベース板上に形成され、その内部に前記封止材が充填されたケースと、
    前記ケース内の前記半導体素子と対向する面に接合された棒状膨張部材と、
    を備え、
    前記棒状膨張部材は、前記封止材よりも線膨張係数が高いことを特徴とするパワー半導体装置。
  9. 前記ベース板は、主面に凹部を有し、
    前記半導体素子は、前記凹部内に配置されることを特徴とする請求項６又は８に記載のパワー半導体装置。
  10. 前記封止材よりも線膨張係数が低い低線膨張部材をさらに備え、
    前記低線膨張部材は、前記半導体素子と前記配線との接合部を覆っていることを特徴とする請求項１から９の何れかに記載のパワー半導体装置。
JP2005065380A 2005-03-09 2005-03-09 パワー半導体装置 Active JP4471871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005065380A JP4471871B2 (ja) 2005-03-09 2005-03-09 パワー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005065380A JP4471871B2 (ja) 2005-03-09 2005-03-09 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2006253287A true JP2006253287A (ja) 2006-09-21
JP4471871B2 JP4471871B2 (ja) 2010-06-02

Family

ID=37093470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005065380A Active JP4471871B2 (ja) 2005-03-09 2005-03-09 パワー半導体装置

Country Status (1)

Country Link
JP (1) JP4471871B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079962A (ja) * 2010-10-04 2012-04-19 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079962A (ja) * 2010-10-04 2012-04-19 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4471871B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
EP2600399B1 (en) Power semiconductor device
JP6300633B2 (ja) パワーモジュール
JP5955343B2 (ja) 半導体装置とその製造方法
EP2621033B1 (en) Semiconductor laser device
JP2003264265A (ja) 電力用半導体装置
KR20120034560A (ko) 파워 모듈 및 그 제조방법
JP2019067886A (ja) 半導体装置
JP2006344770A (ja) 半導体モジュールおよび半導体装置
JPWO2018055667A1 (ja) 半導体装置
JP2016004941A (ja) 半導体装置及びパワーモジュール
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP4367376B2 (ja) 電力半導体装置
JP2015090965A (ja) 半導体装置
JP2011091259A (ja) 半導体モジュールおよびその製造方法
JP5899680B2 (ja) パワー半導体モジュール
JP4471871B2 (ja) パワー半導体装置
JP2013026296A (ja) パワーモジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP4375299B2 (ja) パワー半導体装置
JP5092274B2 (ja) 半導体装置
JP3994945B2 (ja) 半導体装置および半導体装置の製造方法
JP2020129605A (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP6698965B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2009231685A (ja) パワー半導体装置
JP2007012725A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150