JP2012079962A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012079962A
JP2012079962A JP2010224706A JP2010224706A JP2012079962A JP 2012079962 A JP2012079962 A JP 2012079962A JP 2010224706 A JP2010224706 A JP 2010224706A JP 2010224706 A JP2010224706 A JP 2010224706A JP 2012079962 A JP2012079962 A JP 2012079962A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring
semiconductor device
pressing member
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010224706A
Other languages
English (en)
Other versions
JP5328740B2 (ja
Inventor
Seiki Hiramatsu
星紀 平松
Takashi Nishimura
隆 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010224706A priority Critical patent/JP5328740B2/ja
Publication of JP2012079962A publication Critical patent/JP2012079962A/ja
Application granted granted Critical
Publication of JP5328740B2 publication Critical patent/JP5328740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】半導体素子が繰り返し高温で動作してヒートサイクルを受ける場合も、接合材のクラックや配線の劣化による動作不良を起こし難い信頼性の高い半導体装置を提供する。
【解決手段】絶縁基板上１に設けられた電極パターン２上面に接合材７，７０を介して半導体素子５，６が固着された半導体素子基板４を金属のベース板１０上に配置し、少なくとも絶縁基板および半導体素子を封止樹脂１２により被覆した半導体装置において、半導体素子の電極パターンに接合された面とは逆の面の一部と接触するように、封止樹脂よりも線膨張率が大きい膨張押圧部材９を封止樹脂で被覆されるように設けた。
【選択図】図２

Description

この発明は、半導体装置、特に高温で動作する半導体装置の実装構造に関するものである。
産業機器や電鉄、自動車の進展に伴い、それらに使用される半導体素子の使用温度も向上している。近年、高温でも動作する半導体素子の開発が精力的に行われ、半導体素子の小型化や高耐圧化、高電流密度化が進んでいる。特に、SiCやGaNなどのワイドバンドギャップ半導体は、Si半導体よりもバンドギャップが大きく、半導体装置の高耐圧化、小型化、高電流密度化、高温動作が期待されている。このような特徴を持つ半導体素子を装置化するためには、半導体素子が１５０℃以上の高温で動作する場合も、接合材のクラックや配線の劣化を抑えて半導体装置の安定な動作を確保する必要がある。
このような概念に基づいて、例えば特許文献１では、ポリイミドまたは、ポリエーテルアミドを用いて半導体素子を２度コーティングする３層構造にし、半導体素子に近いコーティング材の弾性率が、その上のコーティング層の弾性率よりも大きくする方法が提案されている。また、特許文献２では、シリコーンゴムを用いて半導体素子をコーティングし、その上から封止樹脂で封止する方法が提案されている。
特開平１０−２０９３４４号公報 特開平８−３３０４７７号公報
しかしながら、特許文献１に示された方法では、半導体素子に近いコーティング材の弾性率を高くしてあるが、半導体素子に近いコーティングの弾性率が高いと、半導体素子との間に発生する熱応力が高く、パワーサイクル試験やヒートサイクル試験などの信頼性試験で、コーティング樹脂の剥離やクラックが発生し、その結果、半導体素子の絶縁性や半導体素子を搭載する接合材にクラックや剥離が発生して半導体装置の信頼性を損ねるという課題があった。また、特許文献２に示された方法の様に半導体素子と配線を一体にコーティングすると、水分の浸入は防げるがコーティングの樹脂の膨張収縮により、配線を疲労破壊させてしまったり、半導体装置の信頼性を著しく損ねてしまったりする課題があった。
この発明は、上記のような問題点を解決するためになされたものであり、半導体素子が繰り返し高温で動作してヒートサイクルを受ける場合も、接合材のクラックや配線の劣化による動作不良を起こし難い信頼性の高い半導体装置を得ることを目的とする。
この発明は、絶縁基板上に設けられた電極パターン上面に接合材を介して半導体素子が固着された半導体素子基板を金属のベース板上に配置し、少なくとも絶縁基板および半導体素子を封止樹脂により被覆した半導体装置において、半導体素子の電極パターンに接合された面とは逆の面の一部と接触するように、封止樹脂よりも線膨張率が大きい膨張押圧部材を封止樹脂で被覆されるように設けたものである。
この発明に係る半導体装置は上記のように構成されているため、高温動作時に膨張押圧部材が膨張しようとする圧力により、接合材に圧力が印加されるため、接合材の膨張が抑えられる結果、熱サイクルによる膨張収縮が抑えられて接合材のクラックや配線の劣化による動作不良を起こし難い信頼性の高い半導体装置を得ることができる。
この発明の実施の形態１による半導体装置の概略構造を封止樹脂および配線を省略して示す上面図である。 この発明の実施の形態１による半導体装置の、図１のＡ−Ａ位置での断面図である。 この発明の実施の形態１による半導体装置の要部の一例を示す拡大断面図である。 この発明の実施の形態２による半導体装置の、図１のＡ−Ａ位置に相当する位置での断面図である。 この発明の実施の形態３による半導体装置の要部の一例を示す拡大断面図である。 この発明の実施の形態４の実施例３による半導体装置の寿命試験結果を示す表である。 この発明の実施の形態４の実施例１による半導体装置のパワーサイクル試験結果を示す表である。 この発明の実施の形態４の実施例２による半導体装置のパワーサイクル試験結果を示す表である。 この発明の実施の形態４の実施例３による半導体装置パワーサイクル試験結果を示す表である。 この発明の実施の形態５による半導体装置の製造工程を示すフロー図である。
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の構造であって、封止樹脂と配線を省略して示す基本構造の上面図、図２は図１のＡ−Ａ位置に相当する位置で切断した断面図であり封止樹脂１２と配線１３を含めて示している。絶縁基板１の上面に電極パターン２、裏面に裏面電極３が貼られた半導体素子基板４の電極パターン２の表面に半導体素子５、６がはんだなどの接合材７、７０で固着されている。ここで、例えば半導体素子５は大電流を制御するＭＯＳＦＥＴのような電力用半導体素子であり、半導体素子６は例えば電力用半導体素子５に並列に設けられる還流用のダイオードである。半導体素子基板４は裏面電極３側がベース板１０に固着されており、ベース板１０が底板となり、このベース板１０とケース側板１１とでケースが形成され、このケース内に封止樹脂１２を注入してモールドする。各半導体素子には各半導体素子の電極などを外部に電気接続するための配線１３が接続され、配線１３が端子１４に接続されている。大電流を制御し発熱が大きい電力用半導体素子５の上面（電極パターン２に接合された面とは逆の面）には、この上面の一部と接触するように膨張押圧部材９が５箇所設けられている。また、膨張押圧部材９１が、接合材７が半導体素子５の周囲にはみ出した部分を覆うように設けられている。一方、発熱が小さい半導体素子６には膨張押圧部材を設けていない。
本発明は、電力用半導体素子として、１５０℃以上で動作する半導体素子に適用すると効果が大きい。特に、炭化珪素（SiC）、窒化ガリウム（GaN）系材料またはダイヤモンドといった材料で形成された、珪素（Si）に比べてバンドギャップ大きい、いわゆるワイドバンドギャップ半導体に適用すると効果が大きい。また、図１では、一つのモールドされ
た半導体装置に半導体素子が４個しか搭載されていないが、これに限定するものではなく、使用される用途に応じて必要な個数の半導体素子を搭載することができる。
電極パターン２、裏面電極３、ベース板１０および端子１４は、通常銅を用いるが、これに限定するものではなく、アルミや鉄を用いても良く、これらを複合した材料を用いても良い。また表面は、通常、ニッケルメッキを行うが、これに限定するものではなく、金や錫メッキを行っても良く、必要な電流と電圧を半導体素子に供給できる構造であれば構わない。また、銅/インバー/銅などの複合材料を用いても良く、SiCAl、CuMoなどの合金
を用いても良い。また、端子１４及び電極パターン２は、封止樹脂１２に埋設されるため、樹脂との密着性を向上させるため表面に微小な凹凸を設けても良く、化学的に結合するようにシランカップリング剤などで接着補助層を設けても良い。
半導体素子基板４は、Al2O3、SiO2、AlN、BN、Si3N4などのセラミックの絶縁基板１に
銅やアルミの電極パターン２および裏面電極３を設けてあるものを指す。半導体素子基板４は、放熱性と絶縁性を備えることが必要であり、上記に限らず、セラミック粉を分散させた樹脂硬化物、あるいはセラミック板を埋め込んだ樹脂硬化物のような絶縁基板１に電極パターン２および裏面電極３を設けたものでも良い。また、絶縁基板１に使用するセラミック粉は、Al2O3、SiO2、AlN、BN、Si3N4などが用いられるが、これに限定するもので
はなく、ダイヤモンド、SiC、B2O3、などを用いても良い。また、シリコーン樹脂やアク
リル樹脂などの樹脂製の粉を用いても良い。粉形状は、球状を用いることが多いが、これに限定するものではなく、破砕状、粒状、リン片状、凝集体などを用いても良い。粉体の充填量は、必要な放熱性と絶縁性が得られる量が充填されていれば良い。絶縁基板１に用いる樹脂は、通常エポキシ樹脂が用いられるが、これに限定するものではなく、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂などを用いても良く、絶縁性と接着性を兼ね備えた材料であれば構わない。
配線１３は、アルミまたは金でできた断面が円形の線体を用いるが、これに限定するものではなく、例えば断面が方形の銅板を帯状にしたものを用いても良い。また図２では、半導体素子に３本の配線しか施されていないが、これに限定するものではなく、半導体素子の電流密度などにより、必要な本数を設けることができる。また、配線１３は、銅や錫などの金属片を溶融金属で接合しても良く、必要な電流と電圧を半導体素子に供給できる構造であれば構わない。
封止樹脂１２および膨張押圧部材９は、通常、エポキシ樹脂を用いるが、これに限定するものではなく、シリコーン樹脂やポリイミド樹脂、アクリル樹脂などを用いることもできる。また、通常は熱膨張率などを調整するためAl2O3、SiO2などのセラミック粉を添加
して用いるが、これに限定するものではなく、AlN、BN、Si3N4、ダイヤモンド、SiC、B2O3などを添加しても良く、シリコーン樹脂やアクリル樹脂などの樹脂製の粉を添加しても
良い。粉形状は、球状を用いることが多いが、これに限定するものではなく、破砕状、粒状、リン片状、凝集体などを用いても良い。粉体の充填量は、必要な流動性や絶縁性や接着性が得られる量であれば良い。
ここで、膨張押圧部材９および９１と封止樹脂１２は、添加物などが異なり、膨張押圧部材９および９１の線膨張率は封止樹脂１２の線膨張率よりも大きい材料となっている。膨張押圧部材９および９１が封止樹脂１２に密着して覆われるように設けられており、膨張押圧部材９および９１の線膨張率が封止樹脂１２の線膨張率よりも大きいため、半導体素子５の発熱により温度が上がった場合、膨張押圧部材９および９１が封止樹脂１２よりも膨張しようとするため圧力が発生する。このため、半導体素子５の上面に設けられた膨張押圧部材９により半導体素子５を電極パターン２側に押し付ける圧力がかかる。また、接合材７の周辺に設けられた膨張押圧部材９１により接合材７に直接圧力がかかる。以上
のようにして、接合材７の膨張を抑える力が働き、接合材７の剥離や亀裂を抑制することができる。
図１に示す半導体装置では、膨張押圧部材は、半導体素子上に５箇所、接合材の周囲全面に設けたが、これに限定するものではなく、膨張押圧部材が膨張することにより半導体素子および接合材に圧力が印加される位置であれば、必要な箇所に設けて良い。ただし、配線１３の下部に接しないよう設けるのが好ましい。
図３に膨張押圧部材９が半導体素子５の上部に設けられた、封止樹脂１２で覆われる前の様子の一例の要部拡大図を示す。ここでは、膨張押圧部材９は、ディスペンサを用いて突起状に形成している。膨張押圧部材９を突起状に形成することで、温度が上昇して線膨張率がより小さい封止樹脂１２で覆われた状態で半導体素子５を抑える圧力を強くすることができる。ただし、膨張押圧部材９を、未硬化の樹脂溶液を多数の細孔から噴射して設けても良く、必要な形状の型を設けて成形しても良い。
半導体素子が高温で動作すると、半導体素子の周囲にある封止樹脂、コーティングや接合材が熱膨張し、半導体素子が動作を止めると、熱収縮が起こる。従来の半導体装置では、この際に接合材に剥離や亀裂が発生し、半導体装置の信頼性を著しく低下させていた。しかしながら、上述したように、半導体素子の上部や接合材の周辺に封止樹脂１２より線膨張率の大きな膨張押圧部材９や９１が存在すると、半導体素子や接合材が膨張する際も線膨張率の高い膨張押圧部材９や９１が封止樹脂１２よりも膨張しようとするため圧力が発生して、接合材７の膨張を抑えるため、接合材の膨張・収縮の熱サイクルが抑制され接合材の剥離や亀裂を防止することができ、信頼性の高い半導体装置を得ることができる。
なお、図１、図２では、膨張押圧部材を半導体素子５の上面５箇所および接合材７の周辺に設けたが、接合材７の周辺には必ずしも設ける必要は無い。膨張押圧部材は、少なくとも、半導体素子５の上面、すなわち半導体素子５の電極パターン２に接合された面とは逆の面の一部と接触するように設けることで、本発明の効果を奏する。また、膨張押圧部材９１を接合材７の周辺に設ける場合、半導体素子５と電極パターン２との間から外部に露出している接合材７を被覆するように設ければ良い。
実施の形態２．
図４は、本発明の実施の形態２による半導体装置の構造を示す断面図である。図４において、図２と同一符号は、同一または相当する部分を示す。本実施の形態２では、配線１３１、１３２として銅板を用いている。高温になる半導体素子５への配線１３１は接合材７１で接合されており、配線１３１の上部に膨張押圧部材９２を設けている。一方、半導体素子６と配線１３２が接合材７２で接合されているが、半導体素子６は発熱が少なく温度上昇が小さいため、接合材７２の膨張も小さいので膨張押圧部材は設けていない。
本実施の形態２では、半導体素子５の上部に設けた膨張押圧部材９や、半導体素子５と電極パターン２の接合材７の周辺に設けた膨張押圧部材９１に加えて、配線１３１の上部（半導体素子と接合された面とは反対の面）に膨張押圧部材９２を設けた。このため、半導体素子５が発熱して高温となった場合、半導体素子５と電極パターン２とを接合する接合材７だけでなく、半導体素子５と配線１３１とを接合する接合材７１にも圧力がかかり、接合材７１の膨張を抑える。このため、半導体素子５と電極パターン２とを接合する接合材７だけでなく、半導体素子５と配線１３１とを接合する接合材７１についても剥離や亀裂を防止することができ、信頼性の高い半導体装置を得ることができる。
実施の形態３．
図５は、本発明の実施の形態３による半導体装置の構造を示す要部断面図であり、封止
樹脂１２で覆われる前の様子を示している。図５において、図２と同一符号は、同一または相当する部分を示す。膨張押圧部材は配線と接触しない状態が望ましいが、本実施の形態３では、半導体素子５の上部に設けられた膨張押圧部材９が一部配線１３と接触している。ただし、配線１３の半導体素子５と接合された部分と、膨張押圧部材９が半導体素子５と接触する部分とが連続するように膨張押圧部材９と配線１３が接触しており、図５に示すように、半導体素子５の表面から膨張押圧部材９が配線１３に接触している高さＨが定義できる。また、配線１３の半導体素子５の表面からの高さ、すなわち配線１３の厚みをＬとする。種々実験した結果、接触部が増加して膨張押圧部材９が配線１３に接触している高さＨがＬよりも大きくなると、接合材７の剥離や亀裂を防止する効果が少なくなることが判った。
これは、膨張押圧部材９が配線１３に接触していると、半導体素子５が発熱して膨張押圧部材９が膨張した場合、配線１３に図５の横方向の力が発生して、配線１３を押すことになる。一方、発熱が止まると膨張押圧部材９が収縮するため、配線１３に膨張とは逆の力が発生して、配線１３を引っ張る事になる。このため、パワーサイクル時の膨張、収縮により配線が疲労破壊するためと考えられる。よって、膨張押圧部材９が配線１３に接触している高さＨがＬよりも小さい状態が好ましく、より好ましいのは、膨張押圧部材９が配線１３に接触しない状態である。
実施の形態４．
本実施の形態４では、パワーサイクル試験用の半導体装置モジュールを、種々の材料による膨張押圧部材を用いて作製し、パワーサイクル試験を行った結果を実施例として示す。図６は、パワーサイクル試験を行ったモジュールの上面図であり、配線および封止樹脂は省略して示しているが、試験を行ったモジュールは半導体素子５と端子１４との間には配線が設けられ、図２と同様、封止樹脂で覆われている。図６において図１と同一符号は同一または相当する部分を示す。モジュール内部には、SiC半導体素子５を１個搭載し、半導体素子５の上面に膨張押圧部材９を５箇所、接合材の周辺に膨張押圧部材９１を設けている。
実施例１．
図７に、封止樹脂１２に線膨張率が24ppmのサンユレック製ＥＸ-550（エポキシ樹脂）
を用いて、膨張押圧部材の線膨張率を変えたときのパワーサイクル試験の結果を示す。パワーモジュールには、ベース板１０のサイズが50×92×3mm、AlNを用いた絶縁基板１のサイズが23.2×23.4×1.12mm、SiCを用いた半導体素子５のサイズが5×5×0.35mm、接合材
には千住金属製M731、ポリフェニレンサルファイド（PPS）を用いたケース側板１１、直
径が0.4mmのアルミを用いた配線１３を使用した。封止樹脂１２として線膨張率24ppmを用いるのは、銅のベース板１０の線膨張率と同程度とするためであり、通常、封止樹脂の線膨張率はほぼこの程度の線膨張率に設定される。
パワーサイクル試験は、半導体素子５の温度が175℃になるまで通電し、その温度に達
したら通電を止め、半導体素子５の温度が85℃になるまで冷却し、これを１サイクルとして、通電、通電停止を繰り返し行った。
図７の例１について説明する。膨張押圧部材９および９１は、ソマール製E-530（エポ
キシ樹脂）にデンカ製の平均粒径5umのシリカフィラーを48vol%添加し、線膨張率を約30ppmに調整した。この時、パワーサイクル試験の結果は110000サイクルで配線が溶断することがわかった。また、半導体素子下の接合材にはクラックが発生していたことから、接合材のクラックにより、半導体素子５の熱が放熱できなくなり、配線が溶断したと考えられる。一方、膨張押圧部材を設けない構造であれば、パワーサイクル寿命は約100000サイクルであった。
次に、例２について説明する。膨張押圧部材９および９１は、ソマール製E-530にデン
カ製の平均粒径5umのシリカフィラーを35vol%添加し、線膨張率を約40ppmに調整した。この時、パワーサイクル試験の寿命は約180000サイクルに達することがわかった。
次に、例３について説明する。膨張押圧部材９および９１に、線膨張率が300ppmの東レダウコーニング製JCR69101（シリコーン樹脂）を用いて、パワーサイクル試験した結果、寿命が約200000サイクルに達することがわかった。
次に、例４について説明する。膨張押圧部材９および９１に、線膨張率が1000ppmの東
レダウコーニング製SE1885M（シリコーン樹脂）を用いて、パワーサイクル試験した結果
、寿命が約190000サイクルに達することがわかった。
以上のように、封止樹脂１２の線膨張率が24ppmのとき、膨張押圧部材９および９１と
して、線膨張率40ppm以上のものを用いるとパワーサイクル試験における長寿命化の効果
が大きいことが判った。また、線膨張率が1000ppmより大きい樹脂硬化物は架橋が少なく
、液体に近くなるため実用的ではない。このように、膨張押圧部材の線膨張率は40ppm以
上1000ppm以下が好ましい。
実施例２．
図８に、封止樹脂に線膨張率が19ppmのLOCTITE製FP-4450HF（エポキシ樹脂）を用いて
、膨張押圧部材の線膨張率を変えたときのパワーサイクル試験の結果を示す。パワーモジュールには、ベース板１０のサイズが85×120×3mm、Si3N4を用いた絶縁基板１のサイズが23.2×23.4×1.12mm、SiCを用いた半導体素子５のサイズが5×5×0.35mm、接合材には千住金属製M731、ポリフェニレンサルファイド（PPS）を用いたケース側板１１、直径が0.4mmのアルミを用いた配線１３を部材に使用した。
ソマール製E-530にデンカ製の平均粒径5umのシリカフィラーを48vol%添加し、線膨張率を約30ppmに調整した膨張押圧部材を用いると、図８の例５に示す様に、120000サイクル
で寿命に達する事がわかった。また、例６から例８に示す様に膨張押圧部材の線膨張率が40〜1000ppmの範囲であれば、膨張押圧部材を設けない時（パワーサイクル寿命：110000
サイクル）に比べて、半導体装置の信頼性が向上することがわかった。この実施例２においても、膨張押圧部材の線膨張率は40ppm以上1000ppm以下が好ましいことがわかった。
実施例３．
図６に示した試験用モジュールの配線として図４と同様の銅板の配線を用いた構造でパワーサイクル試験した結果を図９に示す。封止樹脂に線膨張率が24ppmのサンユレック製
ＥＸ-550を用いて、膨張押圧部材の線膨張率を変えたときのパワーサイクル試験の結果を示す。パワーモジュールには、ベース板１０のサイズが50×92×3mm、AlNを用いた絶縁基板１のサイズが23.2×23.4×1.12mm、SiCを用いた半導体素子５のサイズが5×5×0.35mm
、接合材には千住金属製M731、ポリフェニレンサルファイド（PPS）を用いたケース側板
１１、厚さが0.5mmの銅板を用いた配線を部材に使用した。
ここでも、膨張押圧部材を設けないパワーモジュールのパワーサイクル試験の寿命は、約180000サイクルであるのに対し、図９の例１０から例１２に示す様に膨張押圧部材の線膨張率が40〜1000ppmであれば、半導体装置の信頼性が向上することがわかった。
以上、実施例１〜３で示したように、封止樹脂１２の線膨張率が20ppm前後のとき、膨
張押圧部材９および９１として、線膨張率40ppm以上のものを用いるとパワーサイクル試
験における長寿命化の効果が大きいことが判った。また、線膨張率が1000ppmより大きい
樹脂硬化物は、液体に近くなるため実用的ではない。封止樹脂１２の線膨張率は、モジュールに用いられる他の材料、特にベース板の線膨張率に近い線膨張率に設定されるため、通常20ppm前後に設定される。従って、膨張押圧部材の線膨張率は40ppm以上1000ppm以下が好ましい。
実施の形態５．
本実施の形態５では、本発明の膨張押圧部材を設けた半導体装置の製造方法について説明する。図１０に半導体装置の製造工程のフロー図を示す。以下、実施の形態４で説明したパワーサイクル試験に用いたモジュールの作製を例にとって説明する。サイズが40×80×3mmの銅のベース板１０上に接合材（第一の接合材とも称する）である千住金属製M731
ペーストを塗布し、水素還元下で、290℃に加熱し、接合材が溶融したら、サイズが40×50×1.12mmのＡｌＮ絶縁基板１の表裏面に0.4mm厚の銅の電極パターン２、裏面電極３が設けられた半導体素子基板４を搭載してベース板１０と接合する（ＳＴ１）。接合後は、室温まで冷却し、半導体素子基板の表面に接合材（第二の接合材とも称する）である千住金属製M20ペーストを塗布する。この第二の接合材の融点は第一の接合材の融点より低い。
水素還元した後、260℃（第二の接合材の融点よりも高く第一の接合材の融点よりも低い
温度まで）に加熱し、接合材が溶融したら、SiC半導体素子５を搭載し、半導体素子基板
４に半導体素子５を接合する（ＳＴ２）。この時、接合材および金属表面の酸化膜を取り除くために蟻酸雰囲気で還元しても良く、フラックスを用いても良い。なお、第二の接合材が図２などで示す接合材７に相当する。
接合後は、室温まで冷却し、硬化後の線膨張率が封止樹脂１１の線膨張率よりも大きい高膨張性樹脂硬化材料である東レダウコーニング製JCR69101をディスペンサで、半導体素子上の５箇所および、接合材の上面部に塗布し、70℃×1時間 + 150℃×2時間樹脂硬化させて膨張押圧部材９および９１を形成する（ＳＴ３）。樹脂硬化後は、室温まで冷却し、端子が取り付けられたケース側板１１となる樹脂板の底面にＭＯＭＥＮＴＩＶＥ製TSE3295を塗布し、ベース板１０と貼り合わせて室温で16時間硬化させる（ＳＴ４）。
膨張押圧部材の形成は、封止樹脂を注入する直前に行うのが良く、好ましくは、ケース側板をベース板に貼りあわせる前に行うのが良い。
その後、直径が400umのアルミワイヤを用いて、半導体素子５および端子１４の間を配
線する（ＳＴ５）。その後、ケース側板１１とベース板１０で形成されたケース内に封止樹脂材料であるサンユレック製EX-550を注入し、10torr×1時間脱泡した後、125℃×3時
間 + 150℃×3時間の樹脂硬化を行い（ＳＴ６）、パワーモジュールの作製が完了する。
高膨張性樹脂硬化材料が、ソマール製E-530であれば、150℃×3時間の樹脂硬化を行い
、東レダウコーニング製SE1885Mであれば、120℃×1時間の樹脂硬化を行う。また、封止
樹脂がＬＯＣＴＩＴＥ製FP4450HFの場合は、125℃×30分＋165℃×90分の樹脂硬化を行う。
以上説明したように、本発明の半導体装置の製造工程は、通常の工程にわずかに膨張押圧部材の形成工程が付加されるだけで、複雑な工程を要することなく、信頼性の高い半導体装置を得ることができる。
１：絶縁基板 ２：電極パターン
３：裏面電極 ４：半導体素子基板
５、６：半導体素子 ７、７０〜７２：接合材
９、９１、９２：膨張押圧部材 １０：ベース板
１１：ケース側板 １２：封止樹脂
１３：配線 １４：端子

Claims (9)

  1. 絶縁基板上に設けられた電極パターン上面に接合材を介して半導体素子が固着された半導体素子基板を金属のベース板上に配置し、少なくとも上記絶縁基板および上記半導体素子を封止樹脂により被覆した半導体装置において、上記半導体素子の上記電極パターンに接合された面とは逆の面の一部と接触するように、上記封止樹脂よりも線膨張率が大きい膨張押圧部材を上記封止樹脂で被覆されるように設けたことを特徴とする半導体装置。
  2. 膨張押圧部材の線膨張率は40ppm以上1000ppm以下であることを特徴とする請求項１に記載の半導体装置。
  3. 半導体素子の電極パターンと接合された面とは逆の面に配線が接合され、膨張押圧部材が上記配線と接触していないことを特徴とする請求項１に記載の半導体装置。
  4. 半導体素子の電極パターンと接合された面とは逆の面に配線が接合され、この配線の上記半導体素子と接合された部分と、膨張押圧部材が上記半導体素子と接触する部分とが連続するように上記膨張押圧部材と上記配線が接触しており、上記膨張押圧部材と上記配線が接触している部分の上記半導体素子からの高さが、上記配線の上記半導体素子へ接合されている部分の厚みよりも低いことを特徴とする請求項１に記載の半導体装置。
  5. 半導体素子の電極パターンと接合された面とは逆の面に板状の配線が接合され、この配線の上記半導体素子と接合された面とは逆の面に、封止樹脂よりも線膨張率が大きい膨張押圧部材を設けたことを特徴とする請求項１に記載の半導体装置。
  6. 半導体素子を電極パターンに接合する接合材が上記半導体素子と上記電極パターンとの間から外部に露出しており、この露出した接合材を被覆するように、封止樹脂よりも線膨張率が大きい膨張押圧部材を設けたことを特徴とする請求項１に記載の半導体装置。
  7. 半導体素子がワイドバンドギャップ半導体により形成されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
  8. ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドの半導体であることを特徴とする請求項７に記載の半導体装置。
  9. 請求項１に記載の半導体装置の製造方法であって、
    ベース板に第一の接合材を塗布し、このベース板を上記第一の接合材の融点よりも高い温度に加熱した後上記第一の接合材が塗布された上に半導体素子基板を搭載して、上記ベース板と上記半導体素子基板を接合する工程と、
    上記半導体素子基板の表面に上記第一の接合材よりも融点が低い第二の接合材を塗布し、上記半導体素子基板を上記第二の接合材の融点よりも高く上記第一の接合材の融点よりも低い温度まで加熱した後上記第二の接合材が塗布された上記半導体素子基板の面に半導体素子を搭載して、上記半導体素子基板と上記半導体素子を接合する工程と、
    上記半導体素子の上記半導体素子基板に接合された面とは逆の面の一部に高膨張性樹脂材料を塗布した後上記高膨張性樹脂材料を硬化させて膨張押圧部材を形成する工程と、
    上記ベース板に端子が取り付けられたケース側板を接合する工程と、
    上記半導体素子と上記端子との間を配線により接続する工程と、
    上記ケース側板と上記ベース板とで囲まれた空間に、上記膨張押圧部材よりも線膨張率が小さい樹脂を注入してこの樹脂を硬化させて封止樹脂を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2010224706A 2010-10-04 2010-10-04 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5328740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010224706A JP5328740B2 (ja) 2010-10-04 2010-10-04 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224706A JP5328740B2 (ja) 2010-10-04 2010-10-04 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012079962A true JP2012079962A (ja) 2012-04-19
JP5328740B2 JP5328740B2 (ja) 2013-10-30

Family

ID=46239852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224706A Expired - Fee Related JP5328740B2 (ja) 2010-10-04 2010-10-04 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5328740B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116333A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置
JP2019087692A (ja) * 2017-11-09 2019-06-06 トヨタ自動車株式会社 半導体装置
JPWO2021085234A1 (ja) * 2019-10-31 2021-05-06

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253287A (ja) * 2005-03-09 2006-09-21 Mitsubishi Electric Corp パワー半導体装置
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253287A (ja) * 2005-03-09 2006-09-21 Mitsubishi Electric Corp パワー半導体装置
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116333A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置
US10658284B2 (en) 2014-05-20 2020-05-19 Mitsubishi Electric Corporation Shaped lead terminals for packaging a semiconductor device for electric power
JP2019087692A (ja) * 2017-11-09 2019-06-06 トヨタ自動車株式会社 半導体装置
JPWO2021085234A1 (ja) * 2019-10-31 2021-05-06

Also Published As

Publication number Publication date
JP5328740B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5638623B2 (ja) 半導体装置および半導体装置の製造方法
JP5847165B2 (ja) 半導体装置
JP5832557B2 (ja) 電力用半導体装置
JP5570476B2 (ja) 半導体装置および半導体装置の製造方法
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
JP5807348B2 (ja) 半導体装置およびその製造方法
JP6045749B2 (ja) 半導体装置
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
JP6676079B2 (ja) 半導体装置およびその製造方法
JP2007311441A (ja) パワー半導体モジュール
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
JP2012204366A (ja) 半導体装置
JP2011228336A (ja) 半導体装置および半導体装置の製造方法
WO2016121456A1 (ja) 半導体装置
JP5812712B2 (ja) 半導体装置および半導体装置の製造方法
JP6057927B2 (ja) 半導体装置
CN114078790A (zh) 功率半导体模块装置及其制造方法
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP5928324B2 (ja) 電力用半導体装置
JP2013038259A (ja) 半導体装置
WO2023073831A1 (ja) 半導体装置及び半導体装置の製造方法
JP7159464B2 (ja) パワー半導体モジュールおよびその製造方法
JP5297419B2 (ja) 半導体装置および半導体装置の製造方法
JP6314416B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R151 Written notification of patent or utility model registration

Ref document number: 5328740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees