CN117594453A - 晶体管封装结构体的封装方法和晶体管封装结构体 - Google Patents

晶体管封装结构体的封装方法和晶体管封装结构体 Download PDF

Info

Publication number
CN117594453A
CN117594453A CN202410072320.1A CN202410072320A CN117594453A CN 117594453 A CN117594453 A CN 117594453A CN 202410072320 A CN202410072320 A CN 202410072320A CN 117594453 A CN117594453 A CN 117594453A
Authority
CN
China
Prior art keywords
packaging
cleaning
transistor
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410072320.1A
Other languages
English (en)
Other versions
CN117594453B (zh
Inventor
龚锦秀
乐聪
题扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Weien Semiconductor Shanghai Co ltd
Original Assignee
Ruineng Weien Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Weien Semiconductor Shanghai Co ltd filed Critical Ruineng Weien Semiconductor Shanghai Co ltd
Priority to CN202410072320.1A priority Critical patent/CN117594453B/zh
Publication of CN117594453A publication Critical patent/CN117594453A/zh
Application granted granted Critical
Publication of CN117594453B publication Critical patent/CN117594453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本申请公开了一种晶体管封装结构体的封装方法和晶体管封装结构体。封装方法包括：组装处理，将芯片通过银浆烧结工艺焊接到引线框架上，以得到芯片组合件，银浆烧结工艺的烧结温度为140℃‑250℃，银浆烧结工艺的烧结时间为3h‑6h；清洗处理，对所述芯片组合件进行清洗处理，得到芯片组合件净品；键合处理，利用引线将所述芯片组合件净品中的芯片与引线框架键合连接在一起形成导电回路，以得到芯片半成品；塑封处理，将所述芯片半成品放入塑封料中，进行塑封，得到晶体管封装结构体。本申请实施例提供的晶体管封装结构体的封装方法和晶体管封装结构体，能够增加引线框架与塑封体之间的结合力，从而使晶体管封装结构体能够通过湿度敏感等级1级测试。

Description

晶体管封装结构体的封装方法和晶体管封装结构体
技术领域
本申请涉及半导体封装技术领域，具体涉及一种晶体管封装结构体的封装方法和晶体管封装结构体。
背景技术
晶体管封装结构体通常是采用塑封料对安装有芯片的引线框架，即芯片组合件，进行封装得到。然而，由于引线框架与塑封料形成的塑封体的热膨胀系数不同，在持续高温高湿环境下，即当晶体管封装结构体在高温循环或者预烘烤的时候，晶体管封装结构体中的引线框架与塑封结构之间，因引线框架与塑封体两者的热膨胀系数不同，热应力将会从晶体管封装结构体的边缘向引线框架中心渗透，造成引线框架与塑封体之间应力发生变化，从而使塑封体与引线框架之间产生分层。
随着封装的质量和可靠性水平越来越受到广大用户的关注。作为评定和考核封装可靠性水平的重要特征参数，湿度敏感等级测试（Moisture Sensitivity Level，MSL）已成为其中最重要的试验项目之一。目前在一些条件下需要晶体管封装结构体通过湿度敏感等级1级测试，以确定非气密性固态表面贴装器件对潮气产生应力的敏感度分级，从而使晶体管封装结构体可以被顺利地包装、贮存和运输，以及避免其在回流焊贴装或维修操作中造成损坏。
但是采用现有的封装方法得到的晶体管封装结构体的塑封体和引线框架之间的结合力较弱，晶体管封装结构体不能通过湿度敏感等级测试1级的测试。
发明内容
鉴于此，本申请实施例提供了一种晶体管封装结构体的封装方法和晶体管封装结构体，其能够增加引线框架与塑封体之间的结合力，从而使晶体管封装结构体能够通过MSL1级的测试。
一方面，本申请实施例提出了一种晶体管封装结构体的封装方法，封装方法包括：组装处理，将芯片通过银浆烧结工艺焊接到引线框架上，以得到芯片组合件，银浆烧结工艺的烧结温度为140℃-250℃，银浆烧结工艺的烧结时间为3h-6h；清洗处理，对芯片组合件进行清洗处理，得到芯片组合件净品；键合处理，利用引线将芯片组合件净品中的芯片与引线框架键合连接在一起形成导电回路，以得到芯片半成品；塑封处理，将芯片半成品放入塑封料中，进行塑封，得到晶体管封装结构体。
根据本申请实施例的一个方面，清洗处理的步骤包括湿法清洗工艺和干法清洗工艺中的至少一种。
根据本申请实施例的一个方面，湿法清洗工艺包括溶剂清洗技术；溶剂清洗技术包括洗涤步骤、漂洗步骤和干燥步骤。
根据本申请实施例的一个方面，洗涤步骤中的溶剂为双溶剂体系；双溶剂体系包括清洗剂和漂洗剂，清洗剂具有还原性；清洗剂和漂洗剂的质量比为3-5；双溶剂体系的温度为50℃-80℃。
根据本申请实施例的一个方面，洗涤步骤在超声的条件下进行；超声的功率为400W-1000W，超声的时间为5min-30min。
根据本申请实施例的一个方面，干法清洗工艺包括等离子体清洗技术。
根据本申请实施例的一个方面，封装方法还包括在组装处理之前的晶圆切割以及在塑封处理之后的固化。
又一方面，本申请实施例提出了一种晶体管封装结构体，通过本申请一方面的封装方法制备得到。
根据本申请实施例的又一个方面，晶体管封装结构体能够通过湿度敏感等级1级的测试。
本申请实施例通过在组装处理和键合处理之间引入清洗处理，从而增加了引线框架与塑封体之间的结合力，使得晶体管封装结构体能够通过MSL1级测试。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。
图1为常规不使用清洁处理的晶体管封装结构体MSL1级测试前的电镜图；
图2为常规不使用清洁处理的晶体管封装结构体MSL1级测试后的电镜图；
图3为本申请实施例提供的封装方法的流程示意图；
图4为本申请实施例提供的晶体管封装结构体MSL1级测试前的电镜图一；
图5为本申请实施例提供的晶体管封装结构体MSL1级测试后的电镜图二；
图6为本申请实施例提供的芯片半成品的结构示意图；
图7为本申请实施例提供的晶体管封装结构体的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要部分具体细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
芯片对于湿度和温度等外部环境非常敏感，抗冲击能力差，因此需要对芯片进行封装，使芯片免受冲击和污染物的影响。芯片封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立晶体管封装结构体的过程。
晶体管封装结构体（Ttansistor Out-line），也称为TO封装体，其封装结构体为全封闭式封装结构，具体的，晶体管封装结构体可以是TO-263型号的封装体或TO-252型号的封装体，通过上述设置，使得晶体管封装结构体在使用过程中寄生参数较小，而且能够简化晶体管封装结构体的制作工艺。
晶体管封装结构体的封装形式主要有贴片式和直插式。直插式晶体管封装结构体的焊盘一般贯穿整个电路板，从顶层穿下，在底层进行元器件的引脚焊接。贴片式的晶体管封装结构体的焊盘只附着在电路板的顶层或底层，芯片的焊接是在装配芯片的工作层面上进行的。贴片式的晶体管封装结构体需要通过湿度敏感等级的测试。
因为塑封料属于热塑性、线型性的高分子树脂，并且它本身具有吸湿性和透湿性，所以封装的优劣将导致晶体管封装结构体对水气敏感或不敏感，从而直接影响晶体管封装结构体的抗潮性能。
通过MSL1级的晶体管封装结构体抗潮性比通过MSL2级的晶体管封装结构体抗潮性好，而通过MSL2级的晶体管封装结构体抗潮性比通过MSL3级的晶体管封装结构体抗潮性好。如果晶体管封装结构体通过了MSL1级，则认为该晶体管封装结构体对潮气是不敏感的，出货时不必采用干燥包装。如果晶体管封装结构体没有通过MSL1级测试，但通过了2-5级中的某一级，则认为晶体管封装结构体对潮气是敏感的，出货时必须采用干燥包装。随着对晶体管封装结构体的抗潮性能提出更高的要求，晶体管封装结构体通过MSL1级测试是十分有必要的。
常规的封装方法中即使采用高性能的塑封体，即塑封体与引线框之间结合力较高、吸水率较低的塑封体，或者采用附着力促进剂涂层来增加塑封体和引线框架之间的结合力，晶体管封装结构体也不能通过MSL1级的测试。图1为常规的晶体管封装结构体MSL1级测试前的电镜图，图2为常规的晶体管封装结构体MSL1级测试后的电镜图，由图1和图2可知采用常规的封装方法并不能使晶体管封装结构体通过MSL1级的测试。
本申请实施例中的MSL1级测试可以采用本领域中常规的测试方式，例如先将待测物先进行初始电性测试、外观检查与超音波检验，确认待测物初始状况，即是否有脱层、裂痕等情况，作为试验后的数据比对。接着将待测物进行125℃烘烤24小时以及湿度敏感等级1级的吸湿与回焊试验。
本申请实施例可以采用超声波扫描显微镜测试晶体管封装结构体MSL1级测试后的性能。
由于超音波具有不用拆除组件外部封装的非破坏性检测能力，故超声波扫描显微镜可以有效的检出晶体管封装结构体中因水气或热能所造成的破坏如：脱层、气孔及裂缝等。超声波在经过介质时，若遇到不同密度或弹性系数的物质时，即会产生反射回波，而此种反射回波的强度会因材料密度不同而有所差异。超声波扫描显微镜利用此特性来检出材料内部的缺陷并依所接收的讯号变化将其成像。因此，只要被检测的晶体管封装结构体上表面或内部的接口有脱层、气孔、裂缝等缺陷时，即可由超声波扫描显微镜影像得知缺陷之相对位置。
图3为本申请实施例提供的封装方法的流程示意图。
如图3所示，本申请实施例提出了一种晶体管封装结构体的封装方法。封装方法包括：
S100：组装处理，将芯片通过银浆烧结工艺焊接到引线框架上，以得到芯片组合件，银浆烧结工艺的烧结温度为140℃-250℃，银浆烧结工艺的烧结时间为3h-6h；
S200：清洗处理，对芯片组合件进行清洗处理，得到芯片组合件净品；
S300：键合处理，利用引线将芯片组合件净品中的芯片与引线框架键合连接在一起形成导电回路，以得到芯片半成品；
S400：塑封处理，将芯片半成品放入塑封料中，进行塑封，得到晶体管封装结构体。
本申请实施例的封装方法通过在组装处理和键合处理之间增加了清洗处理，从而增加了引线框架与塑封体之间的结合力，使晶体管封装结构体能够通过MSL1级测试。
同时通过在组装处理和键合处理之间增加了清洗处理还可以增加引线和芯片之间的结合力。
在一些可选的实施例中，在组装处理，将芯片通过银浆烧结工艺焊接到引线框架上，以得到芯片组合件的步骤中，银浆烧结工艺的粘接剂为银浆。
银浆具有良好的导热性能、良好的导电性能、低的导通电阻、熔点高、工作温度高、热膨胀系数高、焊接强度高、耐振动、疲劳寿命时间长以及耐冷热循环变形的能力。银浆可以包括金属银、粘合剂、溶剂和助剂。银浆的主要成分是金属银，因此银浆的导电性能高于主要成分为铅的锡膏产品，且银浆不含铅，比锡膏安全，更符合大多数产品的需求。使用银浆作为焊接剂的焊接工艺参数简单，且失效模式种类低于锡膏产品。
金属银在银浆中的质量含量直接关系到银浆的导电性能。金属银的质量含量高可以提高银浆的导电性，但当金属银的含量超过临界体积浓度时，银浆的导电性并不能提高。本申请实施例中对于银浆中的金属银含量不做限定，只要能使其具备良好的导电导热性能即可。
在一些可选的实施例中，银浆的材料可以包括但不限于ATROX 800或ABP 8068T。
在一些可选的实施例中，在组装处理的步骤中，银浆烧结工艺的烧结温度可以为140℃-250℃，银浆烧结工艺的烧结时间可以为3h-6h。
通过长时间的高温烧结会使引线框架的表面形成氧化层，以及可能使银浆中的有机物质析出到引线框架表面，从而影响后续的塑封处理中塑封料和引线框架的结合力，使晶体管封装结构体无法通过MSL1级测试。
在一些可选的实施例中，清洗处理的步骤可以包括湿法清洗工艺和干法清洗工艺中的至少一种。
在一些可选的实施例中，湿法清洗工艺可以包括溶剂清洗技术。
经过溶剂清洗技术得到的晶体管封装结构体MSL1级测试前的电镜图如图4所示，湿度敏感度等级1级测试后的电镜图如图5所示。由图4和图5可知晶体管封装结构体在MSL1级测试后并未出现分层的现象，即通过了MSL1级测试。
在一些可选的实施例中，溶剂清洗技术可以包括洗涤步骤、漂洗步骤和干燥步骤。
在一些可选的实施例中，洗涤步骤中的溶剂可以为双溶剂体系。
在一些可选的实施例中，双溶剂体系可以包括清洗剂和漂洗剂。
在一些可选的实施例中，双溶剂体系的温度可以为50℃-80℃，例如，可以为50℃、60℃、70℃、80℃，或上述任意两个数值组成的范围。
清洗剂可以在不被稀释的情况下用作预清洗，也可以与漂洗剂混合使用。本申请实施例中的清洗剂是一种用于无水共溶工艺的精密清洗液。漂洗剂是一种可混溶于有机溶剂的氟化液，可以漂洗干净芯片组合件上残留的清洗剂。双溶剂体系清洗可以实现完全无水的清洗工艺，而且干燥快速且无残留，可以避免干燥过程中引线框架二次氧化的问题。本申请实施例中的清洗剂和漂洗剂均可以通过商购获得。
其中，洗涤步骤包括用清洗剂和漂洗剂对芯片组合件进行洗涤，漂洗步骤包括用漂洗剂对芯片组合件上残留的清洗剂进行漂洗，漂洗的次数可以为一次、两次或多次，干燥步骤用于干燥芯片组合件上残留的清洗液，干燥步骤可以采用蒸干或吹干的方式，例如高温烘烤或氮气吹扫。
本申请实施例中通过洗涤步骤、漂洗步骤和干燥步骤可以除去引线框架表面的杂质和氧化物，从而增加了引线框架与塑封体之间的结合力，使得晶体管封装结构体能够通过MSL1级测试。
在一些可选的实施例中，清洗剂具有还原性。
通过加入具有还原性的清洗剂可以较温和地处理引线框架的表面氧化物和杂质，增加了引线框架与塑封体之间的结合力，使得晶体管封装结构体能够通过MSL1级测试，示例性地，晶体管封装结构体MSL1级测试的通过率为100%。
在一些可选的实施例中，清洗剂和漂洗剂的质量比可以为3-5，例如，可以为3:1、3.5:1、4:1、4.5:1、5:1，或上述任意两个数值组成的范围。
通过将清洗剂和漂洗剂的质量比设置在上述范围内，可以进一步除去引线框架表面的杂质和氧化物，可以使引线框架的表面避免被再次氧化，即工艺流程时间内不会再次氧化，实现清洗和保护引线框架的双重作用，进一步增加引线框架与塑封体之间的结合力，使得晶体管封装结构体能够通过MSL1级测试。
在一些可选的实施例中，洗涤步骤可以在超声的条件下进行。
示例性地，将芯片组合件放入超声波清洗机内，然后在超声波清洗机内倒入清洗剂和漂洗剂，使清洗剂和漂洗剂的混合液淹没芯片组合件，打开超声波清洗机进行清洗。
本申请实施例在洗涤步骤中增加超声的条件可以进一步除去引线框架表面的杂质和氧化物，从而增加了引线框架与塑封体之间的结合力，使晶体管封装结构体能够通过MSL1级测试。
在一些可选的实施例中，超声的功率可以为400W-1000W，例如，可以为400W、500W、600W、700W、800W、900W、1000W，或上述任意两个数值组成的范围。
在一些可选的实施例中，超声的时间可以为5min-30min，例如，可以为5min、10min、15min、20min、25min、30min，或上述任意两个数值组成的范围。
通过将超声的功率和时间设置在上述范围内，可以进一步除去引线框架表面的杂质和氧化物，从而增加了引线框架与塑封体之间的结合力，使晶体管封装结构体能够通过MSL1级测试。
在一些可选的实施例中，干法清洗工艺可以包括等离子体清洗技术。
本申请实施例中的等离子体清洗技术可以采用本领域中常规的等离子体清洗技术，等离子清洗机通常配有机械真空泵，可通过真空泵将等离子体反应后的污染物抽出，同时保持腔体的真空度。等离子体清洗技术的清洗时间可以为1min-5min。
本申请实施例通过在组装处理和键合处理之间增加等离子体清洗处理，能够去除芯片组合件表面的杂质和氧化物并且活化待封装产品的表面分子，使其在后面的封装工序中能够和塑封料结合更紧密不会出现分层情况。采用等离子体清洗技术晶体管封装结构体只能部分通过MSL1级测试，通过率小于40%。这可能是因为等离子体清洗技术的清洗强度较强，使清洗完成的引线框架表面短时间内产生新的部分氧化。
将芯片通过组装处理、键合处理和塑封处理来进行封装。组装处理是将芯片贴装到引线框架上，键合处理是将芯片电连接到引线框架上，塑封处理是保护电连接后的芯片结构。
在一些可选的实施例中，引线可以包括电源引线或信号引线。
在一些可选的实施例中，引线的材质可以包括铝、铜、锡、镍、金和银中的一种或多种。
可以理解的是，本申请实施例提供的引线可以根据晶体管封装结构体的需要设置多个引线，示例性地，引线可以为两根、三根也可以为四根等，本申请实施例对引线的数量不限。引线的一端与芯片连接，另一端与引线框架连接。
塑封料设置于引线框架上并覆盖芯片形成塑封体。塑封体能够隔绝外界的水汽或氧气等进入芯片内部，提高芯片使用寿命以及稳定性。
在一些可选的实施例中，塑封料可以包括环氧树脂、硅基树脂和聚酰亚胺中的一种或多种。环氧树脂具有优良的粘结性，优异的电绝缘性、强度高、耐热性和耐化学腐蚀性等特点。硅基树脂具有较好的耐热老化、耐紫外线老化、绝缘性能。聚酰亚胺具有绝缘性好、介电性能优良、抗有机溶剂和潮气的浸湿等优点。此外，塑封料中还可以包括各种添加剂，例如固化剂、改性剂、脱模剂、染色剂、阻燃剂等。示例性地，环氧树脂可以包括但不限于E500HA、G700、G720和CEL-9220HF13中的一种或多种。
在一些可选的实施例中，封装方法还可以包括在组装处理之前的晶圆切割以及在塑封处理之后的固化。
在一些可选的实施例中，封装方法可以包括入库质量检查，晶圆切割，即晶圆通过划片工艺后被切割为小的晶片，组装处理，将切割好的晶片用银浆烧结工艺贴装到相应的引线框架的焊盘上，再利用金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚，并构成所要求的电路。然后再对独立的晶片用塑封料加以封装保护，塑封之后还要进行一系列操作，例如塑封处理之后的固化、电镀、切筋成型、最终测试和包装，最后进行装运。图6为本申请实施例提供的芯片半成品的结构示意图，图7为本申请实施例提供的晶体管封装结构体的结构示意图。
在一些可选的实施例中，芯片的材质可以包括Si和/或SiC，当然也可以对Si和/或SiC的背面进行金属化。
在一些可选的实施例中，芯片的尺寸可以为0.5mm×0.5mm-10mm×10mm。
在一些可选的实施例中，引线框架的焊盘的尺寸可以为1mm×1mm-15mm×15mm。
在一些可选的实施例中，引线框架的材料可以为铜，或在铜的表面镀银、镍、钯或金等。
在一些可选的实施例中，引线框架的厚度可以为0.1mm-2mm。
本申请实施例提出了一种晶体管封装结构体，晶体管封装结构体通过本申请实施例的封装方法制备得到。
在一些可选的实施例中，晶体管封装结构体能够通过湿度敏感等级1级的测试。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (9)

1.一种晶体管封装结构体的封装方法，其特征在于，所述封装方法包括：
组装处理，将芯片通过银浆烧结工艺焊接到引线框架上，以得到芯片组合件，所述银浆烧结工艺的烧结温度为140℃-250℃，所述银浆烧结工艺的烧结时间为3h-6h；
清洗处理，对所述芯片组合件进行清洗处理，得到芯片组合件净品；
键合处理，利用引线将所述芯片组合件净品中的芯片与引线框架键合连接在一起形成导电回路，以得到芯片半成品；
塑封处理，将所述芯片半成品放入塑封料中，进行塑封，得到晶体管封装结构体。
2.根据权利要求1所述的封装方法，其特征在于，所述清洗处理的步骤包括湿法清洗工艺和干法清洗工艺中的至少一种。
3.根据权利要求2所述的封装方法，其特征在于，所述湿法清洗工艺包括溶剂清洗技术；
所述溶剂清洗技术包括洗涤步骤、漂洗步骤和干燥步骤。
4.根据权利要求3所述的封装方法，其特征在于，所述洗涤步骤中的溶剂为双溶剂体系；
所述双溶剂体系包括清洗剂和漂洗剂，所述清洗剂具有还原性；
所述清洗剂和所述漂洗剂的质量比为3-5；
所述双溶剂体系的温度为50℃-80℃。
5.根据权利要求3所述的封装方法，其特征在于，所述洗涤步骤在超声的条件下进行；
所述超声的功率为400W-1000W，所述超声的时间为5min-30min。
6.根据权利要求2所述的封装方法，其特征在于，所述干法清洗工艺包括等离子体清洗技术。
7.根据权利要求1所述的封装方法，其特征在于，所述封装方法还包括在组装处理之前的晶圆切割以及在塑封处理之后的固化。
8.一种晶体管封装结构体，其特征在于，通过权利要求1-7任一项所述的封装方法制备得到。
9.根据权利要求8所述的晶体管封装结构体，其特征在于，所述晶体管封装结构体能够通过湿度敏感等级1级的测试。
CN202410072320.1A 2024-01-18 2024-01-18 晶体管封装结构体的封装方法和晶体管封装结构体 Active CN117594453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410072320.1A CN117594453B (zh) 2024-01-18 2024-01-18 晶体管封装结构体的封装方法和晶体管封装结构体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410072320.1A CN117594453B (zh) 2024-01-18 2024-01-18 晶体管封装结构体的封装方法和晶体管封装结构体

Publications (2)

Publication Number Publication Date
CN117594453A true CN117594453A (zh) 2024-02-23
CN117594453B CN117594453B (zh) 2024-05-28

Family

ID=89913711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410072320.1A Active CN117594453B (zh) 2024-01-18 2024-01-18 晶体管封装结构体的封装方法和晶体管封装结构体

Country Status (1)

Country Link
CN (1) CN117594453B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065930A (zh) * 2011-10-21 2013-04-24 无锡世一电力机械设备有限公司 一种复合等离子气体清洗活化方法
CN103620753A (zh) * 2011-04-25 2014-03-05 气体产品与化学公司 清洁引线框以改善导线接合工艺
US20140102486A1 (en) * 2012-10-16 2014-04-17 Kyle J. Doyel Cleaning agent for removal of contaminates from manufactured products
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN115425016A (zh) * 2022-10-11 2022-12-02 珠海格力电器股份有限公司 功率模块及其制备方法、封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620753A (zh) * 2011-04-25 2014-03-05 气体产品与化学公司 清洁引线框以改善导线接合工艺
CN103065930A (zh) * 2011-10-21 2013-04-24 无锡世一电力机械设备有限公司 一种复合等离子气体清洗活化方法
US20140102486A1 (en) * 2012-10-16 2014-04-17 Kyle J. Doyel Cleaning agent for removal of contaminates from manufactured products
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN115425016A (zh) * 2022-10-11 2022-12-02 珠海格力电器股份有限公司 功率模块及其制备方法、封装结构

Also Published As

Publication number Publication date
CN117594453B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US10177056B2 (en) Repackaged integrated circuit assembly method
JP5441313B2 (ja) ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム
JP3260253B2 (ja) 半導体装置の検査方法と検査用導電性接着剤
Thompson et al. Reliability assessment of a thin (flex) BGA using a polyimide tape substrate
Suhl Thermally induced IC package cracking
Chen et al. The “popcorn effect” of plastic encapsulated microelectronic devices and the typical cases study
US20080054458A1 (en) Electronic device and method of manufacturing the same
CN117594453B (zh) 晶体管封装结构体的封装方法和晶体管封装结构体
KR100379128B1 (ko) 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
Bemstein et al. Effect of the plasma cleaning process on plastic ball grid array package assembly reliability
JP2003282814A (ja) 半導体装置の製造方法及び半導体装置
US20140373869A1 (en) Method for removing solder balls from chip
Zhang et al. Effectiveness of conformal coatings on a PBGA subjected to unbiased high humidity, high temperature tests
WO2008022165A2 (en) Selective removal of gold from a lead frame
JPH03171655A (ja) 半導体装置とその製造方法
EP1134800B1 (en) Semiconductor device baking method
JPH10189857A (ja) レジンモールド半導体装置およびその製造方法
JP3446695B2 (ja) 半導体装置
Lewis et al. Role of materials evolution in VLSI plastic packages in improving reflow soldering performance
Lee et al. A simple moisture diffusion model for the prediction of optimal baking schedules for plastic SMD packages
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
Amagai Temperature-cycle-induced chip surface damage in lead-on-chip packages
Vath et al. Bonding wire options and their impact on product reliability
JP2009135279A (ja) セラミックチップ部品
JPH0878554A (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant