CN107004671B - 制造半导体装置的设备和利用其制造半导体封装件的方法 - Google Patents

制造半导体装置的设备和利用其制造半导体封装件的方法 Download PDF

Info

Publication number
CN107004671B
CN107004671B CN201480083785.1A CN201480083785A CN107004671B CN 107004671 B CN107004671 B CN 107004671B CN 201480083785 A CN201480083785 A CN 201480083785A CN 107004671 B CN107004671 B CN 107004671B
Authority
CN
China
Prior art keywords
weight block
packaging part
hole
equipment
lower component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480083785.1A
Other languages
English (en)
Other versions
CN107004671A (zh
Inventor
孙凤辰
严尧世
李章雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107004671A publication Critical patent/CN107004671A/zh
Application granted granted Critical
Publication of CN107004671B publication Critical patent/CN107004671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种制造半导体装置的设备和一种利用该制造设备制造半导体封装件的方法。制造设备可以包括具有多个通孔的基体和分别被通孔束缚的重量块。

Description

制造半导体装置的设备和利用其制造半导体封装件的方法
技术领域
这里描述的本发明构思涉及一种用于制造半导体装置的设备和一种利用其制造半导体封装件的方法，具体地，涉及一种用于制造封装件上封装件装置的设备和一种利用该设备制造封装件上封装件装置的方法。
背景技术
在电子行业中，半导体装置由于其小尺寸、多功能性和/或低成本特性而被认为是重要的元件。半导体装置通常可以被分成用于存储数据的存储装置、用于处理数据的逻辑装置和能够执行各种功能的混合型装置。
为了满足消费者对具有高的密度和快的速度的电子装置的需求，需要较高的集成度和较高的速度的半导体装置。另外，对薄半导体封装件的需求越来越大，但是这种半导体封装件的厚度减小导致诸如封装件翘曲的技术问题。正在进行各种研究来满足这样的要求并克服该技术问题。
发明内容
对发明的公开
技术问题
本发明构思的示例实施例提供了一种用于制造高密度半导体装置的设备。
本发明构思的另一示例实施例提供了一种利用该设备制造半导体封装件的方法。
问题的解决方案
技术解决方案
根据本发明构思的示例实施例，一种用于制造半导体装置的设备可以包括：基体，具有多个通孔；以及重量块，分别被通孔束缚。
在示例实施例中，每个重量块可以包括：下部件，被构造成在通孔中的相应的通孔中竖直可移动；以及上部件，从下部件延伸。
在示例实施例中，下部件的竖直长度可以比通孔的竖直长度大。
在示例实施例中，每个重量块的下部件可以包括形成在其侧表面上的止动器，并且基体可以包括凸起，每个凸起朝着通孔中的相应的通孔的中心凸出。重量块可以通过止动器和凸起分别与通孔接合。
在示例实施例中，每个重量块的下部件可以包括形成在其侧表面上的具有底部开口且顶部闭合的结构的凹陷区域。
在示例实施例中，凹陷区域的厚度可以小于每个重量块的下部件的厚度。
在示例实施例中，所述设备还可以包括具有孔的板，重量块的上部件设置在所述孔中。
在示例实施例中，每个重量块可以包括：竖直部件，贯穿通孔中的相应的通孔并且具有第一宽度；上部件，连接到竖直部件的顶部并且设置在基体的顶表面上，上部件具有大于第一宽度的第二宽度；以及下部件，连接到竖直部件的底部并且设置在基体的底表面下方，下部件具有大于第一宽度的第三宽度。
在示例实施例中，第三宽度可以大于第二宽度。
在示例实施例中，每个重量块可以具有与压力施加表面直接接触的底表面，每个重量块的底表面可以被构造成在其中心区域处具有突出部。
在示例实施例中，每个重量块可以具有与压力施加表面直接接触的底表面，每个重量块的底表面可以被构造成在其边缘区域处具有突出部。
在示例实施例中，基体可以包括在热处理下具有无形变性质的材料，所述热处理将在大约300℃的温度下执行。
在示例实施例中，基体可以包括：矩形形状外部分，具有两对相对的杆；以及连接部分，每个连接部分使外部分的每对相对杆连接。通孔可以被设置成分别贯穿连接部分。
根据本发明构思的示例实施例，一种制造半导体封装件的方法可以包括：准备第一封装件，每个第一封装件包括第一连接图案；分别在第一封装件上设置第二封装件，每个第二封装件包括位于与第一连接图案相对应的位置处的第二连接图案；在第二封装件上设置具有重量块的基体；利用重量块向所有第二封装件施加压力；以及对第一连接图案和第二连接图案执行回流工艺以形成使第一封装件和第二封装件彼此电连接的连接结构。
在示例实施例中，可以以将每个重量块的重量施加在第二封装件中的相应的第二封装件的中心区域上的这样的方式来执行对第二封装件施加压力。
在示例实施例中，可以以将每个重量块的重量施加在第二封装件中的相邻的一对第二封装件的边缘区域上的这样的方式来执行对第二封装件施加压力。
在示例实施例中，所述方法还可以包括在第一封装件和第二封装件之间形成散热部件。
发明的有益效果
有益效果
根据本发明构思的示例实施例，当执行回流工艺时，利用被基体束缚的重量块来对半导体结构的顶表面施加压力。这使得能够防止在回流工艺中出现失效。
对附图的简要说明
附图说明
通过下面结合附图的简要描述，将更清楚地理解示例实施例。附图描绘了如这里描述的非限制性的示例实施例。
图1是示出根据本发明构思的示例实施例的用于制造半导体封装件的系统的示图。
图2是示出根据本发明构思的示例实施例的半导体装置的制造设备的透视图。
图3是图2的制造设备的平面图。
图4是沿图2的线I-I'截取的剖视图。
图5是示出根据本发明构思的示例实施例的重量块(weight block)的底表面的形状的剖视图。
图6是示出根据本发明构思的另一示例实施例的重量块的底表面的形状的剖视图。
图7是示出根据本发明构思的另一示例实施例的半导体装置的制造设备的透视图。
图8是沿图7的线I-I'截取的剖视图。
图9是示出根据本发明构思的又一示例实施例的半导体装置的制造设备的透视图。
图10是图9的制造设备的平面图。
图11是沿图10的线I-I'截取的剖视图。
图12、图13、图14和图15是示出根据本发明构思的示例实施例的制造半导体装置的方法的剖视图。
应该注意的是，这些附图意图示出用于特定示例实施例中的方法、结构和/或材料的一般特性，并补充下面提供的书面描述。然而，这些附图不是按比例的，不能精确地反映任何给出的实施例的精确结构或性能特性，并且不应被解释为限定或限制由示例实施例所包括的值或性质的范围。例如，为了清楚起见，可能减小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各个附图中，相似或相同附图标号的使用意图表明存在相似或相同元件或特征。
具体实施方式
实施该发明的最佳实施例
本发明的最佳实施方式
为了解决以上问题，根据本发明构思的示例实施例的用于制造半导体装置的设备可以包括：基体，具有多个通孔；以及重量块，分别被通孔束缚。
发明实施例
本发明的实施方式
现在将参照附图更加充分地描述本发明构思的示例实施例，在附图中示出了示例实施例。然而，本发明构思的示例实施例可以以许多不同的形式来实施，并且不应被解释为限于这里阐述的实施例；相反，提供这些实施例使得本公开将是彻底的且完整的，并且将示例实施例的构思充分地传达给本领域普通技术人员。在附图中，为清晰起见，夸大了层和区域的厚度。在附图中，同样的附图标记表示同样的元件，因此将省略对它们的描述。
将理解的是，当元件被称为“连接”或“结合”到另一元件时，它可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。同样的标记始终指示同样的元件。如这里所使用的，术语“和/或”包括一个或更多个相关的列出项的任意组合和所有组合。用于描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上”)应以相似的方式来解释。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。
为了易于描述，在这里可使用诸如“在…之下”、“在…下方”、“下面的”、“在…上方”和“上面的”等空间相对术语，以描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随后会位于其它元件或特征“上方”。因此，示例性术语“在…下方”可包含“在…上方”和“在…下方”两种方位。该装置可被另外定位(旋转90度或在其它方位)并相应地解释这里使用的空间相对描述符。
这里所用的术语仅是为了描述具体的实施例的目的，而不意图成为示例实施例的限制。如这里所用的，除非上下文另外明确地指明，否则单数形式也意图包括复数形式。还将理解的是，如果这里使用术语“包含”和/或“包括”，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思的示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。进一步将理解的是，除非这里明确这样定义，否则术语(例如在通用的词典中定义的术语)应被解释为具有与相关领域的环境中它们的意思相一致的意思，而将不以理想的或过于正式的含义来解释它们的意思。
图1是示出根据本发明构思的示例实施例的用于制造半导体封装件的系统的示图。
参照图1，多个第二封装件可以分别堆叠在多个第一封装件上。每个第一封装件的第一连接图案可以与第二封装件中的相应的第二封装件的第二连接图案接触。
第一封装件和第二封装件可以被装载到被构造成执行热回流工艺的处理室中。在示例实施例中，在热回流工艺期间，第一连接图案和第二连接图案可以彼此连接，从而形成使第一封装件与第二封装件彼此电连接的连接结构。
换言之，由于连接结构的形成，可以形成包括安装在第一封装件上的第二封装件的封装件上封装件装置。
其后，封装件上封装件装置可以从处理室卸载。尽管附图中未示出，但是在封装件上封装件装置的形成期间，可以额外地形成模塑部件以覆盖设置有连接结构的封装件上封装件装置。
在下文中，将更加详细地描述用于热回流工艺的设备。
【制造设备：示例实施例】
图2是示出根据本发明构思的示例实施例的半导体装置的制造设备的透视图，图3是图2的制造设备的平面图，图4是沿图2的线I-I'截取的剖视图。
参照图2至图4，制造设备可以包括基体100和重量块130。
基体100可以被设置为具有多个通孔102。多个通孔102可以布置成在行方向和列方向上彼此分隔开。多个通孔102中的每个通孔102可以形成为具有与重量块130中的相应的重量块的形状相同或相似的形状。例如，当在平面图中观察时，多个通孔102大体上可以被形成为像矩形或正方形的形状。
在示例实施例中，基体100可以包括在大约300℃的温度下其结构或形状不改变的材料。换言之，基体100可以包括在以大约300℃的温度执行的热处理下具有无形变性质的材料。例如，基体100可以包括金属、陶瓷或不锈钢中的至少一种。作为示例，用于基体100的金属可以包括铝、铁、铜或碳钢。然而，用于基体100的材料不限于枚举的材料。
每个重量块130可以包括：下部件110，插入到通孔102中的相应的通孔102内或者与通孔102中的相应的通孔102接合；上部件120，连接到下部件110。
下部件110可以是六面体结构。下部件110可以具有第一宽度WT1。在平面图中每个下部件110具有矩形形状的情况下，其宽度可以被定义为下部件110的两个相对侧面之间的最短距离。在平面图中每个下部件110具有圆形形状的情况下，其宽度可以是这样的圆的直径。此外，每个下部件110可以具有第一厚度HT1。
在示例实施例中，下部件110可以被设置为具有形成在其侧表面上的至少一个止动器112。作为示例，一对止动器112可以分别形成在下部件110的相对侧表面上。在示例实施例中，每个下部件110可以被构造成具有从其侧表面凸出的引导槽114，止动器112可以分别界定引导槽114。例如，止动器112的顶表面可以大体上与下部件110的顶表面共面，止动器112可以向下(即，朝着基体100)延伸。止动器112可以被设置为具有比第一厚度HT1小的第二厚度HT2。此外，止动器112可以形成为具有顶部闭合且底部开口的结构。
每个上部件120可以是六面体结构，并且可以设置成大体上与下部件110中的相应的下部件110共轴。上部件120可以具有比第一宽度WT1小的第二宽度WT2。
在示例实施例中，每个重量块130可以包括金属、陶瓷或不绣钢中的至少一种。例如，用于重量块130的金属可以包括铝、铁、铜或碳钢。作为示例，重量块130可以由与基体100基本相同的材料形成，或者可以包括与基体100基本相同的材料。然而，用于重量块130的材料不限于枚举的材料。
如上所述，每个通孔102可以形成为具有与重量块130中的相应的重量块130的形状相同或相似的形状。例如，通孔102可以大体上具有与重量块130的下部件110相同的截面。在示例实施例中，基体100可以具有多个凸起104，每个凸起104被设置成朝着通孔102中的相应的通孔102的中心凸出。在每个通孔102中，一对凸起104可以形成为彼此面对。由于凸起104的凸出结构，通孔102在凸起104之间的宽度可以比在其它区域之间的宽度小。
另外，基体100可以具有比第一厚度HT1小的第三厚度HT3。例如，第三厚度HT3可以基本等于第二厚度HT2。由于基体100的厚度小于下部件110的厚度，因此下部件110在通孔102内是可移动的。
在重量块130插入到通孔102内或者与通孔102接合的情况下，止动器112可以被基体100的凸起104锁定，因此，重量块130可以被束缚在通孔102中。
制造设备还可以包括可以被构造成限制重量块130的上部件120的竖直位移的板150。板150可以被设置为具有多个孔152。在示例实施例中，多个孔152可以分别对应于重量块130的上部件120。孔152的宽度可以基本等同于或大于重量块130的上部件120的宽度。在重量块130的上部件120插入到板150的孔152内或者与板150的孔152接合的情况下，因为下部件110的宽度WT1大于上部件120的宽度WT1，所以板150可以束缚重量块130。
基体100与板150之间的距离SP可以大于基体100的第三厚度HT3。因此，重量块130可以在基体100与板150之间竖直地移动。
【重量块的底表面】
图5是示出根据本发明构思的示例实施例的重量块的底表面的形状的剖视图，图6是示出根据本发明构思的另一示例实施例的重量块的底表面的形状的剖视图。
参照图5和图6，重量块130的底表面116可以与压力施加表面接触。重量块130的底表面116的面积可以基本等于或小于压力施加表面的面积。在某些实施例中，压力施加表面可以是半导体封装件或芯片的顶表面。
重量块130可以被构造成包括突出部。在示例实施例中，如图5中所示，突出部可以形成在重量块130的底表面116的中心区域上。在另一示例实施例中，如图6中所示，突出部可以形成在重量块130的底表面116的边缘区域上。然而，重量块130的底表面116的形状不限于图5和图6的示例。
【制造设备：另一示例实施例】
图7是示出根据本发明构思的另一示例实施例的半导体装置的制造设备的透视图，图8是沿图7的线I-I'截取的剖视图。为了简洁的描述，可以用相似或相同的附图标记来标注前面描述的元件，而不重复对它们的重叠描述。
参照图7和图8，制造设备可以包括基体100和重量块130。此外，制造设备还可以包括可以被构造成限制重量块130的竖直位移的板150。
基体100可以被设置成具有多个通孔102。每个重量块130可以包括下部件110和上部件120。下部件110可以插入到通孔102中的相应的通孔102内或者与通孔102中的相应的通孔102接合，上部件120可以连接到下部件110。
下部件110可以是六面体结构。下部件110可以具有第一宽度WT1。在平面图中每个下部件110具有矩形形状的情况下，其宽度可以被定义为下部件110的两个相对侧面之间的最短距离。在平面图中每个下部件110具有圆形形状的情况下，其宽度可以是这样的圆形的直径。下部件110可以具有第一厚度HT1。
在示例实施例中，下部件110可以被设置为具有形成在其侧表面上的至少一个凹陷区域115。在本实施例中，凹陷区域115可以分别形成在下部件110的相对侧表面的中心上，因此，下部件110在凹陷区域115之间的宽度比在剩余区域之间小。凹陷区域115可以具有小于第一厚度HT1的第二厚度HT2。凹陷区域115可以形成为贯穿下部件110的底表面并且与下部件110的顶表面分隔开。凹陷区域115可以形成为具有底部开口且顶部闭合的结构。由于凹陷区域115形成在下部件110的下部处，因此下部件110的上部可以具有凸起。凸起可以具有与参照图2至图4描述的止动器112基本相同的功能。
在示例实施例中，一对凹陷区域115可以形成在每个下部件110上。所述一对凹陷区域115可以形成为彼此面对。
图7和图8的制造设备的剩余元件可以被构造成具有与图2至图4的制造设备的剩余元件的特征基本相同的特征，因此，为了简洁的描述，将省略对这样的元件的重复描述。
此外，下部件110可以被构造成具有与参照图5和图6描述的下部件110的结构基本相同的结构。
【制造设备：又一示例实施例】
图9是示出根据本发明构思的又一示例实施例的半导体装置的制造设备的透视图，图10是图9的制造设备的平面图，图11是沿图10的线I-I'截取的剖视图。
参照图9至图11，制造设备可以包括基体200和重量块230。
基体200可以包括外部分202和多个连接部分204。外部分202可以是具有两对相对的杆的矩形形状的结构，每个连接部分204可以被设置成使每对外部分202的相对的杆彼此连接。在示例实施例中，连接部分204可以设置成彼此平行。在某些实施例中，连接部分204可以设置成彼此正交交叉。
多个通孔206可以穿过每个连接部分204来形成。通孔206可以形成为具有与重量块230基本相同的形状。
每个重量块230可以包括贯穿通孔206中的相应的通孔206的竖直部件210、连接到竖直部件210的顶部的上部件212以及连接到竖直部件210的底部的下部件214。作为示例，竖直部件210可以具有第一宽度WT1，上部件212可以具有大于第一宽度WT1的第二宽度WT2，下部件214可以具有大于第一宽度WT1的第三宽度WT3。例如，如图11中所示，第二宽度WT2和第三宽度WT3可以大于通孔206的宽度，第二宽度WT2可以小于第三宽度WT3。这里，如图11中所示，第一宽度至第三宽度WT1、WT2和WT3可以是竖直部件210、上部件212和下部件214的沿平行于基体200的顶表面的方向测量的水平长度。作为示例，在重量块230在平面图中具有圆形形状的情况下，第一宽度至第三宽度WT1、WT2和WT3可以分别是竖直部件210、上部件212和下部件214的直径。作为另一示例，在重量块230在平面图中具有矩形形状的情况下，第一宽度至第三宽度WT1、WT2和WT3可以是竖直部件210、上部件212和下部件214的相对侧表面之间的距离。
由于上部件212和下部件214均比通孔206宽，因此基体200可以束缚重量块230。换言之，基体200可以限制每个重量块230的竖直位移。
除了上述特征以外，基体200和重量块230的其它元件可以被构造成具有与图2至图4的那些元件的特征基本相同或相似的特征，因此，为了简洁的描述，将省略这样的元件的重复描述。此外，重量块230可以以重量块230的底表面具有与参照图5和图6描述的结构相同的结构的方式来构造，因此，将省略对它的详细描述。
在下文中，将描述利用制造设备来制造半导体封装件的方法。
【制造半导体封装件的方法】
图12、图13、图14和图15是示出根据本发明构思的示例实施例的制造半导体装置的方法的剖视图。这里，图13和图14示出了根据本发明构思的示例实施例的利用制造设备制造半导体封装件的方法的两个示例。
参照图1和图12，多个第二封装件500可以分别设置在多个第一封装件300上。
在示例实施例中，每个第一封装件300可以包括第一基板310。每个第一封装件300还可以包括安装在第一基板310上的第一半导体芯片320和第一连接图案350。可以通过第一凸块330将第一半导体芯片320电连接到第一基板310的顶表面。可以在第一基板310的中心区域上设置第一半导体芯片320，可以在第一基板310的顶部边缘区域上设置第一连接图案350。在某些实施例中，每个第一封装件300还可以包括第一模塑部件340和多个外端子360。第一模塑部件340可以被构造成保护第一半导体芯片320免受任何外部侵害。外端子360可以设置在第一基板310的底表面上。
每个第二封装件500可以包括第二基板510。每个第二封装件500还可以包括安装在第二基板510上的第二半导体芯片520和第二连接图案550。第二半导体芯片520可以通过第二凸块530电连接到第二基板510的顶表面。第二连接图案550可以设置在第一基板510的底表面上。此外，第二连接图案550可以设置在与第一连接图案350相对应的位置处。换言之，当在平面图中观察时，第二连接图案550可以分别位于与第一连接图案350叠置的位置处。在某些实施例中，每个第二封装件500还可以包括用于保护第二半导体芯片520免受任何外部侵害的第二模塑部件540。
半导体封装件还可以包括设置在第一封装件300和第二封装件500之间的散热部件400。例如，散热部件400可以设置在第一封装件300的第一半导体芯片320和第二封装件500的第二基板510之间。散热部件400可以由热界面材料(TIM)形成或者包括热界面材料(TIM)。
根据本发明构思的示例实施例，可以以每个第一封装件300的第一连接图案350与第二封装件500中的相应的第二封装件500的第二连接图案550接触的这样的方式来执行将第一封装件300设置在第二封装件500上。
在某些情况下，由于散热部件400，至少一个第一连接图案350可以不与第二连接图案550接触。另外，由于对薄半导体封装件的需求增加，因此有必要减小第一基板310和第二基板510中的一者或两者的厚度。在这种情况下，第一基板310和第二基板510中的一者或两者会不期望地弯曲；即，基板会翘曲。这样的基板翘曲还会使至少一个第一连接图案350与第二连接图案550无法接触。
根据本发明构思的示例实施例，为了避免第一连接图案350和第二连接图案550之间的不完全接触，可以对堆叠的第一封装件300和第二封装件500执行热回流工艺。例如，如图1中所示，可以将堆叠的第一封装件300和第二封装件500装载在处理室中。此外，可以将具有重量块130的基体100设置在处理室中，并且可以将具有重量块130的基体100设置在堆叠的第一封装件300和第二封装件500上。
在示例实施例中，如图13中所示，可以以每个重量块与第二封装件500中的相应的第二封装件500接触的这样的方式来设置重量块130。重量块130可以分别对第二封装件500施加压力。在示例实施例中，由重量块130施加的压力的大小可以取决于重量块130的重量或者与重量块130的重量成比例。可以以重量块130的底表面与第二封装件500的顶表面的中心区域接触的这样的方式来设置重量块130。如上所述，重量块130的底表面可以被构造成在其边缘区域的中心处具有突出部。这里，可以以重量块130的突出部与第二封装件500的顶表面接触的这样的方式来设置重量块130。
在其它示例实施例中，如图14中所示，可以以每个重量块130与相邻的两个第二封装件500的边缘区域共同接触的这样的方式来设置每个重量块130。这里，每个重量块130可以对所述相邻的两个第二封装件500施加基本相同的压力，由重量块130施加的压力的大小可以取决于重量块130的重量或者与重量块130的重量成比例。可以以重量块130的底表面与第二封装件500的顶表面的边缘区域接触的这样的方式来设置重量块130。如上所述，重量块130的底表面可以被构造成在其中心或边缘区域处具有突出部。这里，可以以重量块130的突出部与第二封装件500的顶表面接触的这样的方式来设置重量块130。
由于重量块130被设置成与第二封装件500接触，因此可以对第二封装件500施加重量块130的重量负荷或重力负荷。
参照图1，当对第二封装件500施加来自重量块130的压力或重量块130的重量时，可以对第一连接图案350和第二连接图案550执行热回流工艺。可以在300℃或更高的高温下执行回流热处理工艺。在这种情况下，由于这样的高温环境，彼此接触的第一连接图案350和第二连接图案550可以熔化并且利用高的润湿性质彼此连接，从而形成连接结构450。
由重量块130施加的重量负荷或重力负荷可以使第一连接图案350和第二连接图案550之间能够紧密接触，这使得能够在第一连接图案350和第二连接图案550之间实现良好的界面润湿。这能够改善连接结构450的电可靠性。
参照图1和图15，在形成连接结构450之后，可以以重量块130与第二封装件500分离的这样的方式来移动基体100。可以从处理室卸载通过连接结构450彼此电且物理地连接的第一封装件300和第二封装件500。
尽管已经具体示出并描述了本发明构思的示例实施例，但是本领域普通技术人员将理解的是，在不脱离权利要求的精神和范围的情况下可以在此做出形式和细节上的改变。
工业实用性
本发明构思的示例实施例能够应用于制造半导体装置的设备以及制造半导体封装件过程中所使用的方法。

Claims (15)

1.一种用于制造半导体装置的设备，所述设备包括：
基体，具有多个通孔；以及
重量块，分别被通孔束缚，其中，每个重量块包括：下部件，被构造成在通孔中的相应的通孔中竖直可移动；以及上部件，从下部件延伸，
其中，每个重量块的下部件包括形成在其侧表面上的止动器，
基体包括凸起，每个凸起朝着通孔中的相应的通孔的中心凸出，并且
重量块通过止动器和凸起分别与通孔接合。
2.如权利要求1所述的设备，其中，下部件的竖直长度比通孔的竖直长度大。
3.如权利要求1所述的设备，其中，每个重量块的下部件包括形成在其侧表面上的具有底部开口且顶部闭合的结构的凹陷区域。
4.如权利要求3所述的设备，其中，凹陷区域的厚度小于每个重量块的下部件的厚度。
5.如权利要求1所述的设备，所述设备还包括具有孔的板，重量块的上部件设置在所述孔中。
6.如权利要求1所述的设备，其中，每个重量块具有与压力施加表面直接接触的底表面，以及
每个重量块的底表面被构造成在其中心区域处具有突出部。
7.如权利要求1所述的设备，其中，每个重量块具有与压力施加表面直接接触的底表面，以及
每个重量块的底表面被构造成在其边缘区域处具有突出部。
8.如权利要求1所述的设备，其中，基体包括在热处理下具有无形变性质的材料，所述热处理将在300℃的温度下执行。
9.一种制造半导体封装件的方法，所述方法包括：
准备第一封装件，每个第一封装件包括第一连接图案；
分别在第一封装件上设置第二封装件，每个第二封装件包括位于与第一连接图案相对应的位置处的第二连接图案；
在第二封装件上设置具有重量块的基体，其中，基体具有多个通孔,每个重量块包括：下部件，被构造成在通孔中的相应的通孔中竖直可移动；以及上部件，从下部件延伸，其中，每个重量块的下部件包括形成在其侧表面上的止动器，基体包括凸起，每个凸起朝着通孔中的相应的通孔的中心凸出，并且重量块通过止动器和凸起分别与通孔接合；
利用重量块向所有第二封装件施加压力；以及
对第一连接图案和第二连接图案执行回流工艺以形成使第一封装件和第二封装件彼此电连接的连接结构。
10.如权利要求9所述的方法，其中，以将每个重量块的重量施加在第二封装件中的相应的第二封装件的中心区域上的这样的方式来执行对第二封装件施加压力。
11.如权利要求9所述的方法，其中，以将每个重量块的重量施加在对第二封装件中的相邻的一对第二封装件的边缘区域上的这样的方式来执行对第二封装件施加压力。
12.如权利要求9所述的方法，所述方法还包括在第一封装件和第二封装件之间形成散热部件。
13.一种用于制造半导体装置的设备，所述设备包括：
基体，具有多个通孔；以及
重量块，分别被通孔束缚，
其中，每个重量块包括：
竖直部件，贯穿通孔中的相应的通孔并且具有第一宽度；
上部件，连接到竖直部件的顶部并且设置在基体的顶表面上，上部件具有大于第一宽度的第二宽度；以及
下部件，连接到竖直部件的底部并且设置在基体的底表面下方，下部件具有大于第一宽度的第三宽度。
14.如权利要求13所述的设备，其中，第三宽度大于第二宽度。
15.如权利要求13所述的设备，其中，基体包括：
矩形形状的外部分，具有两对相对的杆；以及
连接部分，每个连接部分使外部分的每对相对的杆连接，
其中，通孔被设置成分别贯穿连接部分。
CN201480083785.1A 2014-12-05 2014-12-05 制造半导体装置的设备和利用其制造半导体封装件的方法 Active CN107004671B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2014/066623 WO2016087904A1 (zh) 2014-12-05 2014-12-05 制造半导体装置的设备和利用其制造半导体封装件的方法

Publications (2)

Publication Number Publication Date
CN107004671A CN107004671A (zh) 2017-08-01
CN107004671B true CN107004671B (zh) 2019-11-19

Family

ID=56091073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083785.1A Active CN107004671B (zh) 2014-12-05 2014-12-05 制造半导体装置的设备和利用其制造半导体封装件的方法

Country Status (3)

Country Link
US (1) US10319619B2 (zh)
CN (1) CN107004671B (zh)
WO (1) WO2016087904A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11559846B2 (en) * 2020-11-13 2023-01-24 Hamilton Sundstrand Corporation Brazing by expansion using a spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
CN103567683A (zh) * 2012-07-18 2014-02-12 西安永电电气有限责任公司 芯片焊接用定位工装
CN103962772A (zh) * 2013-02-04 2014-08-06 西安永电电气有限责任公司 一种igbt一次焊接工装及其装配方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
US6267650B1 (en) * 1999-08-09 2001-07-31 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
US7275312B2 (en) * 2003-06-30 2007-10-02 Intel Corporation Apparatus for precise alignment of packaging caps on a substrate
DE102004050906B3 (de) 2004-10-19 2006-04-20 Siemens Ag Verfahren zum Ermitteln der Temperatur einer Oberflächenbeschichtung von Schaufeln einer Strömungsmaschine während des Betriebs sowie entsprechende Vorrichtung zur Durchführung des Verfahrens
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
US7226821B2 (en) * 2005-06-24 2007-06-05 Cardiac Pacemakers, Inc. Flip chip die assembly using thin flexible substrates
US20080157353A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Control of Standoff Height Between Packages with a Solder-Embedded Tape
US20090289101A1 (en) 2008-05-23 2009-11-26 Yong Du Method for ball grid array (bga) solder attach for surface mount
US8701281B2 (en) 2009-12-17 2014-04-22 Intel Corporation Substrate metallization and ball attach metallurgy with a novel dopant element
US8304290B2 (en) 2009-12-18 2012-11-06 International Business Machines Corporation Overcoming laminate warpage and misalignment in flip-chip packages
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
KR101111428B1 (ko) * 2010-02-25 2012-02-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 이의 제조방법
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
KR101712043B1 (ko) 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
US8381966B2 (en) 2011-02-28 2013-02-26 International Business Machines Corporation Flip chip assembly method employing post-contact differential heating
US8519535B2 (en) 2011-05-11 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for controlling package warpage
KR101811301B1 (ko) * 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
US20120309187A1 (en) 2011-05-30 2012-12-06 International Business Machines Corporation Conformal Coining of Solder Joints in Electronic Packages
TW201341151A (zh) * 2012-04-12 2013-10-16 Hon Hai Prec Ind Co Ltd 射出成型模具

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
CN103567683A (zh) * 2012-07-18 2014-02-12 西安永电电气有限责任公司 芯片焊接用定位工装
CN103962772A (zh) * 2013-02-04 2014-08-06 西安永电电气有限责任公司 一种igbt一次焊接工装及其装配方法

Also Published As

Publication number Publication date
US20170263596A1 (en) 2017-09-14
CN107004671A (zh) 2017-08-01
WO2016087904A1 (zh) 2016-06-09
US10319619B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
US9911688B2 (en) Semiconductor chip, semiconductor package including the same, and method of fabricating the same
TWI681519B (zh) 半導體裝置
US8525341B2 (en) Printed circuit board having different sub-core layers and semicondutor package comprising the same
US9570400B2 (en) Semiconductor package
US8937483B2 (en) Semiconductor package transferring apparatus and method of manufacturing semiconductor device using the same
CN103066032A (zh) 封装件及其形成方法
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
US9397052B2 (en) Semiconductor package
US9508691B1 (en) Flipped die stacks with multiple rows of leadframe interconnects
CN104867908A (zh) 倒装芯片堆叠封装
US20150270234A1 (en) Pad structure for semiconductor device connection
CN107004671B (zh) 制造半导体装置的设备和利用其制造半导体封装件的方法
US10090266B2 (en) Semiconductor device, and method of fabricating the same
CN103972183B (zh) 电子封装件
US7484968B2 (en) Socket for an electrical tester
TWI548050B (zh) 封裝結構及其製法與封裝基板
US20160240494A1 (en) Rf package and manufacturing method thereof
CN103730447A (zh) 不具有组装通孔的堆叠封装结构
CN107946280A (zh) 半导体封装
US20160120032A1 (en) Package frame and method of manufacturing semiconductor package using the same
CN205723510U (zh) 半导体器件
CN109755184A (zh) 半导体结构
US20160007467A1 (en) Package structure and manufacturing method thereof
TW202215617A (zh) 包括支撐件的堆疊封裝件
CN107622953A (zh) 封装堆迭结构的制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant