JP5443849B2

JP5443849B2 - 半導体装置及びその製造方法

Info

Publication number: JP5443849B2
Application number: JP2009151832A
Authority: JP
Inventors: 孝大塚
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2009-06-26
Filing date: 2009-06-26
Publication date: 2014-03-19
Anticipated expiration: 2029-06-26
Also published as: JP2011009488A

Description

本発明は、半導体装置及びその製造方法に係り、特に、第１の配線基板と、第１の配線基板と対向配置された第２の配線基板と、第１の配線基板と第２の配線基板との間に配置された電子部品と、第１の配線基板と第２の配線基板との間に配置され、第１の配線基板と第２の配線基板とを電気的に接続する導電部材と、を備えた半導体装置及びその製造方法に関する。

従来の半導体装置には、第１の配線基板と、第１の配線基板と対向配置された第２の配線基板と、第１の配線基板と第２の配線基板との間に配置された電子部品と、第１の配線基板と第２の配線基板との間に配置され、第１の配線基板と第２の配線基板とを電気的に接続する導電部材と、を備えた半導体装置がある（図１参照）。

図１は、従来の半導体装置の断面図である。

図１を参照するに、従来の半導体装置２００は、第１の配線基板２０１と、電子部品２０２，２０４と、第２の配線基板２０３と、金属コアボール２０６（導電部材）と、外部接続端子２０７とを有する。

第１の配線基板２０１は、基板本体２１１と、基板本体２１１の上面２１１Ａに設けられた接続パッド２１３と、基板本体２１１の下面２１１Ｂに設けられ、接続パッド２１３と電気的に接続されたパッド２１４とを有する。

電子部品２０２は、第１の配線基板２０１に設けられた接続パッド２１３に実装されている。これにより、電子部品２０２は、第１の配線基板２０１と電気的に接続されている。電子部品２０２としては、例えば、半導体チップを用いることができる。この場合、電子部品２０２と第１の配線基板２０１との隙間は、アンダーフィル樹脂２０８により封止されている。

第２の配線基板２０３は、積層された複数の絶縁層、複数の絶縁層に内設されたビア及び配線等により構成された基板本体２１７と、基板本体２１７の上面２１７Ａに設けられた接続パッド２１８と、基板本体２１７の上面２１７Ａに設けられ、接続パッド２１８と電気的に接続されたパッド２１９と、基板本体２１７の下面２１７Ｂに設けられ、接続パッド２１８及びパッド２１９と電気的に接続された外部接続用パッド２２１とを有する。

上記構成とされた第２の配線基板２０３は、パッド２１９がパッド２１４と対向するように、第１の配線基板２０１の下方に配置されている。

電子部品２０４は、第１の配線基板２０１と第２の配線基板２０３との間に配置されている。電子部品２０４は、接続パッド２１８に実装されている。これにより、電子部品２０４は、第２の配線基板２０３と電気的に接続されている。電子部品２０４としては、例えば、半導体チップを用いることができる。この場合、電子部品２０４と第２の配線基板２０３との隙間は、アンダーフィル樹脂２０９により封止されている。

金属コアボール２０６は、第１の配線基板２０１と第２の配線基板２０３との間に配置されている。金属コアボール２０６は、金属コア２２３と、はんだ２２４とを有する。金属コア２２３は、パッド２１４とパッド２１９との間に配置されている。金属コア２２３は、第１の配線基板２０１と第２の配線基板２０３との間隔を所定の間隔に保つための部材である。

はんだ２２４は、金属コア２２３の表面を覆うように設けられている。はんだ２２４は、金属コア２２３とパッド２１４，２１９に固定するための部材である。

外部接続端子２０７は、外部接続用パッド２２１に設けられている。外部接続端子２０７は、例えば、マザーボード等の実装基板に設けられたパッド（図示せず）と接続される端子である（例えば、特許文献１参照）。

特開２００８−１０８８５号公報

しかしながら、従来の半導体装置２００では、第１及び第２の配線基板２０１，２０３に設けられたパッド２１４，２１９を狭ピッチで配置した場合、金属コアボール２０６に設けられたはんだ２２４を溶融させて、金属コアボール２０６をパッド２１４，２１９に接続（固定）させる際、金属コアボール２０６に設けられたはんだ２２４と、該金属コアボール２０６と隣り合う位置に配設された他の金属コアボール２０６に設けられたはんだ２２４とが接触して、ショートが発生してしまうという問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、対向するように狭ピッチで配置された第１及び第２の配線基板のパッドに設けられた導電部材間におけるショートの発生を防止することのできる半導体装置及びその製造方法を提供することを目的とする。

本発明の一観点によれば、第１の基板本体と、前記第１の基板本体の第１の面に設けられ、第１の接続面を有する第１のパッドと、を有する第１の配線基板と、
第２の基板本体と、前記第１の基板本体の第１の面と対向する前記第２の基板本体の第１の面に設けられた接続パッドと、前記第２の基板本体の第１の面に設けられ、前記第１の接続面と対向するように配置された第２の接続面を有し、前記接続パッドと電気的に接続された第２のパッドと、を有し、前記第１の配線基板と電気的に接続された第２の配線基板と、
前記第１の配線基板と前記第２の配線基板との間に配置され、前記接続パッドに実装された電子部品と、を備えた半導体装置であって、
前記第１のパッドは、前記第１の接続面を露出する開口部を有する第１のソルダーレジスト層に覆われており、
前記第２のパッドは、前記第２の接続面を露出する開口部を有する第２のソルダーレジスト層に覆われており、
前記第１のパッドの前記第１の接続面と前記第２のパッドの前記第２の接続面との間に配置され、前記第１及び第２の接続面と対向する貫通孔を有すると共に、金属材料により構成された柱状部材と、
前記第１の接続面と対向する側の前記柱状部材の第１の端部と前記第１の接続面との間に配置され、前記第１のパッドに前記柱状部材の第１の端部を固定する第１のはんだと、
前記第２の接続面と対向する側の前記柱状部材の第２の端部と前記第２の接続面との間に配置され、前記第２のパッドに前記柱状部材の第２の端部を固定する第２のはんだと、を設け、
前記貫通孔には、溶融して入り込んだ後硬化した前記第１及び第２のはんだの一部が存在することを特徴とする半導体装置が提供される。

本発明によれば、狭ピッチで配置された第１及び第２の配線基板のパッドに設けられ、第１の配線基板と第２の配線基板とを電気的に接続する導電部材間におけるショートの発生を防止することができる。

従来の半導体装置の断面図である。本発明の実施の形態に係る半導体装置の断面図である。図２に示す柱状部材の斜視図である。他の柱状部材の例を示す斜視図である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。本発明の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。

以下、図面に基づいて本発明の実施の形態について説明する。

（実施の形態）
図２は、本発明の実施の形態に係る半導体装置の断面図である。

図２を参照するに、本実施の形態の半導体装置１０は、第１の配線基板１１と、電子部品１２，１５と、第２の配線基板１３と、柱状部材１６と、第１の導電性ペースト１８と、第２の導電性ペースト１９と、外部接続端子２１とを有する。

第１の配線基板１１は、第１の基板本体２５と、接続パッド２６と、配線２７，３４と、ソルダーレジスト層２８，３６と、貫通電極３１と、第１のパッド３３とを有する。

第１の基板本体２５は、板状とされている。第１の基板本体２５としては、例えば、ガラスエポキシ基板を用いることができる。

なお、図２では、第１の基板本体２５としてガラスエポキシ基板を用いた場合を例に挙げて図示したが、第１の基板本体２５は、これに限定されない。具体的には、第１の基板本体２５としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いてもよい。

接続パッド２６は、第１の基板本体２５の面２５Ｂ（第１の基板本体２５の面２５Ａ（第１の面）の反対側に位置する第１の基板本体２５の面）に設けられている。接続パッド２６は、電子部品１２の実装領域に対応する部分の第１の基板本体２５の面２５Ｂに配置されている。接続パッド２６の材料としては、例えば、Ｃｕを用いることができる。

配線２７は、第１の基板本体２５の面２５Ｂに設けられている。配線２７は、接続パッド２６と接続されている。配線２７の材料としては、例えば、Ｃｕを用いることができる。

ソルダーレジスト層２８は、配線２７を覆うように、第１の基板本体２５の面２５Ｂに設けられている。ソルダーレジスト層２８は、接続パッド２６を露出する開口部２８Ａを有する。

貫通電極３１は、第１の基板本体２５を貫通するように設けられている。貫通電極３１の一方の端部は、配線２７と接続されている。貫通電極３１の材料としては、例えば、Ｃｕを用いることができる。

第１のパッド３３は、第１の基板本体２５の面２５Ａに設けられている。第１のパッド３３は、第１の導電性ペースト１８が形成される第１の接続面３３Ａを有する。第１のパッド３３は、狭ピッチで配置されている。具体的には、第１のパッド３３の配設ピッチは、例えば、２５０μｍとすることができる。第１のパッド３３の材料としては、例えば、Ｃｕを用いることができる。

配線３４は、第１の基板本体２５の面２５Ａに設けられている。配線３４は、第１のパッド３３と接続されている。配線３４は、貫通電極３１の他方の端部と接続されている。これにより、配線３４は、貫通電極３１を介して、第１のパッド３３と接続パッド２６及び配線２７とを電気的に接続している。配線３４の材料としては、例えば、Ｃｕを用いることができる。

ソルダーレジスト層３６は、配線３４を覆うように、第１の基板本体２５の面２５Ａに設けられている。ソルダーレジスト層３６は、第１のパッド３３の第１の接続面３３Ａを露出する開口部３６Ａを有する。

電子部品１２は、接続パッド２６に実装されている。これにより、電子部品１２は、第１の配線基板１１と電気的に接続されている。電子部品１２としては、例えば、半導体チップやチップ部品（チップキャパシタやチップ抵抗等）等を用いることができる。なお、図２では、電子部品１２として半導体チップを用いた場合を例に挙げて図示している。この場合、図２に示すように、電子部品１２と第１の配線基板１１との隙間をアンダーフィル樹脂２２で封止するとよい。

第２の配線基板１３は、第２の基板本体４１と、接続パッド４３と、第２のパッド４４と、配線４５と、ソルダーレジスト層４７，５１と、外部接続用パッド４８とを有する。

第２の基板本体４１は、積層体５３と、配線パターン５５とを有する。積層体５３は、絶縁層５６と、絶縁層５７と、絶縁層５８とが順次積層された構成とされている。絶縁層５６〜５８としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。

配線パターン５５は、積層体５３に内設されている。配線パターン５５は、配線６１，６２と、ビア６３〜６５とを有する。配線６１は、絶縁層５７の面５７Ａ（絶縁層５８と接触する側の絶縁層５７の面）に設けられている。配線６２は、絶縁層５７の面５７Ｂ（絶縁層５７の面５７Ａの反対側に位置する絶縁層５７の面）に設けられている。

ビア６３は、配線６１と配線６２との間に位置する部分の絶縁層５７を貫通するように設けられている。ビア６３の一方の端部は、配線６１と接続されており、ビア６３の他方の端部は、配線６２と接続されている。

ビア６４は、第２のパッド４４と配線６１との間に位置する部分の絶縁層５８を貫通するように設けられている。ビア６４の一方の端部は、第２のパッド４４と接続されており、ビア６４の他方の端部は、配線６１と接続されている。これにより、ビア６４は、第２のパッド４４と配線６１とを電気的に接続している。

ビア６５は、配線６２と外部接続用パッド４８との間に位置する部分の絶縁層５６を貫通するように設けられている。ビア６５の一方の端部は、配線６２と接続されており、ビア６５の他方の端部は、外部接続用パッド４８と接続されている。

上記構成とされた配線パターン５５は、第２のパッド４４と外部接続用パッド４８とを電気的に接続している。配線パターン５５の材料としては、例えば、Ｃｕを用いることができる。

接続パッド４３は、絶縁層５８の面５８Ａ（第２の基板本体４１の第１の面）に設けられている。接続パッド４３は、電子部品１５の実装領域に対応する部分の絶縁層５８の面５８Ａに配置されている。接続パッド４３の材料としては、例えば、Ｃｕを用いることができる。

第２のパッド４４は、絶縁層５８の面５８Ａに設けられている。第２のパッド４４は、第１の配線基板１１に設けられた第１のパッド３３と対向するように配置されている。第２のパッド４４は、第２の導電性ペースト１９が形成される第２の接続面４４Ａを有する。第２のパッド４４は、狭ピッチで配置されている。第２のパッド４４の配設ピッチは、第１のパッド３３の配設ピッチと略等しくなるように構成されている。具体的には、第２のパッド４４の配設ピッチは、例えば、２５０μｍとすることができる。第２のパッド４４の材料としては、例えば、Ｃｕを用いることができる。

配線４５は、絶縁層５８の面５８Ａに設けられている。配線４５は、第２のパッド４４及び接続パッド４３と接続されている。これにより、配線４５は、第２のパッド４４と接続パッド４３とを電気的に接続している。配線４５の材料としては、例えば、Ｃｕを用いることができる。

ソルダーレジスト層４７は、配線４５を覆うように、絶縁層５８の面５８Ａに設けられている。ソルダーレジスト層４７は、接続パッド４３を露出する開口部４７Ａと、第２のパッド４４の第２の接続面４４Ａを露出する開口部４７Ｂとを有する。

外部接続用パッド４８は、ビア６５の形成領域に対応する部分の絶縁層５６の面５６Ａ（第２の基板本体４１の第２の面）に設けられている。外部接続用パッド４８は、外部接続端子２１が配設される接続面４８Ａを有する。外部接続用パッド４８の材料としては、例えば、Ｃｕを用いることができる。

ソルダーレジスト層５１は、絶縁層５６の面５６Ａに設けられている。ソルダーレジスト層５１は、外部接続用パッド４８の接続面４８Ａを露出する開口部５１Ａを有する。

上記構成とされた第２の配線基板１３は、第２のパッド４４が第１の配線基板１１に設けられた第１のパッド３３と対向するように、第１の配線基板１１の下方に配置されている。

電子部品１５は、接続パッド４３に実装されている。これにより、電子部品１５は、第２の配線基板１３と電気的に接続されている。電子部品１５は、第１の配線基板１１と第２の配線基板１３との間に配置されている。電子部品１５としては、例えば、半導体チップやチップ部品（チップキャパシタやチップ抵抗等）等を用いることができる。なお、図２では、電子部品１５として半導体チップを用いた場合を例に挙げて図示している。この場合、図２に示すように、電子部品１５と第２の配線基板１３との隙間をアンダーフィル樹脂２３で封止するとよい。

図３は、図２に示す柱状部材の斜視図である。

図２及び図３を参照するに、柱状部材１６は、対向配置された第１のパッド３３と第２のパッド４４との間に設けられている。

柱状部材１６は、柱状部材本体７１と、貫通孔７２とを有する。柱状部材本体７１は、円柱形状とされている。柱状部材本体７１の一方の端面７１Ａは、第１のパッド３３の第１の接続面３３Ａと対向するように配置されている。柱状部材本体７１の一方の端面７１Ａは、平坦な面とされている。端面７１Ａを構成する部分の柱状部材本体７１（柱状部材１６の第１の端部）は、第１の導電性ペースト１８を介して、第１のパッド３３に固定されている。これにより、柱状部材１６は、第１の導電性ペースト１８を介して、第１の配線基板１１及び電子部品１２と電気的に接続されている。

柱状部材本体７１の他方の端面７１Ｂは、第２のパッド４４の第２の接続面４４Ａと対向するように配置されている。柱状部材本体７１の他方の端面７１Ｂは、平坦な面とされている。端面７１Ｂを構成する部分の柱状部材本体７１（柱状部材１６の第２の端部）は、第２の導電性ペースト１９を介して、第２のパッド４４に固定されている。これにより、柱状部材１６は、第２の導電性ペースト１９を介して、第２の配線基板１３及び電子部品１５と電気的に接続されている。

柱状部材本体７１の直径Ｒ_１は、例えば、０．２ｍｍとすることができる。柱状部材本体７１の高さＨ_１は、第２の配線基板１３に実装された電子部品１５と第１の配線基板１１とが接触しない高さとされている。柱状部材本体７１の高さＨ_１は、例えば、０．２ｍｍとすることができる。

柱状部材本体７１は、例えば、第１及び第２の導電性ペースト１８，１９よりも融点の高い金属材料により構成するとよい。

このように、第１及び第２の導電性ペースト１８，１９よりも融点の高い金属材料により柱状部材本体７１を構成することで、第１及び第２の導電性ペースト１８，１９を溶融させて、柱状部材１６を第１及び第２のパッド３３，４４に固定する際、柱状部材本体７１が溶融して、隣り合う位置に配置された柱状部材本体７１が接触してショートすることを防止できる。

第１及び第２の導電性ペースト１８，１９として、例えば、融点が２２０度のはんだやＡｇペーストを用いる場合、柱状部材本体７１を構成する金属材料としては、例えば、Ｃｕを用いることができる。

貫通孔７２は、柱状部材本体７１の中央及び柱状部材本体７１の端面７１Ａ，７１Ｂを貫通するように形成されている。端面７１Ａ側に位置する貫通孔７２の端部は、第１のパッド３３の第１の接続面３３Ａと対向している。また、端面７１Ｂ側に位置する貫通孔７２の端部は、第２のパッド４４の第２の接続面４４Ａと対向している。

このような貫通孔７２を柱状部材１６に設けることにより、第１及び第２の導電性ペースト１８，１９を溶融させて、柱状部材１６を第１及び第２のパッド３３，４４に固定する際、柱状部材１６と第１及び第２のパッド３３，４４との固定に不要な第１及び第２の導電性ペースト１８，１９（言い換えれば、余分な第１及び第２の導電性ペースト１８，１９）を貫通孔７２に逃がす（移動させる）ことが可能となる。

これにより、第１及び第２のパッド３３，４４を狭ピッチで配置した場合でも、柱状部材１６と接触する第１及び第２の導電性ペースト１８，１９と、該柱状部材１６と隣り合う位置に配置された他の柱状部材１６と接触する第１及び第２の導電性ペースト１８，１９とが接触することがなくなるため、第１の配線基板１１と第２の配線基板１３とを電気的に接続する柱状部材１６間におけるショートの発生を防止することができる。

なお、図２に示す貫通孔７２内に存在する第１及び第２の導電性ペースト１８，１９が、柱状部材１６と第１及び第２のパッド３３，４４との固定に不要な第１及び第２の導電性ペースト１８，１９である。

上記構成とされた柱状部材１６は、第１及び第２の導電性ペースト１８，１９を介して、第１の配線基板１１及び電子部品１２と第２の配線基板１３及び電子部品１５とを電気的に接続している。柱状部材１６は、第１の配線基板１１と第２の配線基板１３とを電気的に接続する導電部材である。

第１の導電性ペースト１８は、第１のパッド３３の第１の接続面３３Ａと、端面７１Ａが形成された側に位置する柱状部材１６の第１の端部（端面７１Ａ側に配置された部分の貫通孔７２も含む）との間に配置されている。第１の導電性ペースト１８は、柱状部材１６の第１の端部を第１のパッド３３に固定すると共に、柱状部材１６と第１のパッド３３とを接続するための部材である。第１の導電性ペースト１８としては、例えば、はんだ（融点は、例えば、２２０度）やＡｇペースト等を用いることができる。

第２の導電性ペースト１９は、第２のパッド４４の第２の接続面４４Ａと、端面７１Ｂ側に位置する柱状部材１６の第２の端部（端面７１Ｂ側に配置された部分の貫通孔７２も含む）との間に配置されている。第２の導電性ペースト１９は、柱状部材１６の他方の端部を第２のパッド４４に固定すると共に、柱状部材１６と第２のパッド４４とを接続するための部材である。第２の導電性ペースト１９としては、例えば、はんだ（融点は、例えば、２２０度）やＡｇペースト等を用いることができる。

外部接続端子２１は、外部接続用パッド４８の接続面４８Ａに設けられている。外部接続端子２１は、半導体装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板に設けられたパッド（図示せず）と接続される端子である。外部接続端子２１としては、例えば、はんだボールを用いることができる。

本実施の形態の半導体装置によれば、第１の配線基板１１に設けられた第１のパッド３３と第２の配線基板１３に設けられた第２のパッド４４との間に、第１及び第２のパッド３３，３４と対向する貫通孔７２を有した柱状部材１６を設け、第１の導電性ペースト１８により、第１のパッド３３に柱状部材１６の第１の端部を固定し、第２の導電性ペースト１９により、第２のパッド４４に柱状部材１６の第２の端部を固定することにより、第１及び第２の導電性ペースト１８，１９を溶融させて、柱状部材１６を第１及び第２のパッド３３，４４に固定する際、柱状部材１６と第１及び第２のパッド３３，４４との固定に不要な第１及び第２の導電性ペースト１８，１９（言い換えれば、余分な第１及び第２の導電性ペースト１８，１９）を貫通孔７２に逃がす（移動させる）ことが可能となる。

図４は、他の柱状部材の例を示す斜視図である。図４において、図３に示す柱状部材１６と同一構成部分には、同一符号を付す。

なお、本実施の形態では、第１の配線基板１１と第２の配線基板１３との間に、円柱形状とされた柱状部材１６を配置することで、第１の配線基板１１と第２の配線基板１３とを電気的に接続する場合を例に挙げて説明したが、柱状部材１６の代わりに、図４に示す四角柱とされた柱状部材７５を用いてもよい。この場合、本実施の形態の半導体装置１０と同様な効果を得ることができる。

ここで、図４を参照して、四角柱とされた柱状部材７５について説明する。柱状部材７５は、図３に示す柱状部材１６に設けられた柱状部材本体７１の代わりに、柱状部材本体７６を設けた以外は、柱状部材１６と同様に構成される。

柱状部材７５は、第１及び第２のパッド３３，３４の間に配置されている。柱状部材本体７６の形状は、四角柱とされている。柱状部材本体７６の一方の端面７６Ａは、第１のパッド３３の第１の接続面３３Ａと対向するように配置される。柱状部材本体７６の端面７６Ａは、平坦な面とされている。端面７６Ａを構成する部分の柱状部材本体７６（柱状部材７５の第１の端部）は、第１の導電性ペースト１８を介して、第１のパッド３３に固定されている。これにより、柱状部材７５は、第１の導電性ペースト１８を介して、第１の配線基板１１及び電子部品１２と電気的に接続されている。

柱状部材本体７６の他方の端面７６Ｂは、第２のパッド４４の第２の接続面４４Ａと対向するように配置される。柱状部材本体７６の端面７６Ｂは、平坦な面とされている。端面７６Ｂを構成する部分の柱状部材本体７６（柱状部材７５の第２の端部）は、第２の導電性ペースト１９を介して、第２のパッド４４に固定されている。これにより、柱状部材７５は、第２の導電性ペースト１９を介して、第２の配線基板１３及び電子部品１５と電気的に接続されている。

柱状部材本体７６の幅Ｗ_１，Ｗ_２は、例えば、０．２ｍｍとすることができる。柱状部材本体７６の高さＨ_２は、第２の配線基板１３に実装された電子部品１５と第１の配線基板１１とが接触しない高さとされている。柱状部材本体７６の高さＨ_２は、例えば、０．２ｍｍとすることができる。柱状部材本体７６は、先に説明した柱状部材本体７１と同様な金属材料により構成されている。

また、本実施の形態では、第１の基板本体２５の面２５Ｂ側に電子部品１２を設けた場合を例に挙げて説明したが、第１の基板本体２５の面２５Ａ側に、第１の配線基板１１に実装される他の電子部品（図示せず）を設けてもよい。

図５〜図１７は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図５〜図１７において、本実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。また、図５，図６，図１０〜１３では、図２に示す第１の配線基板１１の向きを上下反転させた状態で、第１の配線基板１１を図示する。

図５〜図１７を参照して、本実施の形態の半導体装置１０の製造方法について説明する。

始めに、図５に示す工程では、周知の手法（例えば、ビルドアップ工法）により、第１の基板本体２５と、接続パッド２６と、配線２７，３４と、ソルダーレジスト層２８，３６と、貫通電極３１と、第１のパッド３３とを有した第１の配線基板１１を形成する（第１の配線基板形成工程）。

第１の基板本体２５としては、例えば、ガラスエポキシ基板を用いることができる。なお、本実施の形態では、第１の基板本体２５としてガラスエポキシ基板を用いた場合を例に挙げて図示するが、第１の基板本体２５としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いてもよい。

次いで、図６に示す工程では、第１の配線基板１１に設けられた第１のパッド３３の第１の接続面３３Ａに第１の導電性ペースト１８を形成する（第１の導電性ペースト形成工程）。

第１の導電性ペースト１８は、例えば、印刷法により形成することができる。第１の導電性ペースト１８としては、例えば、はんだ（融点は、例えば、２２０度）やＡｇペースト等を用いることができる。

次いで、図７に示す工程では、周知の手法（例えば、ビルドアップ工法）により、第２の基板本体４１と、接続パッド４３と、第２のパッド４４と、配線４５と、ソルダーレジスト層４７，５１と、外部接続用パッド４８とを有した第２の配線基板１３を形成する（第２の配線基板形成工程）。

次いで、図８に示す工程では、第２の配線基板１３に設けられた接続パッド４３に、電子部品１５を実装する（電子部品実装工程）。

これにより、電子部品１５は、第２の配線基板１３と電気的に接続される。電子部品１５としては、例えば、半導体チップやチップ部品（チップキャパシタやチップ抵抗等）等を用いることができる。

なお、図８では、電子部品１５として半導体チップを用いた場合を例に挙げて図示している。この場合、図８に示すように、電子部品１５と第２の配線基板１３との隙間を封止するアンダーフィル樹脂２３を形成するとよい。

次いで、図９に示す工程では、複数の柱状部材１６を準備する（柱状部材準備工程）。

具体的には、例えば、円柱形状とされた図示していない金属部材（柱状部材本体７１の母材）の中央部に、レーザを照射して貫通孔７２を形成することで、柱状部材本体７１及び貫通孔７２を備えた柱状部材１６を複数形成する。

柱状部材本体７１の直径Ｒ_１は、例えば、０．２ｍｍとすることができる。また、柱状部材本体７１の高さＨ_１は、例えば、０．２ｍｍとすることができる。

次いで、図１０に示す工程では、端面１７Ａに対応する部分の柱状部材１６の端部（柱状部材１６の第１の端部）と図６に示す第１の導電性ペースト１８とを接触させた状態で、第１の導電性ペースト１８を溶融させ、その後、第１の導電性ペースト１８を硬化させることで、第１のパッド３３に柱状部材１６の第１の端部を固定する（第１の端部固定工程）。

この際、溶融した第１の導電性ペースト１８は貫通孔７２により露出されているため、溶融した第１の導電性ペースト１８のうち、柱状部材１６を第１のパッド３３に固定する際に不要な第１の導電性ペースト１８（言い換えれば、余分な第１の導電性ペースト１８）を貫通孔７２に逃がす（移動させる）ことが可能となる。

これにより、第１のパッド３３を狭ピッチで配置した場合でも、柱状部材１６と接触する第１の導電性ペースト１８と、該柱状部材１６と隣り合う位置に配置された他の柱状部材１６と接触する第１の導電性ペースト１８とが接触することがなくなるため、ショートの発生を防止することができる。

次いで、図１１に示す工程では、図１０に示す構造体に設けられた複数の柱状部材１６の端面１７Ｂに、貫通部８２を有した印刷用マスク８１を載置する。

このとき、貫通部８２が貫通孔７２を露出するように、印刷用マスク８１を配置する。印刷用マスク８１の材料としては、例えば、金属を用いることができる。印刷用マスク８１の厚さは、例えば、３０μｍとすることができる。

印刷用マスク８１を複数の柱状部材本体７１の端面７１Ｂに配置する場合の印刷用マスク８１の位置ずれを考慮して、貫通部８２の直径Ｒ_３は、貫通孔７２の直径Ｒ_２よりも大きくするとよい。具体的には、貫通孔７２の直径Ｒ_２が１００μｍの場合、貫通部８２の直径Ｒ_３は、例えば、１５０μｍとすることができる。

次いで、図１２に示す工程では、貫通孔７２の一部、及び貫通部８２を充填するように、柱状部材１６の第２の端部に第２の導電性ペースト１９を形成する（第２の導電性ペースト形成工程）。

具体的には、第２の導電性ペースト１９は、例えば、印刷法により形成する。第２の導電性ペースト１９としては、例えば、はんだ（融点は、例えば、２２０度）やＡｇペースト等を用いることができる。

次いで、図１３に示す工程では、図１２に示す印刷用マスク８１を除去する。なお、図１１〜図１３に示す工程が、「第２の導電性ペースト形成工程」に相当する工程である。

次いで、図１４に示す工程では、図１３に示す構造体（具体的には、第１及び第２の導電性ペースト１８，１９及び柱状部材１６が設けられた第１の配線基板１１）を上下反転させ、図８に示す構造体（具体的には、電子部品１５が実装された第２の配線基板１３）の上方に配置する。このとき、図１３に示す構造体に設けられた第２の導電性ペースト１９と、図８に示す構造体に設けられた第２のパッド４４の第２のパッド接続面４４Ａとを接触させる。

次いで、図１５に示す工程では、第２の導電性ペースト１９と第２のパッド４４の第２の接続面４４Ａとを接触させた状態で、第２の導電性ペースト１９を溶融させ、その後、第２の導電性ペースト１９を硬化させることで、第２のパッド４４に柱状部材１６の第２の端部を固定する（第２の端部固定工程）。

これにより、第１及び第２の導電性ペースト１８，１９及び柱状部材１６を介して、第１の配線基板１１と第２の配線基板１３とが電気的に接続される。

また、図１５に示す工程において、第２の配線基板１３に柱状部材１６の第２の端部を固定する際、溶融した第２の導電性ペースト１９は貫通孔７２により露出されているため、溶融した第２の導電性ペースト１９のうち、柱状部材１６を第２のパッド４４に固定する際に不要な第２の導電性ペースト１９（言い換えれば、余分な第２の導電性ペースト１９）を貫通孔７２に逃がす（移動させる）ことが可能となる。

これにより、第２のパッド４４を狭ピッチで配置した場合でも、柱状部材１６と接触する第２の導電性ペースト１９と、該柱状部材１６と隣り合う位置に配置された他の柱状部材１６と接触する第２の導電性ペースト１９とが接触することがなくなるため、ショートの発生を防止することができる。

なお、図１４及び図１５に示す工程が、「第２の端部固定工程」に相当する工程である。

次いで、図１６に示す工程では、第１の配線基板１１に設けられた接続パッド２６に、電子部品１２を実装する。

これにより、電子部品１２は、第１の配線基板１１と電気的に接続される。電子部品１２としては、例えば、半導体チップやチップ部品（チップキャパシタやチップ抵抗等）等を用いることができる。

なお、図１６では、電子部品１２として半導体チップを用いた場合を例に挙げて図示している。この場合、図１６に示すように、電子部品１２と第１の配線基板１１との隙間を封止するアンダーフィル樹脂２２を形成するとよい。

次いで、図１７に示す工程では、第２の配線基板１３に設けられた外部接続用パッド４８の接続面４８Ａに、外部接続端子２１を形成する。外部接続端子２１としては、例えば、はんだボールを用いることができる。これにより、本実施の形態の半導体装置１０が製造される。

本実施の形態の半導体装置の製造方法によれば、貫通孔７２を有する柱状部材１６の第１の端部と第１の導電性ペースト１８とを接触させた状態で、第１の導電性ペースト１８を溶融させ、その後、第１の導電性ペースト１８を硬化させることで、第１の配線基板１１に設けられた第１のパッド３３に柱状部材１６の第１の端部を固定させ、その後、貫通孔７２を有する柱状部材１６の第２の端部に、第２の導電性ペースト１９を形成し、次いで、第２の導電性ペースト１９と第２のパッド４４の第２の接続面４４Ａとを接触させた状態で、第２の導電性ペースト１９を溶融させ、その後、第２の導電性ペースト１９を硬化させることで、第２のパッド４４に柱状部材１６の第２の端部を固定することにより、溶融した第１及び第２の導電性ペースト１８，１９のうち、柱状部材１６を第１及び第２のパッド３３，３４に固定する際に不要な第１及び第２の導電性ペースト１８，１９（言い換えれば、余分な第１及び第２の導電性ペースト１８，１９）を貫通孔７２に逃がす（移動させる）ことが可能となる。

これにより、第１及び第２のパッド３３，３４を狭ピッチで配置した場合でも、柱状部材１６と接触する第１及び第２の導電性ペースト１８，１９と、該柱状部材１６と隣り合う位置に配置された他の柱状部材１６と接触する第１及び第２の導電性ペースト１８，１９とが接触することがなくなるため、第１の配線基板１１と第２の配線基板１３とを電気的に接続する柱状部材１６間におけるショートの発生を防止することができる。

なお、本実施の形態の半導体装置１０の製造方法では、図３に示す円柱形状とされた柱状部材１６を用いた場合を例に挙げて説明したが、柱状部材１６の代わりに、図４に示す四角柱とされた柱状部材７５を用いて、半導体装置１０を製造してもよい。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０半導体装置
１１第１の配線基板
１２，１５電子部品
１３第２の配線基板
１６，７５柱状部材
１８第１の導電性ペースト
１９第２の導電性ペースト
２１外部接続端子
２２，２３アンダーフィル樹脂
２５第１の基板本体
２５Ａ，２５Ｂ，５６Ａ，５７Ａ，５７Ｂ，５８Ａ面
２６，４３接続パッド
２７，３４，４５，６１，６２配線
２８，３６，４７，５１ソルダーレジスト層
２８Ａ，３６Ａ，４７Ａ，４７Ｂ，５１Ａ開口部
３１貫通電極
３３第１のパッド
３３Ａ第１の接続面
４１第２の基板本体
４４第２のパッド
４４Ａ第２の接続面
４８外部接続用パッド
４８Ａ接続面
５３積層体
５５配線パターン
５６〜５８絶縁層
６３〜６５ビア
７１，７６柱状部材本体
７１Ａ，７１Ｂ，７６Ａ，７６Ｂ端面
７２貫通孔
８１印刷用マスク
８２貫通部
Ｒ_１，Ｒ_２，Ｒ_３直径
Ｈ_１，Ｈ_２高さ
Ｗ_１，Ｗ_２幅

Claims

第１の基板本体と、前記第１の基板本体の第１の面に設けられ、第１の接続面を有する第１のパッドと、を有する第１の配線基板と、
第２の基板本体と、前記第１の基板本体の第１の面と対向する前記第２の基板本体の第１の面に設けられた接続パッドと、前記第２の基板本体の第１の面に設けられ、前記第１の接続面と対向するように配置された第２の接続面を有し、前記接続パッドと電気的に接続された第２のパッドと、を有し、前記第１の配線基板と電気的に接続された第２の配線基板と、
前記第１の配線基板と前記第２の配線基板との間に配置され、前記接続パッドに実装された電子部品と、を備えた半導体装置であって、
前記第１のパッドは、前記第１の接続面を露出する開口部を有する第１のソルダーレジスト層に覆われており、
前記第２のパッドは、前記第２の接続面を露出する開口部を有する第２のソルダーレジスト層に覆われており、
前記第１のパッドの前記第１の接続面と前記第２のパッドの前記第２の接続面との間に配置され、前記第１及び第２の接続面と対向する貫通孔を有すると共に、金属材料により構成された柱状部材と、
前記第１の接続面と対向する側の前記柱状部材の第１の端部と前記第１の接続面との間に配置され、前記第１のパッドに前記柱状部材の第１の端部を固定する第１のはんだと、
前記第２の接続面と対向する側の前記柱状部材の第２の端部と前記第２の接続面との間に配置され、前記第２のパッドに前記柱状部材の第２の端部を固定する第２のはんだと、を設け、
前記貫通孔には、溶融して入り込んだ後硬化した前記第１及び第２のはんだの一部が存在することを特徴とする半導体装置。
前記金属材料の融点は、前記第１及び第２のはんだの融点よりも高いことを特徴とする請求項１記載の半導体装置。
前記柱状部材の高さは、前記電子部品と前記第１の配線基板とが接触しない高さであることを特徴とする請求項１又は２記載の半導体装置。
前記柱状部材の形状は、円柱又は四角柱であることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
前記第２の配線基板は、前記第２の基板本体の第１の面の反対側に位置する前記第２の基板本体の第２の面に、前記接続パッド及び前記第２のパッドと電気的に接続された外部接続用パッドを有することを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置。
請求項１ないし５のうち、いずれか１項記載の半導体装置の製造方法であって、
前記第１の配線基板を形成する第１の配線基板形成工程と、
前記第１のパッドの第１の接続面に、前記第１のはんだを形成する第１のはんだ形成工程と、
前記第２の配線基板を形成する第２の配線基板形成工程と、
前記接続パッドに前記電子部品を実装する電子部品実装工程と、
前記柱状部材を準備する柱状部材準備工程と、
前記貫通孔が形成された前記柱状部材の第１の端部と前記第１のはんだとを接触させた状態で、前記第１のはんだを溶融させ、その後、前記第１のはんだを硬化させることで、前記第１のパッドに前記柱状部材の第１の端部を固定する第１の端部固定工程と、
前記第１の固定工程後に、前記貫通孔が形成された前記柱状部材の第２の端部に、前記第２のはんだを形成する第２のはんだ形成工程と、
前記第２のはんだと前記第２のパッドの第２の接続面とを接触させた状態で、前記第２のはんだを溶融させ、その後、前記第２のはんだを硬化させることで、前記第２のパッドに前記柱状部材の第２の端部を固定する第２の端部固定工程と、を含み、
前記第１の端部固定工程において、溶融した前記第１のはんだの一部は前記貫通孔内に入り込み、
前記第２の端部固定工程において、溶融した前記第２のはんだの一部は前記貫通孔内に入り込むことを特徴とする半導体装置の製造方法。