JPS6263486A - 混成集積回路の重層構造 - Google Patents

混成集積回路の重層構造

Info

Publication number
JPS6263486A
JPS6263486A JP20283985A JP20283985A JPS6263486A JP S6263486 A JPS6263486 A JP S6263486A JP 20283985 A JP20283985 A JP 20283985A JP 20283985 A JP20283985 A JP 20283985A JP S6263486 A JPS6263486 A JP S6263486A
Authority
JP
Japan
Prior art keywords
hybrid integrated
integrated circuit
circuit board
circuit
connecting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20283985A
Other languages
English (en)
Inventor
久徳 照義
茂 大森
廣瀬 敦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20283985A priority Critical patent/JPS6263486A/ja
Publication of JPS6263486A publication Critical patent/JPS6263486A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マザーボードプリント板上に、混成集積回路相互間が、
間隔管の機能を有する接続体で固着接続された混成集積
回路を重層することにより、装置の小形化と、高速化を
推進する。
〔産業上の利用分野〕
本発明は混成集積回路の重層構造に関する。
近年は、マザーボードプリント板に複数の混成集積回路
を搭載した装置が使用されることが多い。
このような装置には、混成集積回路間の接続路を短くし
て高速化すること、及び小形化することが要求されてい
る。
〔従来の技術〕
第4図は、混成集積回路の従来の実装構造を示す斜視図
であって、混成集m回路2.混成sm回路3は、それぞ
れ回路基板(例えば、アルミナ基板)4の表面に、所望
の膜@路が形成され、さらに回路部品5等が搭載されて
いる。
それぞれの回路基板4の対向する側縁には、バッドが設
けられ、このバッド部分に、逆り形のリード端子6が2
列に対向して接続されている。
このよ゛うな混成集積回路2及び3は、それぞれのリー
ド端子6が、対応するスルーホール1aに挿着されるこ
とにより、マザーボードプリント板10表面に並列して
実装されている。
〔発明が解決しようとする問題点〕
しかしながら上記従来の混成集積回路の実装構造は、マ
ザーボードプリント板に混成集積回路が並列して実装さ
れているので、混成集積回路の投影範囲には、マザーボ
ードプリント板に部品を搭載することができず、マザー
ボードプリント板の小形化が阻止されるという問題点が
ある。
また、それぞれの混成集積回路の接続路は、マザーボー
ドプリント板に設けたパターンと、リード端子とより構
成され、接続路が長くなり、装置の高速化が阻害される
という問題点がある。
〔問題点を解決するための手段〕
上記従来の問題点を解決するため本発明は、第1図のよ
うに、下部の混成集積回路10の回路基板12の上面に
形成されたバッド12a と、バッド12aに対向して
、上部の混成集積回路11の回路基板13の下面に形成
されたバッド13aと、 中空孔にバッド12a 、 13aに接着する半田が充
填され、それぞれの回路基板12.13と同材質の材料
より中空柱状に形成された間隔管の機能を有する接続体
15と、より構成したものである。
〔作用〕
上記本発明の手段によれば、複数の混成集積回路は、間
隔管の機能を備えた接続体15を介して接続され、塔状
に重層される。即ち、混成集積回路間の接続は、接続体
15を介して直接接続することができ、路長が短くなり
、装置の高速化が推進される。また、複数の混成集積回
路が塔状に重層される結果、マザーボードプリント板の
表面積を節減し、小形にすることができる。
なお、この接続体15の材料は、混成集積回路の回路基
板と同一材料であるので、熱膨張係数が等しい。よって
組立時、及び稼動時の温度変化に起因する、膨張、収縮
量が等しくて、半田付は部分が損傷する恐れがない。
さらにまた、連結バー16により連結された接続体15
の間隔を、バッド間隔と等しく形成することにより小さ
くて、取扱不便の接続体15が取扱い易くなり、且つ適
宜の個所で連結バー16を折損し、接続体15奇所望数
連結して使用することにより、混成集積回路の接続、重
層作業が容易となる。
〔実施例〕
第1図は、本発明の1実施例の斜視図、第2図は、本発
明の実施例の組立前の斜視図、第3図は本発明の実施例
の断面図である。
第1図乃至第3図において、混成集積回路10は、例え
ばアルミナ等よりなる回路基板12の表面(上・下の両
表面でも差支えない)に、所望の膜回路が形成され、さ
らに回路部品5等が搭載されている。
回路基板12の対向する側縁には、逆り形のリード端子
6が2列に対向して接続されている。このリード端子6
が、マザーボードプリント板1に設けた対応するスルー
ホール1aに挿着されることにより、混成S積回路10
はマザーボードプリント板lに実装されている。
また、回路基板12の両側縁の上面には、−L部の混成
集積回路11に接続すべ(、所望のパターンに接続した
バッド12aが並列して形成されている。
一方、混成集積回路10の上部に重層する混成集積回路
11は、例えばアルミナ等よりなる回路基板13の表面
(上・下の両表面でも差支えない)に、所望の膜回路が
形成され、さらに回路部品5等が搭載されている。
回路基板13の下面には、回路基板12に形成されたバ
ッド12aに対向して、バッド13aが形成されている
混成集積回路10と混成集積回路11とを接続する接続
体15は、回路基板12.13と同一材料、例えばアル
ミナ等よりなり、中空角柱状に形成され、その中空孔は
、上・下の端面側がテーパー状に拡開している。
このような接続体15は、側面の中央部が接続体15と
同じ材料の連結バー(16)により、連結されている。
接続体15の並列ピッチは、バッド12aのピッチ(即
ち、パッド13aのピッチとも同じ)と同ピツチである
上述のよう連結形成された接続体15は、パッド12a
の並列数に等しくなるように、連結バー16の所望の個
所で折損されている。
それぞれの接続体15の中空孔には、半田17(例えば
ペース状の半田)が充填され、混成集積回路10のバッ
ド12aに位置合わせ搭載され、接続体15の上端面に
はバッド13aを位置合わして、混成集積回路11を搭
載している。
その後、半田17を硬化(ペースト状の半田の場合)、
或いは再溶融(固体状の半田の場合)して、バソt”1
2a、及びパッド13aに接着させ、混成集積回路11
を接続体15を介して、混成集積回路10上に塔状に重
層している。
なお、連結バー16を接続体15の側壁よりも小さい頭
形にしであるのは、折損を容易にするためと、連結バー
16の上面と回路基板13との間、下面と回路基板12
との間に、それぞれ所望に大きい間隙を設け、溶融状態
、或いはベースト状の半田17が接続体15の端面を浸
透して、隣接したバンドが短絡することを阻止するため
である。
この接続体15の材料は、回路基板12.13と同一材
料であるので、熱膨張係数が等しく、組立時、及び稼動
時の温度変化に起因する、膨張、収縮量が等しい。よっ
て、半田付は部に亀裂等が発生して、接続不良となる恐
れがない。
上述のように、混成集積口H10と混成集積回路11と
は、接続体15を介して直接接続されているので、路長
が短くなり、装置の高速化が推進される。
また、塔状に重層されているので、マザーボードプリン
ト板1の搭載面積を、はぼ混成集積回路11の面積だけ
削減することができる。
また、小さくて取扱が不便な接続体15は、連結バー1
6により連結されている。よって適宜の個所で連結バー
16を折損することにより、所望数の接続体15を連結
して使用することができ、混成集積回路の接続、重層作
業が容易となる。
なお図示例は、同形状の回路基板を有する混成集積回路
2つを重層したものであるが、本発明は図示例に限定さ
れるものでなく、例えば、回路基板の形状の異なる回路
基板に適用することも、また3枚以上の混成集積回路を
塔状に重層するのに適用し得、る。
〔発明の効果〕
以上説明したように本発明は、複数の混成集積回路を、
間隔管の機能を備えた接続体15を介して塔状に重層、
接続したもので、接続路長が短く、装置の高速化が推進
され、また、マザーボードプリント板を小形にすること
ができる等、実用上で優れた効果がある。
【図面の簡単な説明】
第1図は本発明の1実施例の斜視図、 第2図は本発明の実施例の組立前の斜視図、第3図は本
発明の実施例の断面図、 第4図は混成集積回路の従来の実装構造を示す斜視図で
ある。 図において、 1はマザーボードプリント板、 2.3.Ionは混成集積回路、 4、12.13は回路基板、 6はリード端子、 15は接続体、 16は連結バー、 17は半田をそれぞれ示す。 革4図

Claims (2)

    【特許請求の範囲】
  1. (1)下部の混成集積回路(10)の回路基板(12)
    の上面に形成されたパッド(12a)と、 該パッド(12a)に対向して、上部の混成集積回路(
    11)の回路基板(13)の下面に形成されたパッド(
    13a)と、 中空孔に該パッド(12a)、(13a)に接着する半
    田(17)が充填され、該回路基板と同材質の材料より
    中空柱状に形成された間隔管の機能を有する接続体(1
    5)と、よりなることを特徴とする混成集積回路の重層
    構造。
  2. (2)前記接続体(15)が、側面の中央部が連結バー
    (16)により、所定のピッチで連結並列されてなるこ
    とを特徴とする特許請求の範囲第1項に記載の混成集積
    回路の重層構造。
JP20283985A 1985-09-13 1985-09-13 混成集積回路の重層構造 Pending JPS6263486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20283985A JPS6263486A (ja) 1985-09-13 1985-09-13 混成集積回路の重層構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20283985A JPS6263486A (ja) 1985-09-13 1985-09-13 混成集積回路の重層構造

Publications (1)

Publication Number Publication Date
JPS6263486A true JPS6263486A (ja) 1987-03-20

Family

ID=16464041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20283985A Pending JPS6263486A (ja) 1985-09-13 1985-09-13 混成集積回路の重層構造

Country Status (1)

Country Link
JP (1) JPS6263486A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009488A (ja) * 2009-06-26 2011-01-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009488A (ja) * 2009-06-26 2011-01-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH0661606A (ja) 回路パッケージ構造
US6670700B1 (en) Interconnect substrate and semiconductor device electronic instrument
JPS594873B2 (ja) 印刷配線板
JP4111222B2 (ja) 表面実装型部品
US20090052149A1 (en) Covered multilayer module
US8148201B2 (en) Planar interconnect structure for hybrid circuits
JPS6263486A (ja) 混成集積回路の重層構造
JP3126784B2 (ja) 積層マルチチップ半導体装置
JPH08116147A (ja) リジット基板の接続構造
JP2001156416A (ja) フレキシブル配線基板の接続構造
JP2674071B2 (ja) Lsiパッケージ
JPS5999794A (ja) 厚膜回路装置
JPS5994493A (ja) 電子部品を有する回路基板装置
JPS60254695A (ja) 高密度実装構造
JPH05166672A (ja) 複合部品
JPH0443437B2 (ja)
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP2001044361A (ja) 積層マルチチップ半導体装置
JPS631093A (ja) 電子部品搭載用基板装置
JPH02114595A (ja) チップ部品の実装方法
JPH0249741Y2 (ja)
JPS5815297A (ja) 印刷配線板
JPS6316696A (ja) 多層配線基板モジユ−ル
JPS6362396A (ja) スル−ホ−ルを有した基板構造
JPS61189695A (ja) 多層プリント板の配線パタ−ン構造