JP4604387B2 - Ic実装用基板 - Google Patents
Ic実装用基板 Download PDFInfo
- Publication number
- JP4604387B2 JP4604387B2 JP2001125908A JP2001125908A JP4604387B2 JP 4604387 B2 JP4604387 B2 JP 4604387B2 JP 2001125908 A JP2001125908 A JP 2001125908A JP 2001125908 A JP2001125908 A JP 2001125908A JP 4604387 B2 JP4604387 B2 JP 4604387B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- base material
- bump
- conductive metal
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【発明の属する技術分野】
本発明はICを直接実装するためのIC実装用基板に関するものである。
【0002】
【従来の技術】
ICの実装用の基板として、特開昭63−220533号公報には基板の基材表面に突部を設けて該突部表面に導電金属層を形成することでバンプとし、該バンプに導電ペーストを介してICを載せて加熱することで上記バンプにICの端子部を接合するものが示されている。
【0003】
また、特表平9−511873号公報には、ポリマー樹脂からなる立体成形回路基板(MID基板)の成形時に突部を同時に成形して、突部表面に回路パターンを構成する導電性金属層を形成することでIC実装用の端子部であるバンプとすることが開示されている。
【0004】
上記のように形成されたバンプを備えるIC実装用基板は、IC側に半田バンプを設けなくともICの実装が可能であるが、バンプの高さが揃っていないと接続不良を招くことになる。一方で、基板上の突部は、金型の寸法精度や金型から成形品への転写性などの影響で、各バンプの上面高さには約数μmのばらつきが生じてしまう上に、基板の成形後の反りなどで約10μm程度のばらつきが生じてしまう。
【0005】
この時、IC実装時の加圧力を利用すれば基板の反りの矯正を行うことができ、しかもバンプそのものが弾性を有する構成となっておれば、高さの違いも吸収することができることになり、接続不良の発生を低減させることができる。特に、上記のポリマー樹脂からなる立体成形回路基板の場合、突部を基板の成形時に同時に形成することができる上に、ポリマー樹脂製の突部は弾性を有することから、この点においても都合が良い。
【0006】
【発明が解決しようとする課題】
しかし、実際にはIC側にもその端子部にバンプを形成していないと、ICの接合強度等の点で多々問題点が生じているのが現状であり、バンプを設けていないICの実装には弾性を有する突部をベースとするバンプを設けただけでは対応できていない。
【0007】
本発明はこのような点に鑑みなされたものであって、その目的とするところはIC側にバンプが無くともICの実装を簡便に且つ高い信頼性のもとに行うことができ、IC側にバンプがあればさらに高い信頼性のもとにICの実装を行うことができるIC実装用基板を提供するにある。
【0008】
【課題を解決するための手段】
しかして本発明にかかるIC実装用基板は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したものにおいて、上記突部を環状の突条として形成するとともに、この環状の突条表面に複数条の回路パターンとなる複数の導電性金属層を間隔を置いて形成していることに第1の特徴を有している。
【0009】
上記突条表面に間隔を置いて複数の小突部を形成するとともに導電性金属層を各小突部表面に設けてもよい。
【0010】
また本発明は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、基板の裏面における上記突部対応位置に凹所を設けていることに第2の特徴を有している。
【0011】
上記突部は導電性材料で形成してもよい。
【0012】
このほか、上記バンプ表面を表面粗さRa0.1μm〜3μmの微小凹凸が連続する面としてもよい。
【0013】
バンプ表面の上記微小凹凸はメッキによる導電性金属層で形成しても、基材の突部表面に設けたものとして形成してもよい。
【0014】
また、上記突部を長方形状とするとともに該突部側面に導電性金属層で覆われていない開放面を形成しているものとしてもよい。
【0015】
さらに、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、実装されるICに先端面が当接する突起部を基板に一体成形で設けたものとするのも好ましく、ここにおける突起部はバンプで囲まれた領域の内部と周囲とに夫々設けていることが好ましい。
【0016】
基板の表面に凹所を設けて、この凹所内に突部と導電性金属層とからなるバンプを設けてもよい。上記凹所内に設けた突部は基材よりも柔らかい材料で形成しておくことが好ましく、基材よりも柔らかい材料で形成した別部品としての突部は凹所内に圧入固定したものであってもよい。また、突部は低融点フィラーからなるものとし、突部表面を覆う導電性金属層は上記低融点フィラーが外部に漏れ出すことを許す開口部を備えたものとするのも好ましい。
【0017】
そして、上記の基材はバンプの形成領域を囲む溝を表面に備えていたり、基材のバンプ形成領域にトランスファー成形にて載せたアンダーフィルを設けていたりしてもよく、上記アンダーフィルはその断面形状を中央が盛り上がった円弧状としておくのが好ましい。
【0018】
そして基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板の製造にあたっては、突部形成のための金型に紫外線透過材料からなるものを用いて、突部を紫外線照射により金型内で硬化させる方法を好適に用いることができる。
【0019】
このほか、射出成形した基材の上に二次成形材料層をコートし、その後、突部成形用の金型にて圧縮成形することで突部を形成するようにしてもよい。
【0020】
また、射出成形した基材の上にディスペンスまたはインクジェットにより突部を形成してもよく、この場合、ディスペンスまたはインクジェットを複数回繰り返してもよい。
【0021】
さらに、射出成形した基材の上に二次成形材料層をコートし、次いで二次成形材料層の上にさらに突部形成用の樹脂材料を載せ、その後、突部成形用の金型にて圧縮成形することで突部を形成するようにしてもよい。
【0022】
突部を形成するとともに該突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成した後、バンプ形成領域にトランスファー成形にてアンダーフィルを載せるようにしてもよく、この時、アンダーフィルの断面形状を中央が盛り上がった円弧状とすれば、さらに好ましい結果を得ることができる。
【0023】
【発明の実施の形態】
図1は参考例におけるIC実装用基板1の概略構成を示しており、基材10の表面に複数(多数)の突部11を設けているとともに、突部11の表面を回路パターンを構成している導電金属層12で被覆して、ICの実装用端子部であるバンプ2を形成している。
【0024】
ここにおける基材10は、図では平板状のもので示しているが、立体成形回路基板(MID基板)として形成されるものを好適に用いることができる。なお、突部11は幅が100μm程度、高さが100μm程度のものであり、めっきで形成されて回路パターンを構成している導電金属層12は、5〜10μm程度厚の銅めっき12a上に5〜10μm程度厚のニッケルめっき12bを施し、さらにこの上に0.3〜0.5μm厚程度の金めっき12cを施すことで形成してある。そして、上記バンプ2の表面は、表面粗さRa0.1μm〜3μmの微小凹凸20が連続する面としている。
【0025】
このような微小凹凸20は、平滑面として形成した突部11に導電金属層12を形成するにあたり、表面層となっている金メッキ2cの下層のニッケルめっき12bを無光沢で行うことで得ることができるが、図2に示すように、表面にめっきで導電金属層12が形成される突部11表面そのものを微小凹凸20’が連続するものとしておき、導電金属層12をこの表面に形成した時、導電金属層12の表面に微小凹凸20が現れるようにしていてもよい。なお、突部11表面に微小凹凸20’を設けることは、例えば図2(b) に示すように、突部11の成形材料(図示例の場合は基材10に一体に突部11を設けているために基材10の成形材料)として、フィラー19入りのものを用いて、突部11を備えた基材10の成形後にエッチングで突部11表面に存在しているフィラー19を除去することにより得ることができる。この場合、上記めっきによる導電金属層12で微小凹凸20を形成する場合に比して、表面粗さがより大である微小凹凸20を得ることができる。
【0026】
ところで、バンプ2表面に微小凹凸20を設けた場合と設けていない場合とにおいて、銀ペーストを用いてICの実装(サンプリング数各50)を行ったところ、図3に示すように、微小凹凸20を設けることで接続抵抗値を大きく下げることができた。すなわち、表面粗さRa0.13μmの微小凹凸20を設けた場合、接続抵抗値を50mΩ以下とすることができたが、微小凹凸20を設けていないもの(表面粗さRa0.06μm)では、接続抵抗値がほぼ50mΩ以上となってしまうものであり、低い接続抵抗値のIC実装を行うことができた。
【0027】
接続抵抗値に上記のような差が生じるのは、図4(a)に示すように、銀ペーストにおける銀粒子9との接触面積が増大したためと考えられる。なお、図4(b)はバンプ2の表面粗さがRa0.01μmの場合の銀粒子9との接触面積を示している。
【0028】
また、微小凹凸20を設けた場合、図5に示すように、IC3のアルミニウム製パッドとして形成された端子部30の表面の酸化被膜層31をパッド2表面の微小凹凸20が突き破ってバンプ2の金めっき12cの層が酸化被膜層31を介することなく端子部30のアルミニウム部分に多点で直接接触することになる。
【0029】
図6にバンプ2の他例を示す。ここにおけるバンプ2は、そのベースとなっている突部11が平面視で長方形状となっているとともに、回路パターンを構成している導電金属層12は、突部11の上面と二つの側面とを覆っているものの、突部11の他の二つの側面は覆っていないものとして形成してある。この場合、丸形の突部11をベースとするバンプ2と比較して、長方形状のバンプ2の長手方向において、IC3の端子部30の位置ずれの許容量Zを大きくすることができるものであり、しかも図7に示すようにバンプ2の短手方向におけるバンプ2間の距離(ピッチ)Pを小さくすることができる。
【0030】
さらに、突部11の二つの側面を導電金属層12で覆っていない開放面としているために、突部11に弾性を持たせてIC3の実装時の加圧力で突部11が撓むようにしている時、突部11の全表面を導電金属層12で覆っている場合に比して、突部11の変形性が高くなっており、これ故に突部11の高さばらつきの吸収性を高くすることができる。
【0031】
図8に示すものは、突部11を突条11’として形成するとともに、この突条11’表面に複数条の回路パターンとなる複数の導電性金属層12を間隔を置いて形成したものを示している。回路ピッチが狭くなっていくにつれて超微細な突部11を金型で作ることは困難となるが、突条11’として形成するとともに該表面に複数条の回路パターンを形成することで、狭ピッチ化が容易となる。
【0032】
突条11’は、IC3がその4辺に端子部を備えている場合、図8(b)に示すように、環状に形成しておくのが好ましい。熱ストレスによる「うねり」の発生に対して、4つの独立した突条11’を設ける場合に比して、環状の突条11’はリブとなって拘束するために「うねり」を防止することができる。
【0033】
また、図9に示すように、突条11’表面に間隔を置いて複数の小突部13を形成し、導電性金属層12を各小突部13表面に設ければ、導電金属層12間の沿面距離が長くなって絶縁の確保が容易となるために、さらに回路ピッチを狭くすることができる。
【0034】
図10及び図11に別の例を示す。これは基材10におけるバンプ2の形成領域の外側に突起部14を設けて、バンプ2に端子部30を接合することで実装されるIC3に上記突起部14先端面を当接させるようにしたものである。突起部14がストッパーとして機能するものであり、IC3の実装時の加圧力がバンプ2に過剰にかかってしまうことを防ぐ。突起部14は図10(b)に示すように、バンプ2の形成領域を囲む環状のものであってもよい。
【0035】
また、図12に示すように、バンプ2の形成領域内にも突起部14を設けておくことで、基材10に反りやうねりがあってもギャップを全面にわたって一定にすることができ、実装時の加圧力が局部のバンプ2に過剰に集中することを防ぐことができる。
【0036】
図13に示すものは、突部11を表面に備えた基材10の裏面側で突部11に対応する位置に凹所15を設けたものを示している。該凹所15の面積は突部11の断面積よりも大きいものが好ましい。このような凹所15の存在は、基材10における突部11(バンプ2)の部分の剛性を低下させるために、IC3の実装時に低荷重で実装面の高さばらつきを抑制することができるものとなる。
【0037】
図14に示すように、基材10の表面に凹所16を設けて、この凹所16内に突部11と導電性金属層12とからなるバンプ2を設けてもよい。基材10の裏面からのバンプ2の高さを抑えることができるために、IC3の実装時の応力緩和効果を確保しつつ薄型化を図ることができる。
【0038】
この場合、突部11は基材10に一体に形成するのではなく、基材10よりも柔らかい材料からなるものを図15に示すように基材10の凹所16内に形成すれば、さらに応力緩和効果を高めることができる。この場合の突部11は基材10に対して2色成形で形成することで得ることができるほか、凹所16内に突部11の材料となる樹脂をディスペンスしたり、インクジェット式で滴下させることで形成することができる。また、別部品として形成した突部11を図16(a)あるいは図16(b)に示すように凹所16内に圧入固定してもよい。この場合、突部11の位置決めが可能となる。
【0039】
図17に別の例を示す。ここにおける突部11は低融点フィラーで形成したものであり、また、突部11の表面を覆う導電性金属層2はその上面に溝25を備えるほか、側面に開口部26を備えている。ここにおける開口部26は、IC3の実装時の加熱加圧により突部11を形成している低融点フィラーを外部に漏れ出させるためのものであり、凹所16内に漏れ出た低融点フィラーは凹所16を埋めるとともに上記溝25に侵入し、IC3の仮固定に寄与する。ペースト先塗り法に対して、バンプ2が封止樹脂(アンダーフィル)で覆われていないために実装にあたってバンプ2上にある封止樹脂を排除する必要がなく、導通信頼性を高くすることができる。
【0040】
また、図18に示すように、アンダーフィル8をIC3の実装面に載せ、その後、IC3の実装を行う場合には、バンプ2の形成領域を囲む溝18を基材10の表面に設けておくと、アンダーフィル8の流れ出しを溝18で防止することができる。
【0041】
さらにIC3の実装に際してアンダーフィル8を用いる場合、ペーストの塗布でアンダーフィル8を載せた時、図19に示すように、バンプ2上とバンプ2間とにおいて、アンダーフィル8の上面に高さの差が生じ、IC3の実装後、バンプ2間の部分にボイド80が生じる虞がある。これを防ぐにはバンプ2を備えた基材1に対するトランスファー成形で固化状態のアンダーフィル8を形成すればよい。図20に示すように、アンダーフィル8の表面の高さを均一にすることができるために、上記ボイド80が生じることはない。なお、固化状態で成形したアンダーフィル8は室温〜50℃程度の環境下に放置することでペースト状態となるから、この時点でIC3の実装を行う。
【0042】
アンダーフィル8のトランスファー成形にあたっては、図21に示すように、アンダーフィル8を中央が盛り上がった円弧状の断面となるように成形すれば、さらに確実にボイドの発生を抑制することができる。
【0043】
ところで、基材10における突部11は、基材10が立体成形回路基板(MID基板)として形成されるものである時には、図22に示すように基材10の射出成形時に突部11を同時に形成すればよいが、このほか、図23に示すように、突部11を有していない基材10をいったん射出成形した後、突部11の成形用の金型7に基材10を入れて、再溶融圧縮成形することで突部11を形成することができる。
【0044】
また、突部11を基材10よりも弾性に富んだ(あるいは基材10よりも柔らかい)材料で形成する場合、突部11の材料として熱可塑性樹脂、熱硬化性樹脂、紫外線硬化樹脂、2液性の硬化性樹脂などを用いることができ、特に基材10を無機物フィラーを配合したポリフタルアミド樹脂で構成する場合、突部11の形成用材料として、フィラー強化されていないポリフタルアミド樹脂を好適に用いることができる。そして、突部11の成形にあたっては、図24に示すように射出成形した基材10に対してインサート射出成形を行うことで突部11を形成するとともに冷却固化(熱可塑性樹脂)もしくは加熱硬化(熱硬化性樹脂)させる一般的な二色成形法のほか、図25に示すように、突部11の形成のための金型7としてガラスのようなUV透過材料からなるものを用いて、金型7外からの紫外線照射で硬化させるようにしてもよい。
【0045】
また、図26や図27に示すように、射出成形した基材10に対してディスペンス、スピンコート、ドクターブレード等を用いて、二次成形材料層を基材10上にコートし、次いで突部11の成形用の金型7にて圧縮成形及び硬化させることで突部11を形成してもよい。尚、図27は上記UV透過材料からなる金型7外からの紫外線照射による硬化を行う場合を示している。
【0046】
このほか、図28及び図29に示すように、射出成形した基材10上にディスペンスやインクジェットで突部11のための樹脂材料を載せて樹脂材料の表面張力で球面形状を保持させ、次いで固化(図ではUV照射による硬化)させることで突部11を形成してもよいのは前述の通りである。なお、ディスペンスによって突部11を形成する場合、前述の突条11’も図31に示すように形成することができるほか、前述の小突部13を備えた突部11(突条11’)も図32に示すようにディスペンスと硬化とを複数回繰り返すことで形成することができる。また、硬化後に基材10よりも相対的に弾性率の低いゴム状やゲル状のものを用いるようにしてもよい。
【0047】
図30に示すように射出成形した基材10に対してディスペンス、スピンコート、ドクターブレード等を用いて、二次成形材料層を基材10上にコートし二次成形材料層をコートし、この二次成形材料層の上にさらにディスペンスまたはインクジェットで突部11のための樹脂材料を載せ、その後、突部成形用の金型7にて圧縮成形することで突部11を形成するようにしてもよい。図30(b)はこの時の突部11の硬化を紫外線照射によって行うことができるように、金型7として紫外線透過材料、例えばガラスからなるものを用いた場合を示している。
【0048】
また、金型7を使用せずに突部11を形成する場合、その大きさや高さを金型7で規定することができないが、この場合、カメラなどの画像処理や非接触距離測定などを併用して突部11の大きさ(直径及び高さ)をコントロールすることが好ましい。なお、画像処理でコントロールを行う場合、突部11の形成材料の色を基材10の色と異なる色とすることで、画像処理が容易となる。
【0049】
さらに、金型7を使用するか否かにかかわらず、形成した突部11は導電金属層12の形成に先立ち、IC3と同程度の平面を持った部材を押し当てて熱もしくは超音波振動といった突部11の材料を溶融変形させることができるエネルギーを与えることで、突部11の先端面の平面度を高めておくと、さらに好ましい結果を得ることができる。
【0050】
このほか、突部11を導電性材料、たとえば導電性樹脂、はんだ混入プラスティック、粉末金属射出成形用材料などで形成してもよく、この場合、めっきにて形成する導電金属層12の付着量を突部11において多くすることができる。
【0051】
【発明の効果】
以上のように本発明に係るIC実装用基板は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したものにおいて、金型における微細構造の成形についての制限を受けることなく回路パターンとなる導電性金属層による回路パターンの狭ピッチ化を図ることができるものであり、殊に環状に突条を設けているために、熱ストレスによる「うねり」の発生を拘束リブとして機能する突条によって防止することができる。
【0052】
上記突条表面に間隔を置いて複数の小突部を形成しているとともに導電性金属層を各小突部表面に設けておけば、導電金属層間の沿面距離が長くなって絶縁の確保が容易となるために、さらに回路ピッチを狭くすることができる。
【0053】
また本発明は、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、基板の裏面における上記突部対応位置に凹所を設けているために、基材における突部(バンプ)の部分の剛性を凹所で低下させることができ、ICの実装時に低荷重で実装面の高さばらつきを抑制することができる。
【0054】
上記突部を導電性材料で形成してもよい。導電性金属層をめっきで形成する時、IC実装用端子部となる突部(バンプ)における導電性金属層の厚みを大きくすることができる。
【0055】
このほか、次のようなものとするのも好ましい。すなわち、上記バンプ表面を表面粗さRa0.1μm〜3μmの微小凹凸が連続する面としていると、IC実装時の接続抵抗値を大きく低下させることができるものであり、IC側にバンプがなくてもICの実装を高い信頼性のもとに行うことができ、IC側にバンプがあれば、さらに高い信頼性のもとにICの実装を行うことができる。
【0056】
バンプ表面の上記微小凹凸はメッキによる導電性金属層で形成してもよいが、基材の突部表面に設けたものとして形成すれば、表面粗さが大である微小凹凸をより簡便に得ることができる。
【0057】
また、上記突部を長方形状とするとともに該突部側面に導電性金属層で覆われていない開放面を形成していると、突部に弾性を持たせてICの実装時の加圧力で突部が撓むようにしている時、突部の全表面を導電金属層で覆っている場合に比して、突部の変形性が高くなっているものであり、これ故に突部の高さばらつきの吸収を低加圧力で得ることができる。
【0058】
さらに、基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、実装されるICに先端面が当接する突起部を基板に一体成形で設けたものとしてもよく、ここにおける突起部はバンプで囲まれた領域の内部と周囲とに夫々設けていることが好ましい。
【0059】
また、基板の表面に凹所を設けて、この凹所内に突部と導電性金属層とからなるバンプを設けていると、基材の裏面からのバンプの高さを抑えることができ、ICの実装時の応力緩和効果を確保しつつ薄型化を図ることができる。
【0060】
この場合、凹所内に設けた突部を基材よりも柔らかい材料で形成することで、応力緩和効果をさらに高めることができる。また、基材よりも柔らかい材料で形成した別部品としての突部を凹所内に圧入固定したものであってもよい。実装面の高さばらつきの吸収に有効な突部を容易に得ることができる。
【0061】
また、突部は低融点フィラーからなるものとし、突部表面を覆う導電性金属層は上記低融点フィラーが外部に漏れ出すことを許す開口部を備えたものでは、ICの実装時に凹所内の空間を低融点フィラーが埋めるとともにICの仮固定に寄与するものとなり、しかもペースト先塗り法に対して、バンプが封止樹脂(アンダーフィル)で覆われていないために実装にあたってバンプ上にある封止樹脂を排除する必要がなく、導通信頼性を高くすることができる。
【0062】
そして、上記の基材がバンプの形成領域を囲む溝を表面に備えていれば、アンダーフィルの流れ出しを溝で防止することができる。
【0063】
基材のバンプ形成領域にトランスファー成形にて載せたアンダーフィルを設けておけば、アンダーフィルの表面の高さを均一にすることができるために、ICの実装面側にボイドが生じる虞を無くすことができる。上記アンダーフィルはその断面形状を中央が盛り上がった円弧状としておけば、さらに確実にボイドの発生を抑制することができる。
【0064】
基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板の製造にあたっては、突部形成のための金型に紫外線透過材料からなるものを用いて、突部を紫外線照射により金型内で硬化させると、突部を備えた基板の製造を簡便に行うことができる。
【0065】
射出成形した基材の上に二次成形材料層をコートし、その後、突部成形用の金型にて圧縮成形することで突部を形成しても、やはり突部を備えた基板の製造を簡便に行うことができる。
【0066】
また、射出成形した基材の上にディスペンスまたはインクジェットにより突部を形成すれば、突部成形用の金型を必要とすることなく、突部を備えた基板の製造をより簡便に行うことができる。この場合、ディスペンスまたはインクジェットを複数回繰り返すことで、上記小突部を有する突部を備えた基板の製造を簡便に行うことができる。
【0067】
さらに、射出成形した基材の上に二次成形材料層をコートし、次いで二次成形材料層の上にさらに突部形成用の樹脂材料を載せ、その後、突部成形用の金型にて圧縮成形することで突部を形成するようにしてもよい。
【図面の簡単な説明】
【図1】 参考例を示すもので、(a)はIC実装時の状態を示す説明図、(b)は同上の微小凹凸を備えたバンプの拡大断面図である。
【図2】 微小凹凸を備えたバンプの他例を示すもので、(a)は拡大断面図、(b)は該バンプにおける突部に微小凹凸を形成する方法の説明図である。
【図3】 同上の表面粗さと接続抵抗値との相関を示す説明図である。
【図4】 (a)(b)はバンプと銀ペーストにおける銀粒子との接触面積を説明する断面図である。
【図5】 IC実装時における微小凹凸とICの端子部の酸化被膜層との関係を示す断面図である。
【図6】 他例を示すもので、(a)は部分斜視図、(b)は断面図である。
【図7】 同上のバンプ間距離(ピッチ)についての説明図である。
【図8】 (a)(b)は参考例と本願の実施の形態の一例の斜視図である。
【図9】 (a)(b)は参考例のさらに別の例の斜視図と断面図である。
【図10】 (a)(b)は夫々異なる例の斜視図である。
【図11】 同上の作用を示す説明図である。
【図12】 同上の他例における作用を示す説明図である。
【図13】 本願の他の実施の形態の一例における作用を示す説明図である。
【図14】 別の参考例における作用を示す説明図である。
【図15】 異なる例における作用を示す説明図である。
【図16】 (a)(b)は夫々別の例の断面図である。
【図17】 (a)(b)は夫々別の例の斜視図、(c)は作用を示す説明図である。
【図18】 異なる例の作用を示す説明図である。
【図19】 従来例の作用を示す説明図である。
【図20】 参考例における一例の作用を示す説明図である。
【図21】 同上の他例の断面図である。
【図22】 製造方法の一例についての説明図である。
【図23】 同上の他例についての説明図である。
【図24】 同上の更に他例についての説明図である。
【図25】 同上の別の例についての説明図である。
【図26】 同上のさらに別の例についての説明図である。
【図27】 同上の異なる例についての説明図である。
【図28】 同上の他の例についての説明図である。
【図29】 同上のさらに他の例についての説明図である。
【図30】 (a)(b)は夫々製造方法の一例についての説明図である。
【図31】 別の例の説明図である。
【図32】 さらに別の例の説明図である。
【符号の説明】
2 バンプ
10 基材
11 突部
12 導電性金属層
20 微小凹凸
Claims (4)
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、上記突部を環状の突条として形成するとともに、この環状の突条表面に複数条の回路パターンとなる複数の導電性金属層を間隔を置いて形成していることを特徴とするIC実装用基板。
- 上記突条表面に間隔を置いて複数の小突部を形成しているとともに導電性金属層を各小突部表面に設けていることを特徴とする請求項1記載のIC実装用基板。
- 基材の表面に設けた突部表面を回路パターンとなる導電性金属層で覆ってIC実装用端子部としてのバンプを形成したIC実装用基板において、基板の裏面における上記突部対応位置に凹所を設けていることを特徴とするIC実装用基板。
- 突部が導電性材料からなることを特徴とする請求項1〜3のいずれか1項に記載のIC実装用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001125908A JP4604387B2 (ja) | 2001-04-24 | 2001-04-24 | Ic実装用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001125908A JP4604387B2 (ja) | 2001-04-24 | 2001-04-24 | Ic実装用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002324819A JP2002324819A (ja) | 2002-11-08 |
JP4604387B2 true JP4604387B2 (ja) | 2011-01-05 |
Family
ID=18975039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001125908A Expired - Fee Related JP4604387B2 (ja) | 2001-04-24 | 2001-04-24 | Ic実装用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4604387B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5259095B2 (ja) * | 2006-06-19 | 2013-08-07 | 新光電気工業株式会社 | 半導体装置 |
JP4949281B2 (ja) * | 2007-01-24 | 2012-06-06 | 日本特殊陶業株式会社 | 部品付き配線基板の製造方法 |
JP4802143B2 (ja) * | 2007-06-04 | 2011-10-26 | 日本電信電話株式会社 | 光部品 |
JP2012199263A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 回路基板、接続構造体及び回路基板の接続方法 |
JP5234140B2 (ja) * | 2011-06-01 | 2013-07-10 | 富士通株式会社 | 電極、電子部品及び基板 |
JP6110673B2 (ja) * | 2012-02-17 | 2017-04-05 | エスアイアイ・セミコンダクタ株式会社 | 光センサ装置 |
CN110634828B (zh) * | 2018-06-21 | 2021-11-16 | 矽创电子股份有限公司 | 凸块结构 |
JP7354550B2 (ja) | 2019-02-08 | 2023-10-03 | 富士電機株式会社 | 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220533A (ja) * | 1987-03-10 | 1988-09-13 | Citizen Watch Co Ltd | 時計用icの実装構造 |
JPH0360036A (ja) * | 1989-07-27 | 1991-03-15 | Oki Electric Ind Co Ltd | バンプの形成方法 |
JPH0590733A (ja) * | 1991-09-30 | 1993-04-09 | Rohm Co Ltd | 合成樹脂製回路基板における導体パターンの形成方法 |
JPH05283478A (ja) * | 1991-12-23 | 1993-10-29 | Motorola Inc | ポリマーアンダーフィルの拡張を制御した半導体デバイス組立体 |
JPH07106756A (ja) * | 1993-10-08 | 1995-04-21 | Toshiba Corp | 印刷配線板の製造方法 |
JP2000164634A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置 |
JP2000228460A (ja) * | 1994-09-23 | 2000-08-15 | Siemens Nv | ポリマースタッドグリッドアレイのための基板の製造のための方法 |
JP2000269269A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体実装用基板と半導体装置および半導体装置の製造方法 |
JP2000349203A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 回路装置、その製造方法 |
JP2002164386A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | Ic実装用基板とその製造方法及びic実装用基板へのic実装方法 |
JP2002190656A (ja) * | 2000-12-20 | 2002-07-05 | Soushiyou Tec:Kk | バンプ付きリードを有する配線基板の製造方法 |
JP2002270647A (ja) * | 2000-12-28 | 2002-09-20 | Matsushita Electric Works Ltd | 半導体チップ実装基板およびその製造方法 |
-
2001
- 2001-04-24 JP JP2001125908A patent/JP4604387B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220533A (ja) * | 1987-03-10 | 1988-09-13 | Citizen Watch Co Ltd | 時計用icの実装構造 |
JPH0360036A (ja) * | 1989-07-27 | 1991-03-15 | Oki Electric Ind Co Ltd | バンプの形成方法 |
JPH0590733A (ja) * | 1991-09-30 | 1993-04-09 | Rohm Co Ltd | 合成樹脂製回路基板における導体パターンの形成方法 |
JPH05283478A (ja) * | 1991-12-23 | 1993-10-29 | Motorola Inc | ポリマーアンダーフィルの拡張を制御した半導体デバイス組立体 |
JPH07106756A (ja) * | 1993-10-08 | 1995-04-21 | Toshiba Corp | 印刷配線板の製造方法 |
JP2000228460A (ja) * | 1994-09-23 | 2000-08-15 | Siemens Nv | ポリマースタッドグリッドアレイのための基板の製造のための方法 |
JP2000164634A (ja) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置 |
JP2000269269A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体実装用基板と半導体装置および半導体装置の製造方法 |
JP2000349203A (ja) * | 1999-06-07 | 2000-12-15 | Nec Corp | 回路装置、その製造方法 |
JP2002164386A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | Ic実装用基板とその製造方法及びic実装用基板へのic実装方法 |
JP2002190656A (ja) * | 2000-12-20 | 2002-07-05 | Soushiyou Tec:Kk | バンプ付きリードを有する配線基板の製造方法 |
JP2002270647A (ja) * | 2000-12-28 | 2002-09-20 | Matsushita Electric Works Ltd | 半導体チップ実装基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002324819A (ja) | 2002-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5108955A (en) | Method of making a resin encapsulated pin grid array with integral heatsink | |
KR100635409B1 (ko) | 마이크로일렉트로닉 패키지의 제조를 위한 투여 프로세스 | |
US5776512A (en) | Apparatus for encapsulating electronic packages | |
US5289039A (en) | Resin encapsulated semiconductor device | |
US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
US6391683B1 (en) | Flip-chip semiconductor package structure and process for fabricating the same | |
JP4604387B2 (ja) | Ic実装用基板 | |
US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
WO1996037916A1 (en) | Method of transfer molding electronic packages and packages produced thereby | |
TWI527186B (zh) | 半導體封裝及其製造方法 | |
US20040180475A1 (en) | Mold die and method for manufacturing semiconductor device using the same | |
JPH08102475A (ja) | キャリアフィルム | |
US5233225A (en) | Resin encapsulated pin grid array and method of manufacturing the same | |
US20050250245A1 (en) | Semiconductor chip arrangement and method | |
JP4113722B2 (ja) | 半導体モジュールとその製造方法 | |
JP4882570B2 (ja) | モジュールの製造方法と、それにより製造したモジュール | |
JP3561117B2 (ja) | 無線モジュール及び無線カード | |
US6046506A (en) | Semiconductor device with package | |
JP3496598B2 (ja) | 半導体チップの実装方法 | |
JP2000306948A (ja) | 半導体装置、およびその製造方法 | |
JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
US20010010393A1 (en) | Semiconductor device and semiconductor device mounting method thereof | |
JP3816636B2 (ja) | Bga型半導体装置 | |
US20230199967A1 (en) | Embedded printed circuit board | |
JPH11245085A (ja) | 接合部材およびこれを用いた半導体実装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100920 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |