JP6219977B2 - 電子部品および電子部品の製造方法 - Google Patents
電子部品および電子部品の製造方法 Download PDFInfo
- Publication number
- JP6219977B2 JP6219977B2 JP2015560464A JP2015560464A JP6219977B2 JP 6219977 B2 JP6219977 B2 JP 6219977B2 JP 2015560464 A JP2015560464 A JP 2015560464A JP 2015560464 A JP2015560464 A JP 2015560464A JP 6219977 B2 JP6219977 B2 JP 6219977B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance
- electronic component
- electrode
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 12
- 238000000034 method Methods 0.000 title description 10
- 239000010409 thin film Substances 0.000 claims description 178
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000010410 layer Substances 0.000 description 53
- 239000011347 resin Substances 0.000 description 39
- 229920005989 resin Polymers 0.000 description 39
- 239000010408 film Substances 0.000 description 19
- 238000000605 extraction Methods 0.000 description 17
- 238000001704 evaporation Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/20—Metallic material, boron or silicon on organic substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/0656—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Thermal Sciences (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Adjustable Resistors (AREA)
Description
本発明は、薄膜抵抗素子を備える電子部品およびその製造方法に関する。
従来、薄膜抵抗素子を備える種々の電子部品が提供されている(例えば特許文献1参照)。例えば、図3に示す従来の電子部品500が備える薄膜抵抗素子は、絶縁層501上に形成されたNi、Cr、Siを主成分とする複数の抵抗薄膜502と、抵抗薄膜上に形成されたNiを主成分とする接続電極503とを備えている。そして、接続電極503上に形成されたAu/Pd外部電極504により薄膜抵抗素子が外部接続される。
図3に示すように、抵抗薄膜502と外部電極504とが接続電極503を介して接続されることにより、薄膜抵抗素子(抵抗薄膜502)と外部電極504との間で抵抗値が増大するのが抑制されるので、外部電極504間において測定される薄膜抵抗素子の抵抗値のばらつきが低減される。しかしながら、比較的大きい抵抗値を有するように抵抗薄膜502が形成されると、抵抗薄膜502と接続電極503との間の接触抵抗が増大するおそれがある。この場合には、所望の抵抗値を有する薄膜抵抗素子を形成することができない。
この発明は、上記した課題に鑑みてなされたものであり、所望の抵抗値を有する薄膜抵抗素子を備える電子部品およびその製造方法を提供することを目的とする。
上記した目的を達成するために、本発明の電子部品は、一方主面および他方主面を有し、Ni、Cr、Siを主成分とする抵抗薄膜と、前記抵抗薄膜の前記一方主面の一部に形成され該抵抗薄膜と電気的に接続されたNiを主成分とする接続電極とを有する薄膜抵抗素子を備え、前記抵抗薄膜は、前記他方主面から前記一方主面までの全範囲にわたって、前記他方主面から前記一方主面に向かって前記Niの濃度が徐々に増え、前記抵抗薄膜は、50重量%以上、90重量%以下のSiを含んでいることを特徴としている。
このように構成された発明では、抵抗薄膜の接続電極との接続界面側におけるNiの濃度が当該界面と反対側におけるNiの濃度よりも高いので、抵抗薄膜の接続電極との接続界面側および接続電極それぞれの仕事関数を近づけることができる。そのため、抵抗薄膜および接続電極の接続界面において仕事関数の差異に起因して生じる接触抵抗が増大するのを防止することができる。したがって、抵抗薄膜の設計上の所望の抵抗値を有する薄膜抵抗素子を備える電子部品を提供することができる。
また、抵抗薄膜中のSiの含有量が多いほど、抵抗薄膜の抵抗率が増加するので、高抵抗値の薄膜抵抗素子を形成することができる。また、抵抗薄膜と接続電極との接続界面において接触抵抗の増大が防止されているので、抵抗薄膜の抵抗値が所定の高抵抗値に設定されることにより、所定の高抵抗値を精度よく備える薄膜抵抗素子を形成することができる。
また、前記抵抗薄膜の抵抗率は、10−5Ωm以上、10−1Ωm以下であるとよい。
このようにすれば、実用的な抵抗値を有する薄膜抵抗素子を備える電子部品を提供することができる。
また、第1〜第4外部電極と、前記第1、第2外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、一端が前記第3外部電極に接続された第1の前記薄膜抵抗素子と、一端が前記第4外部電極に接続された第2の前記薄膜抵抗素子とを備え、前記第1、第2の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第1、第2の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されているとよい。
このように構成すると、第1、第2外部電極を入出力端子とする可変容量型の薄膜キャパシタ素子を備える電子部品を提供することができる。すなわち、第3、第4外部電極間の電圧を調整して第1、第2の薄膜抵抗素子を介して薄膜キャパシタ素子の両端に印加される電圧を任意に調整することにより薄膜キャパシタ素子の容量を調整することができる。
また、本発明の電子部品の製造方法は、Ni、Cr、Siを主成分とする抵抗薄膜と、前記抵抗薄膜上に形成され該抵抗薄膜と電気的に接続されたNiを主成分とする接続電極とを有する薄膜抵抗素子を備える電子部品の製造方法において、Ni、Cr、Siを主成分とする混合物から成る蒸着材料を1つの蒸発源を用いて蒸発または昇華させて樹脂層上に蒸着させて前記抵抗薄膜を形成することを特徴としている。
このように構成された発明では、Ni、Cr、Siを主成分とする混合物から成る蒸着材料を1つの蒸発源を用いて蒸発または昇華させることにより、抵抗薄膜の成膜が進むに連れて、最も蒸発温度の高いNiの濃度が増大する。そのため、抵抗薄膜の成膜が進むに連れて、成膜される膜中のNiの濃度が徐々に増大する。よって、接続電極が形成される表層側に向けてNiの濃度が徐々に増大する抵抗薄膜を樹脂層上に簡単に形成することができる。したがって、抵抗薄膜の設計上の所望の抵抗値を有する薄膜抵抗素子を備える電子部品を簡単に製造することができる。
本発明によれば、抵抗薄膜の接続電極との接続界面側および接続電極それぞれの仕事関数を近づけて、抵抗薄膜および接続電極の接続界面における接触抵抗が増大するのを防止することにより、抵抗薄膜の設計上の所望の抵抗値を有する薄膜抵抗素子を備える電子部品を提供することができる。
本発明の一実施形態について図1および図2を参照して説明する。図1は本発明の一実施形態にかかる電子部品の断面図、図2は図1の電子部品の等価回路を示す図である。なお、図1では、説明を簡易なものとするために、薄膜抵抗素子R2、第3、第4外部電極21,22、引出電極17,18が図示省略されている。
(構成)
電子部品100の概略構成について説明する。
電子部品100の概略構成について説明する。
電子部品100は、ガラス基板やセラミック基板、樹脂基板、Si基板などの絶縁基板1上に設けられた1個の可変容量型の薄膜キャパシタ素子Cと第1、第2の薄膜抵抗素子R1,R2(本発明の「薄膜抵抗素子」に相当)とを備えている。
薄膜キャパシタ素子Cは、絶縁基板1の一方面上の所定領域にPt薄膜により形成されたキャパシタ電極層2と、(Ba,Sr)TiO3(以下「BST」と称する)誘電体層3と、BST誘電体層3上にPt薄膜により形成されたキャパシタ電極層4とにより形成される。
また、薄膜キャパシタ素子Cは、SiO2耐湿保護膜により形成された保護層5により被覆され、保護層5上に樹脂層6が積層されている。また、樹脂層6の上面には、保護層5および樹脂層6に形成された透孔を介して薄膜キャパシタ素子Cの上側のキャパシタ電極層4に接続されたCu/Ti引出電極7と、薄膜キャパシタ素子Cの下側のキャパシタ電極層2に接続されたCu/Ti引出電極8とが形成されている。また、樹脂層6には、引出電極7,8を被覆して樹脂層9が積層されている。
第1の薄膜抵抗素子R1は、樹脂層9の一方面上の所定領域に形成されNi、Cr、Siを主成分とする抵抗薄膜10と、抵抗薄膜10上に形成され該抵抗薄膜10と電気的に接続された接続電極11,12とにより形成される。接続電極11,12はNiを主成分としてCrを含む薄膜により形成される。この実施形態では、抵抗薄膜10は、Ni、Cr、Siの混合比が重量比で1:2:7に調整されている。つまり、抵抗薄膜10全体における平均組成比(重量比)は、Ni:Cr:Si=1:2:7に調整されている。接続電極11,12は、Ni,Crの混合比が重量比で8:2に調整されている。
また、この実施形態では、抵抗薄膜10中におけるNiの濃度が、樹脂層9に密着する下面側から、接続電極11,12が形成される上面側に向けて徐々に高くなるように抵抗薄膜10が形成されている。したがって、抵抗薄膜10の厚み方向にNi濃度勾配が付されており、抵抗薄膜10のうちNiを主成分とする接続電極11,12との接続界面側におけるNiの濃度が、当該界面の反対側より高い。
なお、接続電極11により第1の薄膜抵抗素子R1の一端が形成され、接続電極12により第1の薄膜抵抗素子R1の他端が形成される。第2の薄膜抵抗素子R2も第1の薄膜抵抗素子R1と同様に、樹脂層9上に形成される。なお、この実施形態では、2個の薄膜抵抗素子R1,R2が両方ともに樹脂層9上に形成されているが、第1、第2の薄膜抵抗素子R1,R2が、それぞれ、異なる樹脂層上に形成されていてもよい。
また、第1、第2の薄膜抵抗素子R1,R2は、樹脂層9上に積層された樹脂層13により被覆されている。また、樹脂層13の上面には、樹脂層13に形成された透孔を介して第1の薄膜抵抗素子R1の一端(接続電極11)に接続されたCu/Ti引出電極14が形成されている。また、樹脂層13の上面には、樹脂層9,13に形成された透孔を介して第1の薄膜抵抗素子R1の他端(接続電極12)と引出電極8(キャパシタ電極層2)とを接続するCu/Ti引出電極15が形成されている。
また、樹脂層13の上面には、樹脂層9,13に形成された透孔を介して引出電極7(キャパシタ電極層4)に接続されたCu/Ti引出電極16が形成されている。また、図1では図示省略されているが、樹脂層13に形成された透孔を介して第2の薄膜抵抗素子R2の一端(接続電極11)に接続されたCu/Ti引出電極17が形成されている。また、図1では図示省略されているが、樹脂層9,13に形成された透孔を介して第2の薄膜抵抗素子R2の他端(接続電極12)と引出電極7(キャパシタ電極層4)とを接続するCu/Ti引出電極18が形成されている。
また、引出電極16上にAu第1外部電極19が形成され、引出電極15上にAu第2外部電極20が形成されている。また、図1では図示省略されているが、引出電極14上に第3外部電極21が形成され、引出電極17上に第4外部電極22が形成されている。そして、各引出電極14〜18と、各外部電極19〜22の端縁部分とを被覆するように樹脂により形成された保護層23が樹脂層13上に積層されている。
以上のように構成された電子部品100では、図2に示すように、第1、第2外部電極19,20間に薄膜キャパシタ素子Cが直列接続されている。また、一端が第3外部電極21に接続された第1の薄膜抵抗素子R1の他端と、一端が第4外部電極22に接続された第2の薄膜抵抗素子R2の他端との間に薄膜キャパシタ素子Cが挿入されるように、第1、第2の薄膜抵抗素子R1,R2それぞれの他端が薄膜キャパシタ素子Cの両端のそれぞれに接続される。具体的には、薄膜抵抗素子R1の他端(接続電極12)が薄膜キャパシタ素子Cの一端(キャパシタ電極層2)に接続され、薄膜抵抗素子R2の他端(接続電極12)が薄膜キャパシタ素子Cの他端(キャパシタ電極層4)に接続されて、第1、第2の薄膜抵抗素子R1,R2の他端間に薄膜キャパシタ素子Cが挿入されている。
(製造方法)
電子部品100の製造方法の一例について説明する。なお、この実施形態では、大面積の絶縁基板1が用いられて複数の電子部品100の集合体が形成された後に個片化され、電子部品100が形成される。
電子部品100の製造方法の一例について説明する。なお、この実施形態では、大面積の絶縁基板1が用いられて複数の電子部品100の集合体が形成された後に個片化され、電子部品100が形成される。
まず、絶縁基板1上の所定領域に下側のキャパシタ電極層2、誘電体層3、上側のキャパシタ電極層4が形成されて薄膜キャパシタ素子Cが形成され、薄膜キャパシタ素子Cを被覆する保護層5が形成される。次に、フォトリソグラフィによって透孔が形成されたポリベンゾオキサゾール系感光性絶縁膜から成る樹脂層6が形成され、樹脂層硬化のための熱処理が行われる(320℃、30分、N2雰囲気)。
続いて、樹脂層6の透孔内のSiO2耐湿保護膜をドライエッチングにより除去し、スパッタ法を用いて、引出電極7,8を形成するTi膜が成膜され、Cu膜が成膜される。そして、フォトリソグラフィによるエッチングによりパターン形成されて、引出電極7,8が形成される。次に、フェノール系感光性絶縁膜から成る樹脂層9が形成され、樹脂層硬化のための熱処理(200℃、60分、N2雰囲気)が行われる。
次に、リフトオフレジストが形成され、Ni、Cr、Siを主成分とする混合物から成る蒸着材料が1つの蒸発源を用いて蒸発または昇華されることによって、リフトオフ法により抵抗薄膜10が蒸着形成される。続いて、リフトオフレジストが形成され、Ni、Crを含む接続電極11,12がリフトオフ法により蒸着形成される。
続いて、フォトリソグラフィによって透孔が形成されたフェノール系感光性絶縁膜から成る樹脂層13が形成され、樹脂層硬化のための熱処理(200℃、60分、N2)が行われる。そして、スパッタ法を用いて、引出電極14〜18を形成するTi膜が成膜され、Cu膜が成膜される。
次に、形成されたCu/Ti膜上に所定位置に開口が設けられたレジストがパターン形成されて、めっき法により第1〜第4外部電極19〜22がCu/Ti膜上の所定位置に形成される。そして、レジストが除去された後に、フォトリソグラフィによるエッチングによりCu/Ti膜がパターン形成されて、引出電極14〜18が形成される。
そして、フォトリソグラフィによって外部電極露出部が形成されたフェノール系感光性絶縁膜からなる樹脂により保護層23が形成され、樹脂層硬化のための熱処理が行われた後に、各電子部品100ごとにダイシングにより個片化されることによって、電子部品100が完成する。
このように構成された電子部品100は、他の配線基板等にはんだやワイヤボンド等を用いて実装されることにより、第1、第2外部電極19,20を入出力端子とする可変容量素子として使用される。すなわち、第3、第4外部電極21,22間の電圧を調整して第1、第2の薄膜抵抗素子R1,R2を介して薄膜キャパシタ素子Cの両端に印加される電圧を任意に調整することにより薄膜キャパシタ素子Cの容量を調整することができる。
以上のように、この実施形態では、抵抗薄膜10のうち接続電極11,12との接続界面側におけるNi量が当該界面と反対側よりも多くなるように濃度勾配が付けられているので、抵抗薄膜10における平均組成比を保って抵抗体パターン自体の高抵抗率を確保しつつ、当該界面におけるNi濃度を増やして、抵抗薄膜10の接続電極11,12との接続界面側およびNiを主成分とする接続電極11,12それぞれの仕事関数を近づけることができる。仕事関数とは表面から電子を取り出すのに必要な最小エネルギーのことであり、仕事関数差が小さいほど界面のエネルギー障壁が小さくなる。そのため、抵抗薄膜10および接続電極11,12の接続界面において仕事関数の差異に起因して生じる接触抵抗が増大するのを防止することができる。したがって、抵抗薄膜10の設計上の所望の抵抗値を有する第1、第2の薄膜抵抗素子R1,R2を備える電子部品100を提供することができる。なお、抵抗薄膜10のうち接続電極11,12との接続界面側におけるNi濃度と当該界面と反対側におけるNi濃度との差は、接続界面における接触抵抗と接続電極全体における高い抵抗率とのバランスを考慮して、0.05〜3重量%程度が好ましい。
また、抵抗薄膜10中のSiの含有量が多いほど、抵抗薄膜10の抵抗率が増加するので、高抵抗値の第1、第2の薄膜抵抗素子R1,R2を形成することができるが、この実施形態では、抵抗薄膜10と接続電極11,12との接続界面において接触抵抗の増大が防止されている。したがって、抵抗薄膜10の抵抗値が所定の高抵抗値に設定されることにより、所定の高抵抗値を精度よく備える第1、第2の薄膜抵抗素子R1,R2を形成することができる。なお、抵抗薄膜10は、高抵抗値に形成されるように、50重量%以上、90重量%以下のSiを含んでいるとよい。
また、抵抗薄膜10の抵抗率が、10−5Ωm以上、10−1Ωm以下に設定されることにより、実用的な抵抗値を有する第1、第2の薄膜抵抗素子R1,R2を備える電子部品100を提供することができる。
また、Ni、Cr、Siを主成分とする混合物から成る蒸着材料を1つの蒸発源を用いて蒸発または昇華させる方法(一元真空蒸着法)により、抵抗薄膜10の成膜が進むに連れて、最も蒸発温度の高いNi(Ni:1510℃、Cr:1205℃、Si:1343℃;蒸気圧が1Paとなる温度)の濃度が増大する。そのため、抵抗薄膜10の成膜が進むに連れて、成膜される膜中のNiの濃度が徐々に増大する。よって、接続電極11,12が形成される上面側に向けてNiの濃度が徐々に増大する抵抗薄膜10を樹脂層9上に簡単に形成することができる。したがって、抵抗薄膜10の設計上の所望の抵抗値を有する第1、第2の薄膜抵抗素子R1,R2を備える電子部品1を簡単に製造することができる。
また、複数種類の金属成分により構成される抵抗薄膜10を多元の蒸着源を用いずに形成することができる。また、抵抗薄膜10がリフトオフ法によって蒸着形成される。したがって、低コストでパターン精度の高い抵抗薄膜10を形成することができる。
ところで、抵抗薄膜10上に接続電極11,12が形成された後に加熱処理を行い、接続電極11,12の例えばNi成分を抵抗薄膜10中に拡散させることにより、抵抗薄膜10の接続電極11,12との接続界面側におけるNiの濃度を高くして、抵抗薄膜10と接続電極11,12との接続界面における接触抵抗が増大するのを抑制することもできる。しかしながら、高温加熱により樹脂層6,9が損傷する可能性があり、樹脂層6,9が損傷しないように製法管理する必要がある。また、高温プロセスが必要になる。したがって、電子部品1の製造コストが増大する。
一方、この実施形態では、一元真空蒸着法を利用して抵抗薄膜10を形成することにより、高温プロセスを用いずに膜中のNi(金属成分)の濃度分布に勾配を生じさせた状態で抵抗薄膜10自体を形成している。したがって、抵抗薄膜を成膜した後の拡散等の加熱プロセスが不要であるので、製造コストを増大させることなく、樹脂層9の一方面上に濃度勾配を有する抵抗薄膜10を形成することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、第1、第2外部電極19,20間に複数の薄膜キャパシタ素子Cが直列接続されていてもよい。この場合には、第1、第2の薄膜抵抗素子R1,R2の他端間に1個の薄膜キャパシタ素子Cが挿入されるように、第1の薄膜抵抗素子R1および/または第2の薄膜抵抗素子R2を必要な数だけ適宜追加すればよい。また、追加した第1の薄膜抵抗素子R1の一端は第3外部電極21に接続し、追加した第2の薄膜抵抗素子R2の一端は第4外部電極22に接続すればよい。
また、薄膜抵抗素子のみにより電子部品が形成されていてもよい。また、薄膜抵抗素子に追加して、薄膜キャパシタ素子や薄膜インダクタ素子、薄膜サーミスタ素子等の薄膜回路素子が適宜組み合わされることにより、各種の回路が構成された電子部品を提供することができる。この場合には、薄膜キャパシタ素子、薄膜インダクタ素子、薄膜サーミスタ素子の構成は、一般的な薄膜回路素子の構成を有していればよい。
また、多元の蒸発源を用いることにより、抵抗薄膜10中のNiの濃度が、抵抗薄膜10と接続電極11,12との接続界面の反対側から当該接続界面側に向けて徐々に増大するように、抵抗薄膜10が形成されていてもよい。
また、誘電体層を形成する誘電体材料は上記した例に限定されるものではない。たとえば、BaTiO3、SrTiO3、PbTiO3などの誘電体材料により誘電体層が形成されていてもよい。
薄膜抵抗素子を備える電子部品およびその製造方法に本発明を広く適用することができる。
9 樹脂層
10 抵抗薄膜
11,12 接続電極
19 第1外部電極
20 第2外部電極
21 第3外部電極
22 第4外部電極
100 電子部品
C 薄膜キャパシタ素子
R1 第1の薄膜抵抗素子(薄膜抵抗素子)
R2 第2の薄膜抵抗素子(薄膜抵抗素子)
10 抵抗薄膜
11,12 接続電極
19 第1外部電極
20 第2外部電極
21 第3外部電極
22 第4外部電極
100 電子部品
C 薄膜キャパシタ素子
R1 第1の薄膜抵抗素子(薄膜抵抗素子)
R2 第2の薄膜抵抗素子(薄膜抵抗素子)
Claims (3)
- 一方主面および他方主面を有し、Ni、Cr、Siを主成分とする抵抗薄膜と、前記抵抗薄膜の前記一方主面の一部に形成され該抵抗薄膜と電気的に接続されたNiを主成分とする接続電極とを有する薄膜抵抗素子を備え、
前記抵抗薄膜は、前記他方主面から前記一方主面までの全範囲にわたって、前記他方主面から前記一方主面に向かって前記Niの濃度が徐々に増え、
前記抵抗薄膜は、50重量%以上、90重量%以下のSiを含んでいることを特徴とする電子部品。 - 前記抵抗薄膜の抵抗率は、10−5Ωm以上、10−1Ωm以下であることを特徴とする請求項1に記載の電子部品。
- 第1〜第4外部電極と、
前記第1、第2外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、
一端が前記第3外部電極に接続された第1の前記薄膜抵抗素子と、
一端が前記第4外部電極に接続された第2の前記薄膜抵抗素子とを備え、
前記第1、第2の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第1、第2の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されていることを特徴とする請求項1または2に記載の電子部品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014165801 | 2014-08-18 | ||
JP2014165801 | 2014-08-18 | ||
PCT/JP2015/072448 WO2016027692A1 (ja) | 2014-08-18 | 2015-08-07 | 電子部品および電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016027692A1 JPWO2016027692A1 (ja) | 2017-04-27 |
JP6219977B2 true JP6219977B2 (ja) | 2017-10-25 |
Family
ID=55350638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015560464A Active JP6219977B2 (ja) | 2014-08-18 | 2015-08-07 | 電子部品および電子部品の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9633795B2 (ja) |
JP (1) | JP6219977B2 (ja) |
CN (1) | CN106575555B (ja) |
WO (1) | WO2016027692A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016021529A1 (ja) * | 2014-08-06 | 2016-02-11 | 株式会社村田製作所 | 複合電子部品 |
JP7318279B2 (ja) | 2019-04-03 | 2023-08-01 | 株式会社村田製作所 | キャパシタ |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4182781A (en) * | 1977-09-21 | 1980-01-08 | Texas Instruments Incorporated | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating |
US4313338A (en) * | 1978-08-18 | 1982-02-02 | Matsushita Electric Industrial Co., Ltd. | Gas sensing device |
US4298505A (en) * | 1979-11-05 | 1981-11-03 | Corning Glass Works | Resistor composition and method of manufacture thereof |
JPS57173902A (en) * | 1981-04-17 | 1982-10-26 | Matsushita Electric Ind Co Ltd | Thin film resistor |
US4591821A (en) * | 1981-06-30 | 1986-05-27 | Motorola, Inc. | Chromium-silicon-nitrogen thin film resistor and apparatus |
JPS59201874A (ja) * | 1983-04-28 | 1984-11-15 | Tokyo Electric Co Ltd | サーマルヘッドの製造方法 |
JPH0461201A (ja) * | 1990-06-29 | 1992-02-27 | Hitachi Ltd | 薄膜抵抗体 |
JPH05291755A (ja) * | 1992-04-13 | 1993-11-05 | Hitachi Ltd | セラミックス多層回路基板とそれを用いたマルチチップモジュール |
JP2846776B2 (ja) * | 1992-09-28 | 1999-01-13 | 三洋電機株式会社 | 混成集積回路装置 |
KR100223504B1 (ko) | 1992-08-28 | 1999-10-15 | 다카노 야스아키 | 혼성 집적 회로 장치 |
CH688169A5 (de) * | 1994-01-13 | 1997-05-30 | Rmt Reinhardt Microtech Ag | Elektrische Widerstandsschicht. |
EP0736881B1 (de) * | 1995-03-09 | 2000-05-24 | Philips Patentverwaltung GmbH | Elektrisches Widerstandsbauelement mit CrSi-Widerstandsschicht |
JP2000500295A (ja) * | 1996-09-13 | 2000-01-11 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜抵抗及び薄膜抵抗用の抵抗材料 |
JP3623864B2 (ja) * | 1996-09-17 | 2005-02-23 | 松下電器産業株式会社 | 金属皮膜抵抗器およびその製造方法 |
DE10014984A1 (de) | 2000-03-25 | 2001-10-18 | Bosch Gmbh Robert | Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere einen Dünnschicht-Hochdrucksensor |
JP4502609B2 (ja) * | 2003-07-28 | 2010-07-14 | 京セラ株式会社 | 可変コンデンサ |
JP4895481B2 (ja) * | 2004-04-01 | 2012-03-14 | 住友金属鉱山株式会社 | 抵抗薄膜および抵抗薄膜形成用のスパッタリングターゲット |
JP2005191206A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JP4589083B2 (ja) * | 2004-11-11 | 2010-12-01 | コーア株式会社 | 電子部品の製造方法及び電子部品 |
JP4380586B2 (ja) * | 2005-05-06 | 2009-12-09 | 住友金属鉱山株式会社 | 薄膜抵抗体およびその製造方法 |
CN101369478A (zh) * | 2008-06-20 | 2009-02-18 | 杨金波 | 镍或镍基合金电极片式电阻器及其制造方法 |
JP5644945B2 (ja) | 2011-06-29 | 2014-12-24 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
CN103891047B (zh) * | 2011-10-26 | 2017-04-05 | 株式会社村田制作所 | 可变电容元件以及高频器件 |
JP5978969B2 (ja) * | 2012-12-07 | 2016-08-24 | 株式会社村田製作所 | 可変容量素子モジュール |
-
2015
- 2015-08-07 WO PCT/JP2015/072448 patent/WO2016027692A1/ja active Application Filing
- 2015-08-07 JP JP2015560464A patent/JP6219977B2/ja active Active
- 2015-08-07 CN CN201580043777.9A patent/CN106575555B/zh active Active
-
2016
- 2016-07-14 US US15/209,957 patent/US9633795B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016027692A1 (ja) | 2017-04-27 |
US20160322166A1 (en) | 2016-11-03 |
CN106575555B (zh) | 2018-11-23 |
CN106575555A (zh) | 2017-04-19 |
WO2016027692A1 (ja) | 2016-02-25 |
US9633795B2 (en) | 2017-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4525947B2 (ja) | 薄膜キャパシタの製造方法 | |
JP3995619B2 (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
WO2012036017A1 (ja) | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 | |
JP6222365B2 (ja) | Esd保護機能付複合電子部品 | |
JP6233445B2 (ja) | 電子部品 | |
JP5924461B1 (ja) | 複合電子部品 | |
JP4502609B2 (ja) | 可変コンデンサ | |
JP6219977B2 (ja) | 電子部品および電子部品の製造方法 | |
US11276531B2 (en) | Thin-film capacitor and method for manufacturing thin-film capacitor | |
JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
WO2010016171A1 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
WO2016129304A1 (ja) | 薄膜デバイス | |
JP5929540B2 (ja) | 電子部品 | |
JP5633663B1 (ja) | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 | |
JP2008211064A (ja) | 可変容量コンデンサアレイ及び可変容量コンデンサリレー | |
JP2006066647A (ja) | 可変コンデンサ | |
JP2013168526A (ja) | 積層型電子部品及びその製造方法 | |
JP4651355B2 (ja) | 可変容量コンデンサ | |
JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
US9698092B2 (en) | Electronic device | |
JP6766607B2 (ja) | 薄膜デバイス | |
WO2022239722A1 (ja) | 半導体装置、マッチング回路及びフィルタ回路 | |
JP4493405B2 (ja) | 可変コンデンサ,回路モジュールおよび通信装置 | |
WO2020133998A1 (zh) | 贴片式电容及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6219977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |