JPH03295243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03295243A JPH03295243A JP2098318A JP9831890A JPH03295243A JP H03295243 A JPH03295243 A JP H03295243A JP 2098318 A JP2098318 A JP 2098318A JP 9831890 A JP9831890 A JP 9831890A JP H03295243 A JPH03295243 A JP H03295243A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- etching
- bump
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 18
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052802 copper Inorganic materials 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 229910052804 chromium Inorganic materials 0.000 description 14
- 239000011651 chromium Substances 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
：産業上の利用分野］
本発明は半導体装置の製造方法に係わるもので、特にバ
ンプ電極を構成するバリアメタル層のエツチングに関す
るものである。
ンプ電極を構成するバリアメタル層のエツチングに関す
るものである。
本発明は集積回路上に形成されたバンプをマスクとして
、バッファ層およびバリアメタル層をエツチングする半
導体装置の製造方法において、バリアメタル層のエツチ
ング残りを防止することを目的とし、パリツメタル層と
パノノベーノヨン膜の中間にカソード層を設けたもので
ある。
、バッファ層およびバリアメタル層をエツチングする半
導体装置の製造方法において、バリアメタル層のエツチ
ング残りを防止することを目的とし、パリツメタル層と
パノノベーノヨン膜の中間にカソード層を設けたもので
ある。
第２図は従来の製造工程を示した断面図である。
同図（５）のように集積回路基板上にアルミニウムから
なるパッド２を形成後、リンケイ酸化ガラスや窒化珪素
からなるパ、ノヘーソヨン膜３を被膜し、パッド２上の
所定領域をフォトリソグラフィー工程とドライエ、千法
により開孔部５を形成する。
なるパッド２を形成後、リンケイ酸化ガラスや窒化珪素
からなるパ、ノヘーソヨン膜３を被膜し、パッド２上の
所定領域をフォトリソグラフィー工程とドライエ、千法
により開孔部５を形成する。
続いて、同図りに示すようにバリアメタル層６およびバ
ッファ層７を順次積層し、開孔部５を覆う大きさのバン
プ８を形成すると同図りのようになる、ところで、バリ
アメタル層はパ、７ド２を構成するアルミニウムと、バ
ンブ８およヒハッファ層７を構成する元素の拡散バリア
層であり、バッファ層７はバリアメタル層６とバンプ８
の密着性の向上と接触挺抗の低減を目的とした層である
。
ッファ層７を順次積層し、開孔部５を覆う大きさのバン
プ８を形成すると同図りのようになる、ところで、バリ
アメタル層はパ、７ド２を構成するアルミニウムと、バ
ンブ８およヒハッファ層７を構成する元素の拡散バリア
層であり、バッファ層７はバリアメタル層６とバンプ８
の密着性の向上と接触挺抗の低減を目的とした層である
。
例えば、金バンブの場合にはバリアメタル層６としてク
ロムを、バッファ層７として金が、はんだバンブではバ
リアメタル層６として同じくクロムを、バッファ層７と
して銅が通常使用されている。
ロムを、バッファ層７として金が、はんだバンブではバ
リアメタル層６として同じくクロムを、バッファ層７と
して銅が通常使用されている。
次に、バンブ８をマスクとしてバッファ層７およびバリ
アメタル層６を順次エツチングして同図００ような構造
にしている。
アメタル層６を順次エツチングして同図００ような構造
にしている。
ところが、クロムを主成分としたバリアメタル層は不動
態化するため本質的にエツチングしに（い。従来の製造
方法ではしばしば、第２図（０に示すような原因不詳の
エツチング残り９の性成がみられた。これらの島状に独
立しているエツチング残り９を、オーバーエッチにより
除去しようとすると、異種金属と接触しているバンプ下
のクロム層のサイドエッチが進行し、パッドを腐食して
しまうという課題があった。
態化するため本質的にエツチングしに（い。従来の製造
方法ではしばしば、第２図（０に示すような原因不詳の
エツチング残り９の性成がみられた。これらの島状に独
立しているエツチング残り９を、オーバーエッチにより
除去しようとすると、異種金属と接触しているバンプ下
のクロム層のサイドエッチが進行し、パッドを腐食して
しまうという課題があった。
本発明では、バリアメタル層とバンシベーション膜の間
にカソード層を設けることにより、上記１題を解決した
。
にカソード層を設けることにより、上記１題を解決した
。
クロムを主成分としたバリアメタル層のエツチング液に
対して、クロムより責な腐食電位を持つ導体でカソード
層を形成することにより、エツチング残りの発生を防止
した。これは、パノシヘーション膜上（絶縁膜）に島状
に残留したクロム層と比較して、カソード層上の残留ク
ロム層ではアノード反応が選択的に生しるためにエツチ
ング速度が大きくなったためである。
対して、クロムより責な腐食電位を持つ導体でカソード
層を形成することにより、エツチング残りの発生を防止
した。これは、パノシヘーション膜上（絶縁膜）に島状
に残留したクロム層と比較して、カソード層上の残留ク
ロム層ではアノード反応が選択的に生しるためにエツチ
ング速度が大きくなったためである。
本発明による、はんだバンプおよび金バンプ電極形成の
実施例の製造工程を第１図に断面図で示した。まず同図
囚の各層について説明すると、集積回路基板１上にアル
ミニウムかろなるパッド２を形成後、プラズマＣＶＤ法
により窒化珪素からなるパッシベーション膜３で被覆し
、続いてカソード層４として銅をスパッタリングにより
約２０００人種層した。さらに、フォトリソグラフィー
工程とドライエッチ法により、パッド２上の所定領域に
開孔部５を形成すると同図囚の構造となる。
実施例の製造工程を第１図に断面図で示した。まず同図
囚の各層について説明すると、集積回路基板１上にアル
ミニウムかろなるパッド２を形成後、プラズマＣＶＤ法
により窒化珪素からなるパッシベーション膜３で被覆し
、続いてカソード層４として銅をスパッタリングにより
約２０００人種層した。さらに、フォトリソグラフィー
工程とドライエッチ法により、パッド２上の所定領域に
開孔部５を形成すると同図囚の構造となる。
次の同図りで示すようにカソード層４上および開孔部５
に、バリアメタル７１６としてクロムをスパッタリング
により約 １５００人析出した、このときはまだバッフ
ァー層７は施されていない。以下の工程は、はんだバン
ブと金バンプでは異なるため各々について説明する。
に、バリアメタル７１６としてクロムをスパッタリング
により約 １５００人析出した、このときはまだバッフ
ァー層７は施されていない。以下の工程は、はんだバン
ブと金バンプでは異なるため各々について説明する。
・はんだバンブ電極
バリアメタル層６の上に連続して銅を約５０００人析出
しバッファ層７を形成した。次にフォトリソグラフィー
工程とめっきにより、バッファ層上に開孔部５を覆う大
きさのはんだバンプ８を形成すると同図０ｃこ示した構
造となる。
しバッファ層７を形成した。次にフォトリソグラフィー
工程とめっきにより、バッファ層上に開孔部５を覆う大
きさのはんだバンプ８を形成すると同図０ｃこ示した構
造となる。
バンブ８をマスクとして、はんだおよびクロムを腐食せ
ずにｉ同からなるバッファ層７をエツチングする工、チ
ンダ液として、 Ｈ２ＳＯ，ｃｏｎｃ、 ・・・・２５＋ｕｊ！ＨｚＯ
ｚ （３０％）・・・・３４０ｍ２１（２０・・・・
・・・・６３５ｍｅ なる組成のエツチング液を使用して自己整合的にバッフ
ァ層７をエツチングした。
ずにｉ同からなるバッファ層７をエツチングする工、チ
ンダ液として、 Ｈ２ＳＯ，ｃｏｎｃ、 ・・・・２５＋ｕｊ！ＨｚＯ
ｚ （３０％）・・・・３４０ｍ２１（２０・・・・
・・・・６３５ｍｅ なる組成のエツチング液を使用して自己整合的にバッフ
ァ層７をエツチングした。
さらに、バンプ（残したバッファ層を含む）をマスクと
して、はんだおよび銅を腐食せずにクロムからなるバリ
アメタル層６をエツチングするエツチング液として、 Ｋ３ ＣＦｅ（ＣＮ）ａ３ ・・・５００ ｇにＯＨ
・・・・・・ ・ ２５０ｇ Ｈ２Ｏ・・・・・・・・２５００ｇ なる組成のエツチング液を使用して自己整合的にバリア
メタルＮ６をエツチングした。
して、はんだおよび銅を腐食せずにクロムからなるバリ
アメタル層６をエツチングするエツチング液として、 Ｋ３ ＣＦｅ（ＣＮ）ａ３ ・・・５００ ｇにＯＨ
・・・・・・ ・ ２５０ｇ Ｈ２Ｏ・・・・・・・・２５００ｇ なる組成のエツチング液を使用して自己整合的にバリア
メタルＮ６をエツチングした。
再度、前述のバッファ層のエツチング液を使用して、銅
からなるカソードＮ４を、バンプをマスクとしてエツチ
ングを行うと、同図（０の構造となる。
からなるカソードＮ４を、バンプをマスクとしてエツチ
ングを行うと、同図（０の構造となる。
・金バンプ電極
バリアメタル層εの上に連続して金を約１５００人析出
しバッファ層７を形成した。次にフォトリソグラフィー
工程とめっきにより、バッファ層上に開孔部５を覆う大
きさの金バンブ８を形成すると同図りに示した構造とな
る。
しバッファ層７を形成した。次にフォトリソグラフィー
工程とめっきにより、バッファ層上に開孔部５を覆う大
きさの金バンブ８を形成すると同図りに示した構造とな
る。
バンブ８をマスクとして、クロムを腐食せずに金からな
るバッファ層７をエツチングするエツチング液として、 ＫＴ・・・ ・ ・ ・ ・・・ ６０ｇ■ ・・・・
・・・・・ ３０ｇ ２−プロパツール・・・４５０ｇ Ｈ２Ｏ・・ ・・ ・・ ・・４５０ｇなる組成のエツ
チング液を使用して自己整合的にバッファＮ７をエツチ
ングした。
るバッファ層７をエツチングするエツチング液として、 ＫＴ・・・ ・ ・ ・ ・・・ ６０ｇ■ ・・・・
・・・・・ ３０ｇ ２−プロパツール・・・４５０ｇ Ｈ２Ｏ・・ ・・ ・・ ・・４５０ｇなる組成のエツ
チング液を使用して自己整合的にバッファＮ７をエツチ
ングした。
さらに、ハング（残したバッファ層を含む）をマスクと
して、金および銅を腐食せずにクロムからなるバリアメ
タル層６をエツチングするエツチング液として、前述の
はんだバンプで使用したクロムエツチング液を同様に使
用して自己整合的にバリアメタル層６をエツチングした
。
して、金および銅を腐食せずにクロムからなるバリアメ
タル層６をエツチングするエツチング液として、前述の
はんだバンプで使用したクロムエツチング液を同様に使
用して自己整合的にバリアメタル層６をエツチングした
。
再度、前述のはんだバンプで使用した銅のエツチング液
を使用して、カソードＮ４をバンブをマスクとしてエツ
チングを行うと、同図（０の構造となる。
を使用して、カソードＮ４をバンブをマスクとしてエツ
チングを行うと、同図（０の構造となる。
以上の製造方法によりはんだバンブおよび金バンブのバ
リアメタル層のエツチングを行ったところ、従来の標準
エツチング時間（１５００人で１３０ｓｅｃ２５℃）内
においてクロムのエツチング残りの発生は皆無となった
。
リアメタル層のエツチングを行ったところ、従来の標準
エツチング時間（１５００人で１３０ｓｅｃ２５℃）内
においてクロムのエツチング残りの発生は皆無となった
。
本発明によりバリアメタル層のエツチング残りの発生が
なくなり、リワークの必要がなくなった。
なくなり、リワークの必要がなくなった。
従って、オーハーニフチ時に発生するバンブ下のバリア
メタル層のサイドエッチ、さらにはパッドの腐食が避け
られる。
メタル層のサイドエッチ、さらにはパッドの腐食が避け
られる。
第１図（支）、ＩＢ、ｔｏは本発明によるバンプ電極の
製造方法を断面図で示したものである。 第２［ｍ（Ａ）、ｅ、（Ｏは従来の製造方法によるバン
プ電極の形成方法を断面Ｖで示したものである。 ・集積回路基板 パッド ・パノンベーション膜 ・カソード層 ・開孔部 バリアメタル層 ・バッファ層 バンプ 以上
製造方法を断面図で示したものである。 第２［ｍ（Ａ）、ｅ、（Ｏは従来の製造方法によるバン
プ電極の形成方法を断面Ｖで示したものである。 ・集積回路基板 パッド ・パノンベーション膜 ・カソード層 ・開孔部 バリアメタル層 ・バッファ層 バンプ 以上
Claims (1)
- 集積回路基板上に形成されるバンプ電極の製造方法に
おいて、集積回路基板上にパッシベーション膜およびカ
ソード層を順次積層し、パッド上の所定領域に開孔部を
形成する工程と、該カソード層上および開孔部にバリア
メタル層およびバッファ層を積層し、バッファ層上に開
孔部を覆う大きさのバンプを形成する工程と、該バンプ
をマスクとしてバッファ層およびバリアメタル層、カソ
ード層を順次エッチング除去する工程と、を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098318A JPH03295243A (ja) | 1990-04-12 | 1990-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098318A JPH03295243A (ja) | 1990-04-12 | 1990-04-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03295243A true JPH03295243A (ja) | 1991-12-26 |
Family
ID=14216567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2098318A Pending JPH03295243A (ja) | 1990-04-12 | 1990-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03295243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
-
1990
- 1990-04-12 JP JP2098318A patent/JPH03295243A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| US6639314B2 (en) | 2001-09-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Solder bump structure and a method of forming the same |
| DE10146353B4 (de) * | 2001-09-20 | 2007-08-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| JPS6149819B2 (ja) | ||
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH03295243A (ja) | 半導体装置の製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH04312924A (ja) | 半導体装置の製造方法 | |
| JPS6248047A (ja) | バンプ形成方法 | |
| JPH01146343A (ja) | 半導体装置及びその製造方法 | |
| JPH02139934A (ja) | 集積回路の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH0494544A (ja) | 集積回路の製造方法 | |
| JPH04199631A (ja) | 集積回路の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS6050060B2 (ja) | 半導体装置の製造方法 |