JPH04199631A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH04199631A JPH04199631A JP2331721A JP33172190A JPH04199631A JP H04199631 A JPH04199631 A JP H04199631A JP 2331721 A JP2331721 A JP 2331721A JP 33172190 A JP33172190 A JP 33172190A JP H04199631 A JPH04199631 A JP H04199631A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- photoresist film
- bump
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002313 adhesive film Substances 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、集積回路の製造方法に関し、特に、外部接続
端子である電極用金バンプを有する集積回路に関する。
端子である電極用金バンプを有する集積回路に関する。
［従来の技術］
従来、集積回路の電極用金バンプの製造方法に関しては
、数多くの提案がなさ帳 改良が加えられている。第２
図は、従来の電極用金バンプの製造工程を断面図により
示したものである。
、数多くの提案がなさ帳 改良が加えられている。第２
図は、従来の電極用金バンプの製造工程を断面図により
示したものである。
第２図（ａ）に示すように、集積回路表面のパッシベー
ション膜８、及び、電極パッド９の上に、密着膜（Ｔｉ
ｌ（１０）、相互拡散バリアＭ （Ｐｔ１！１．１）、
メッキ密着膜（ＡｕＭ１２）を順次形成する。
ション膜８、及び、電極パッド９の上に、密着膜（Ｔｉ
ｌ（１０）、相互拡散バリアＭ （Ｐｔ１！１．１）、
メッキ密着膜（ＡｕＭ１２）を順次形成する。
次に、第２図（ｂ）に示すように、前記金属膜上に、フ
ォトレジスト膜１３を塗布する。このフォトレジスト族
１３の開口部は、パッシベーション膜開口部全体を含む
ように形成される。
ォトレジスト膜１３を塗布する。このフォトレジスト族
１３の開口部は、パッシベーション膜開口部全体を含む
ように形成される。
次に、第２図（Ｃ）に示すように、前記フォトレジスト
ｌ１１３の開口部に電解メッキを行い、垂直形状を有す
るバンブ型電極１４を形成する。その後、前記フォトレ
ジスト膜１３を剥離除去する。
ｌ１１３の開口部に電解メッキを行い、垂直形状を有す
るバンブ型電極１４を形成する。その後、前記フォトレ
ジスト膜１３を剥離除去する。
次に、第２図（ｄ）に示すように、前記垂直形状を有す
るバング型電極１５をマスクとして、前記密着＠ （Ｔ
ｉ躾１０）、前記相互拡散バリア膜（Ｐｔｌｌｌｌ）
、前記メッキ密着Ｍ（Ａｕ膜１２）を自己整合的に乾式
エツチングにより除去する。
るバング型電極１５をマスクとして、前記密着＠ （Ｔ
ｉ躾１０）、前記相互拡散バリア膜（Ｐｔｌｌｌｌ）
、前記メッキ密着Ｍ（Ａｕ膜１２）を自己整合的に乾式
エツチングにより除去する。
［発明が解決しようとする課題］
この様に形成された集積回路では、以下に示す問題があ
った。
った。
従来の電極用金バンブの製造方法では、フォトレジスト
膜を塗布し、開口部を形成する工程において、フォトレ
ジスト膜の開口部が、パッシベーション膜開口部全体を
含んで形成されるため、前記フォトレジスト膜をマスク
として形成される垂直形状を有するバンブ型電極は、電
極パッド上のパッシベーション膜を一部含んだ部分を下
地として形成される。この構造では、外部引出し電極と
の接合の際、大きな熱的、機械的ダメージを受けると、
パッシベーション膜にクラックが入ってしまったり、電
極パッド下の酸化膜やシリコン基板にクラックが生じ、
基板から前記垂直形状を有するバンブ型電極が剥離して
しまう問題があった。
膜を塗布し、開口部を形成する工程において、フォトレ
ジスト膜の開口部が、パッシベーション膜開口部全体を
含んで形成されるため、前記フォトレジスト膜をマスク
として形成される垂直形状を有するバンブ型電極は、電
極パッド上のパッシベーション膜を一部含んだ部分を下
地として形成される。この構造では、外部引出し電極と
の接合の際、大きな熱的、機械的ダメージを受けると、
パッシベーション膜にクラックが入ってしまったり、電
極パッド下の酸化膜やシリコン基板にクラックが生じ、
基板から前記垂直形状を有するバンブ型電極が剥離して
しまう問題があった。
本発明は、前記従来技術の問題点を解決しようとするも
のであり、その目的は、実装時の熱的、機械的ダメージ
に強く、高い実装安定性を有する電極用金バンブを形成
する集積回路の製造方法を提供することにある。
のであり、その目的は、実装時の熱的、機械的ダメージ
に強く、高い実装安定性を有する電極用金バンブを形成
する集積回路の製造方法を提供することにある。
［課題を解決するための手段］
集積回路の電極パッド上に、バンブ型電極を形成する方
法に置いて、 集積回路全面に、密着膜としての第１金属展を形成する
第１の工程と、 前記第１金属膜上に、フォトレジスト膜を形成する工程
において、電極パッド上から、パッシベーション開口部
の外周まで被覆するように、フォトレジスト膜を形成す
る第２の工程と、前記フォトレジスト膜をマスクとして
、前記第１金属膜をエツチングした後、前記フォトレジ
スト膜を剥離除去する第３の工程と、 前記集積回路全面に、相互拡散バリア膜、兼、メッキ密
着膜としての第２金属膜とを順次形成する第４の工程と
、 前記金属膜上に、フォトレジスト膜を形成する工程にお
いて、その開口部がパッシベーション開口部の内部に形
成されるようにする第５の工程と、前記フォトレジスト
膜をマスクとして、電解メッキを行ない、垂直形状を有
するバンブ型電極を形成した後、前記フォトレジスト膜
を剥離除去する第６の工程と、 前記垂直形状を有するバンブ型電極をエツチングノマス
クとして、前記第２金属膜を自己整合的に乾式エツチン
グする第７の工程からなることを特徴とする、集積回路
の製造方法。
法に置いて、 集積回路全面に、密着膜としての第１金属展を形成する
第１の工程と、 前記第１金属膜上に、フォトレジスト膜を形成する工程
において、電極パッド上から、パッシベーション開口部
の外周まで被覆するように、フォトレジスト膜を形成す
る第２の工程と、前記フォトレジスト膜をマスクとして
、前記第１金属膜をエツチングした後、前記フォトレジ
スト膜を剥離除去する第３の工程と、 前記集積回路全面に、相互拡散バリア膜、兼、メッキ密
着膜としての第２金属膜とを順次形成する第４の工程と
、 前記金属膜上に、フォトレジスト膜を形成する工程にお
いて、その開口部がパッシベーション開口部の内部に形
成されるようにする第５の工程と、前記フォトレジスト
膜をマスクとして、電解メッキを行ない、垂直形状を有
するバンブ型電極を形成した後、前記フォトレジスト膜
を剥離除去する第６の工程と、 前記垂直形状を有するバンブ型電極をエツチングノマス
クとして、前記第２金属膜を自己整合的に乾式エツチン
グする第７の工程からなることを特徴とする、集積回路
の製造方法。
［実施例］
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（ａ）〜（ｇ）は、本発明の詳細な説明するため
、工程順に示した断面図である。
、工程順に示した断面図である。
第１図（ａ）に示すように、集積回路表面のパッシベー
ションｊｌ！１、及び、電極パッド２の上に、密着膜と
して、０． ２〜０． ３μｍのＴ ｉ ｌＩ ３をス
ッパタ法により形成する。
ションｊｌ！１、及び、電極パッド２の上に、密着膜と
して、０． ２〜０． ３μｍのＴ ｉ ｌＩ ３をス
ッパタ法により形成する。
次に、第１図（ｂ）に示すように、前記金属膜上にフォ
トレジスト膜を塗布し、電極パッド上から、パッシベー
ション膜開口部の外周まで被覆するように、フォトレジ
スト膜４を形成する。
トレジスト膜を塗布し、電極パッド上から、パッシベー
ション膜開口部の外周まで被覆するように、フォトレジ
スト膜４を形成する。
次に、第１図（）に示すように、前記フォトレジストｇ
４をマスクとして、前記Ｔ ｉ ＠ ３をエツチングし
、その後、前記フォトレジストＭ４を剥離除去する。
４をマスクとして、前記Ｔ ｉ ＠ ３をエツチングし
、その後、前記フォトレジストＭ４を剥離除去する。
次に、第１図（ｄ）に示すように、前記集積回路全面に
、相互拡散バリア、兼、メッキ密着膜とシテ、０．１〜
０．２μｍのＰｔ膜５を順次、スッパタ法により形成す
る。
、相互拡散バリア、兼、メッキ密着膜とシテ、０．１〜
０．２μｍのＰｔ膜５を順次、スッパタ法により形成す
る。
次に、第１図（ｅ）に示すように、前記金属膜上に、フ
ォトレジストＨ６を塗布し、その開口部をパッシベーシ
ョン膜開口部の内部に形成する。
ォトレジストＨ６を塗布し、その開口部をパッシベーシ
ョン膜開口部の内部に形成する。
次に、第１図（ｆ）に示すように、前記フォトレジスト
膜６をマスクとして、電解メッキを行ない、垂直形状を
有するバンプ型電極７を形成し、その後、前記フォトレ
ジスト膜６を剥離除去する。
膜６をマスクとして、電解メッキを行ない、垂直形状を
有するバンプ型電極７を形成し、その後、前記フォトレ
ジスト膜６を剥離除去する。
次に、第１図（ｇ）に示すように、イオンミリング等の
乾式エツチングにより、前記垂直形状を有するバンブ型
電極７をマスクとして、前記ｐｔＭ５を自己整合的にエ
ツチング除去する。
乾式エツチングにより、前記垂直形状を有するバンブ型
電極７をマスクとして、前記ｐｔＭ５を自己整合的にエ
ツチング除去する。
以上の核上により、パッシベーション膜を含むことなく
、電極パッドのみを下地として、垂直形状を有するバン
ブ型電極が、集積回路上に形成される。
、電極パッドのみを下地として、垂直形状を有するバン
ブ型電極が、集積回路上に形成される。
この様にして形成された垂直形状を有するバンブ型電極
は、実装時の熱的、機械的ダメージが電極パッドで吸収
される構造になっているため、高い実装安定性を有する
。
は、実装時の熱的、機械的ダメージが電極パッドで吸収
される構造になっているため、高い実装安定性を有する
。
また、電極パッドからパッシベーション膜開口部の外周
まで、Ｔｉ１ｉによって被覆されているため、電極パッ
ドの露出がない。従って、ＡＬの腐食等の信頼性上の問
題もない。
まで、Ｔｉ１ｉによって被覆されているため、電極パッ
ドの露出がない。従って、ＡＬの腐食等の信頼性上の問
題もない。
［発明の効果］
以上説明したように、本発明によれば、実装時の熱的、
機械的ダメージに強く、高い実装安定性を確保できる垂
直形状を有するバンブ型電極が形成可能となる。
機械的ダメージに強く、高い実装安定性を確保できる垂
直形状を有するバンブ型電極が形成可能となる。
第１図（ａ）〜（ｇ）は、本発明の詳細な説明するため
に工程順に示した断面図である。 第２図（ａ）〜（ｄ）は、従来技術を説明するために工
程順に示した断面図である。 ｌ パッシベーション膜 ２ 電極パッド ３ Ｔｉ１ｉ ４ フォトレジスト膜 ５ Ｐｔｉ！ ６ フォトレジスト膜 ７ 垂直形状を有するバンブ型電極 ８ パッシベーション膜 ９ 電極パッド １０ Ｔｉｌ！ １１ Ｐｔｌ！ １２ Ａｕ膜 １３ フォトレジスト膜 １４ 垂直形状を有するバンプ型電極出願人 セイコ
ーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）ど 第１凹
に工程順に示した断面図である。 第２図（ａ）〜（ｄ）は、従来技術を説明するために工
程順に示した断面図である。 ｌ パッシベーション膜 ２ 電極パッド ３ Ｔｉ１ｉ ４ フォトレジスト膜 ５ Ｐｔｉ！ ６ フォトレジスト膜 ７ 垂直形状を有するバンブ型電極 ８ パッシベーション膜 ９ 電極パッド １０ Ｔｉｌ！ １１ Ｐｔｌ！ １２ Ａｕ膜 １３ フォトレジスト膜 １４ 垂直形状を有するバンプ型電極出願人 セイコ
ーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）ど 第１凹
Claims (1)
- 【特許請求の範囲】 集積回路の電極パッド上に、バンプ型電極を形成する方
法に置いて、 集積回路全面に、密着膜としての第１金属膜を形成する
第１の工程と、 前記第１金属膜上に、フォトレジスト膜を形成する工程
において、電極パッド上から、パッシベーション開口部
の外周まで被覆するように、フォトレジスト膜を形成す
る第２の工程と、 前記フォトレジスト膜をマスクとして、前記第１金属膜
をエッチングした後、前記フォトレジスト膜を剥離除去
する第３の工程と、 前記集積回路全面に、相互拡散バリア膜、兼、メッキ密
着膜としての第２金属膜を形成する第４の工程と、 前記金属膜上に、フォトレジスト膜を形成する工程にお
いて、その開口部がパッシベーション開口部の内部に形
成されるようにする第５の工程と、前記フォトレジスト
膜をマスクとして、電解メッキを行ない、垂直形状を有
するバンプ型電極を形成した後、前記フォトレジスト膜
を剥離除去する第６の工程と、 前記垂直形状を有するバンプ型電極をエッチングノマス
クとして、前記第２金属膜を自己整合的に乾式エッチン
グする第７の工程からなることを特徴とする、集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331721A JPH04199631A (ja) | 1990-11-29 | 1990-11-29 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331721A JPH04199631A (ja) | 1990-11-29 | 1990-11-29 | 集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199631A true JPH04199631A (ja) | 1992-07-20 |
Family
ID=18246854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331721A Pending JPH04199631A (ja) | 1990-11-29 | 1990-11-29 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
-
1990
- 1990-11-29 JP JP2331721A patent/JPH04199631A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149819B2 (ja) | ||
| US20040097081A1 (en) | Method for manufacturing circuit devices | |
| TW200404344A (en) | Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same | |
| JPH07221107A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS63249346A (ja) | 集積回路チップにおけるパツドとその形成方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JPH04199631A (ja) | 集積回路の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH0444232A (ja) | 集積回路の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS60136338A (ja) | 半導体装置 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH02139933A (ja) | 半導体装置 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JPH01233741A (ja) | 半導体装置の製造方法 | |
| JPH0439938A (ja) | 集積回路の製造方法 | |
| JPH09186190A (ja) | 突起電極の構造およびその形成方法 |