JPS6050060B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6050060B2
JPS6050060B2 JP52115620A JP11562077A JPS6050060B2 JP S6050060 B2 JPS6050060 B2 JP S6050060B2 JP 52115620 A JP52115620 A JP 52115620A JP 11562077 A JP11562077 A JP 11562077A JP S6050060 B2 JPS6050060 B2 JP S6050060B2
Authority
JP
Japan
Prior art keywords
layer
metal
forming
external lead
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52115620A
Other languages
English (en)
Other versions
JPS5450163A (en
Inventor
篤 平岩
誠一 岩田
喜一郎 向
繁 高橋
彰利 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP52115620A priority Critical patent/JPS6050060B2/ja
Publication of JPS5450163A publication Critical patent/JPS5450163A/ja
Publication of JPS6050060B2 publication Critical patent/JPS6050060B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （１）発明の利用分野 本発明は、半導体装置における外部引出電極の形成方
法に関するものである。
（２）従来技術 半導体装置においては、Ｎなどの金属配線形 成後、
チップパッシベーション膜を形成し、Ａｌなどの金属配
線の一部に設けられた電極体（ボンディングパッド）上
のチップパッシベーション膜を選択的に除去する。
その後、Ｎなどの金属配線が腐食するのを防止するため
に、ボンディングパッド上にＡｕなどの耐食性金属から
成る金属層を主要構成要素とする外部引出電極を形成す
ることがある。またこの外部引出電極はＮなどの金属配
線上を避けてチップパッシベーション膜上に形成される
ことがあり、この場合Ａｌなどの金属配線には大きなホ
ンディングパッドのかわりに外部引出電極と接続する部
分を形成すれはよい。後者の構成を有する外部引出電極
を形成する場合の従来の工程の一例を第１図に示し、同
図を用いて、従来技術について説明する。 従来技術に
おいては、半導体基板１１上にＡｌなどの金属配線１３
を形成後、チップパッシベーション膜１４として例えば
気相成長法によりＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｌｉｃ
ａｔｅＧｌａｓｓ）膜を形成し、これを選択食刻する。
次に外部引出電極の主要構成要素であるＡｕなどの耐食
性金属から成る金属層とＡ１などの金属配線１４との反
応（合金化）を防止するために、蒸着等の方法により例
えばＮｉ−Ｃｒ層１５、Ｐｄ層１６を順次形成する。Ｐ
ｄ層１６はＡｕなどの耐食性金属から成る金属層とＮな
どの金属配線１３との反応を防止するために、Ｎｉ−Ｃ
ｒ層１５はＰｄ層１６とチップパッシベーション膜１４
との接着性を向上させるために形成する。またこれらＮ
ｉ−Ｃｒ層１５、Ｐｄ層１６は後にＡｕなどの耐食性金
属からなる金属層をメッキで形成する際に電極としても
機能する。その後フォトレジスト膜１７を選択的に形成
し（第１ａ図）、これをマスクに用いて耐食性金属とし
て例えばＡｕ層１８をメッキで形成した後、フォトレジ
スト膜１７を除去する（第１ｂ図）。このＡｕ層１８を
マスクとして、例えばヨウ素−ヨウ化アンモニウム水溶
液てＰｄ層１６を、硝酸第２セリウムアンモニウム水溶
液てＮｉ−Ｃｒ層１５を順次選択食刻する（第１ｃ図）
。このようにして形成された金属層１５，１６，１８が
外部引出電極を構成する。上記した従来の工程によれば
第１ｃ図に示すように、外部引出電極の最下層を成すＮ
ｌ−Ｃｒ層１５が横方向に過剰に食刻され最上層を成す
Ａｕ層１８にひさしのような横方向のせり出し（以下で
はオーバーハングと称す）が生ずる。このようなＡｕ層
１８上にワイヤボンディングを行なうと、ボンディング
、高分子樹脂中への封止、封止後の温度変化などの各過
程でＡｕ層１８に加わつた力によりＮｊ−Ｃｒ層１５の
端で応力集中が生じ、そ．のためにチップパッシベーシ
ョン膜１牡絶縁層１２などに割れやはがれが発生するこ
とがある。（３）発明の目的本発明は、最上層の金属層
にオーバーハングのない外部引出電極を形成する技術を
提供すること；により、ワイヤボンディングおよびそれ
以後の工程で生ずるチップパッシベーション膜等の割れ
およびはがれを防止し、それにより半導体装置の信頼性
を向上させることを目的とする。
（４）実施例 上記目的を達成するため、本発明は電子回路を含む半導
体基板上の少なくとも一部に形成された絶縁膜上に、金
属または合金から成る金属層を少なくとも２つ積層する
工程と、該積層された金属層上に選択的にホトレジスト
膜を形成する工程と、該ホトレジスト膜をマスクとして
金属層を最上層から最下層まで順次選択食刻する工程と
、最下層の金属層を食刻せす最上層の金属層を食刻する
食刻液を用いて最上層の金属層を再度食刻することによ
り最下層の金属層を最上層の金属層より大きく形成する
工程により外部引出電極を形成することを特徴とする。
以下、本発明を実施例を参照して詳細に説明す）る。第
２図に本発明の工程を示す。従来と同様にして蒸着など
により例えばＮｉ−Ｃｒ層２５、Ｐｄ層２６を順次形成
した後、耐食性金属として例えばＡｕ層２８蕃メッキま
たは蒸着などの方法により半導体基板２１全面に形成よ
する（第２ａ図）。・次にフォトレジスト膜２７めを選
択的に形成し、これをマスクとしてＡｕ層２８を例えば
ヨウ素一ヨウ化アンモニウム水溶液で選択食刻する（第
２ｂ図）。この時Ｐｄ層２６も同時に選択食刻される。
その後、Ｎ１−Ｃｒ層２５を例えば硝酸第２セリウムア
ンモニウム水溶液で選択食刻する。この時点ではＮｉ−
Ｃｒ層２５が過剰に食刻されるためにＡｕ層２８にオー
バーハングが生じている（第２ｃ図）。フォトレジスト
膜２７をつけたままヨウ素一ヨウ化アンモニウム水溶液
などでＡｕ層２８を再度食刻すれば、Ａｕ層２８の膜厚
を減少させることなく、そのオーバーハングを解消させ
、逆にＡｕ層２８がＮｉ−Ｃｒ層２５より小さい第２ｄ
図のような構造を形成することができる。外部引出電極
の構造をこのようにすることにより、ボンディングおよ
びそれ以後の工程でチップパッシベーション膜２牡絶縁
層２２などに発生する割れやはがれをほとんど皆無にす
ることができた。（５）まとめ以上説明したごとく本発
明によれは、最上層の金属層にオーバーハングのない外
部引出電極を形成することが可能となる。
それによりワイヤボンディング、高分子樹脂中への封止
、封止後の温度変化等の各過程で外部引出電極に加わつ
た力により生ずるチップパッシベーション膜中の応力集
中が緩和され、チップパッシベーション膜、絶縁層等に
生じていた割れやはがれがほとんど皆無になり、半導体
装置の信頼性を向上させることができた。
【図面の簡単な説明】
第１図は半導体基板に外部引出電極を形成する場合の従
来の工程を説明する半導体基板の一部分の断面図。 第２図は同じく本発明の詳細な説明する断面図。１１，
２１・・・・・・半導体基板、１２，２２・・・・・・
絶縁層、１３，２３・・・・・Ｎなどの配線層、１４，
２４・・・・・・チップパッシベーション膜、１５，２
５・・・・Ｎｊ−Ｃｒ層、１６，２６・ ・・Ｐｄ層、
１７，２７・・・・・フォトレジスト膜、１８，２８・
・・・・・Ａｕ膜、１９，２９・・・・・・ボンディン
グ線。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板表面の所望部分から上記半導体基板表面
    上に形成された第１の絶縁膜上へ延伸する配線層を形成
    する工程と、上記配線層表面の所望部分を露出させるよ
    うな開孔部を有する第２の絶縁膜を形成する工程と、少
    なくとも２層の金属層を全面に形成する工程と、所望の
    形状を有するホトレジスト膜を上記金属層上に形成する
    工程と、上記金属層の露出された部分を順次食刻して除
    去する工程と、上記金属層の最下層は実質的に食刻せず
    最上層を食刻する食刻液を用いて上記金属層の最上層を
    露出された側面から食刻する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP52115620A 1977-09-28 1977-09-28 半導体装置の製造方法 Expired JPS6050060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52115620A JPS6050060B2 (ja) 1977-09-28 1977-09-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52115620A JPS6050060B2 (ja) 1977-09-28 1977-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5450163A JPS5450163A (en) 1979-04-19
JPS6050060B2 true JPS6050060B2 (ja) 1985-11-06

Family

ID=14667155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52115620A Expired JPS6050060B2 (ja) 1977-09-28 1977-09-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6050060B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141008A (ja) * 1983-01-31 1984-08-13 Nippon Kokan Kk <Nkk> ねじ部検査装置
JP4032916B2 (ja) * 2001-11-28 2008-01-16 三菱化学株式会社 エッチング液

Also Published As

Publication number Publication date
JPS5450163A (en) 1979-04-19

Similar Documents

Publication Publication Date Title
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
JPS6149819B2 (ja)
US5171711A (en) Method of manufacturing integrated circuit devices
JP3502800B2 (ja) 半導体装置の製造方法
JP2653179B2 (ja) 集積回路装置用バンプ電極の製造方法
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JPS6050060B2 (ja) 半導体装置の製造方法
JP3263859B2 (ja) 半導体装置
JPS63122248A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH0330986B2 (ja)
JP2985426B2 (ja) 半導体装置およびその製造方法
JP3019556B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JP3351878B2 (ja) 半導体装置およびその製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH01146343A (ja) 半導体装置及びその製造方法
JPS5815254A (ja) 半導体素子の製造方法
JPS62281356A (ja) 半導体装置の製造方法
KR100197129B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03132036A (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPH0463434A (ja) 半導体装置