JPH02139934A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH02139934A
JPH02139934A JP63294000A JP29400088A JPH02139934A JP H02139934 A JPH02139934 A JP H02139934A JP 63294000 A JP63294000 A JP 63294000A JP 29400088 A JP29400088 A JP 29400088A JP H02139934 A JPH02139934 A JP H02139934A
Authority
JP
Japan
Prior art keywords
film
metal film
integrated circuit
bump
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63294000A
Other languages
English (en)
Inventor
Tatsuichiro Arikawa
有川 辰一郎
Hiroaki Murakami
裕昭 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63294000A priority Critical patent/JPH02139934A/ja
Priority to KR1019890016671A priority patent/KR940010510B1/ko
Publication of JPH02139934A publication Critical patent/JPH02139934A/ja
Priority to US07/665,234 priority patent/US5298459A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は集積回路の製造方法に関し、特に外部接続端子
である電極用金バンプを有する集積回路に関する。
〔従来の技術〕
従来、集積回路の電極用金バンプは、密着金属としてC
r、Mo、W、A I、バリア膜として、Pd、Ni、
Cu、下地金属として、Pd、Ni、Cu、Au等の各
金属群の組み合せにより構成され、電解金メッキによる
金バンプ形成後、化学薬品により湿式エツチングにより
除去したり、一部金属群の組み合せに於てはリフトオフ
法によりバリア金!1mの分離を行なう等により形成さ
れている。
この様に形成された集積回路では、以下に示す欠点があ
った。
まず、湿式エツチングを用いる製造方法に於ては、過剰
エツチングや電池反応により生じるサイドエッチのよる
金バンプの密着強度不良やバリア金属膜の剥離、移動に
よる電極間のショートの問題や、エツチングの容易なバ
リア金属、密着金属を用いると、その化学的、1i気化
学的耐蝕性が不十分なために集積回路製品の高温高湿動
作時に於る信頼性不良を生じる欠点があった。
また、リフトオフ法に於ては構成金属に対する制約は比
較的少ないが、工程が複雑であるばかりでなく、フォト
レジスト等の有機物被膜を分離材として用いると、金属
膜の堆積時に生じる有機物被膜からの脱ガスにより、金
属膜間の電気的導通不良や密着強度不良を生ずるといっ
た欠点があった。
〔発明が解決しようとする課題〕
本発明は、前記従来技術の欠点を解消し、耐蝕性、熱的
安定性に優れた金属群でのみ構成された金バンプ電極を
簡便な工程で、各金属間の電気的導通と密着強度の低下
を生ずることなく形成できる集積回路の製造方法を提供
する事にある。
【!1iIIを解決するための手段J 本発明の集積回路の製造方法は、集積回路の電極パッド
上および絶縁膜上に密着層金属膜、バリア贋金属膜、メ
ッキ下地層金属膜をそれぞれ耐蝕性に優れる金属により
順次連続して形成する第1の工程と、前記金属膜上に目
的とする開口部をもつフォトレジスト膜を形成する第2
の工程と、前記フォトレジスト膜をマスクとし前記メッ
キ下地金属を電極として電解メッキを行ってバンプ電極
を形成する第3の工程と、前記フォトレジスト膜を剥離
除去する第4の工程と、前記バンプ電極をマスク材とし
て前記メッキ下地金属膜、バリア層金属膜、密着層金属
膜を乾式エツチングにより順次除去する第5の工程を含
んで構成されることを特徴とする集積回路の製造方法。
【実 施 例J 以下1本発明の実施例について1図面を参照して説明す
る。
第1図(a)〜(e)は本発明の詳細な説明するための
工程順に示した断面図である。
第1図(a)に示すように、拡散、配線、絶縁膜工程の
終了した集積回路表面の絶縁1m l及び電極バッド2
の上に密着層として0.05um〜0.2μmのT i
 l! 3と金のバリア層としてQ、Igm〜0.2g
mのPt1Q4と、メッキ下地層として0.1〜0.3
umのAu膜5を順次、蒸着又はスパッタ法により形成
する。
次に、第1図(b)に示すように、前記金属謹上にフォ
トレジスト被116を塗布形成し1通常の方法に従って
、バンプ電極形成用の開口部7を形成する。
次に、第1図(C)に示すようにフォトレジスト開口部
7に電解金メッキにより15〜30gm厚のAuバンプ
8を形成する。
次に、第1図(d)に示すように、フォトレジスト6を
剥離液または酸素プラズマにより除去する。
次に、第1図(e)に示すように、イオンミーリング、
スパックエツチング等の乾式エツチングにより、前記A
uバンプ8をマスクとして前記Ti113.Pt膜4.
Au1I5をエツチング除去する。
以上の工程により、金バンプ電極が集積回路上に形成さ
れる。
以上形成された金バンプ電極は、耐蝕性に優れた金属の
みで構成され、また湿式エツチングを用いる場合のサイ
ドエッチによるバリア膜金属。
メッキ下地膜金属の剥れや、金バンプの密着強度不良も
生じない。
なお、上記実施例では第1金属膜としてTiを使用した
が、数十ppmから数百ppmの重量分率でPtを添加
したTiを使用すれば、更に耐蝕性が向上する。
f発明の効果1 以上説明したように、本発明によれば、耐蝕性に優れ、
密着強度のよいバンプ電(歪を有する集積回路を容易に
製造する事ができる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した断面図である。 絶縁膜 電極パッド Ti膜 tlli Au膜 フォトレジスト膜 開口部 Auバンプ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 III  ff1c  誉(他1
名)ど\、

Claims (3)

    【特許請求の範囲】
  1. (1)集積回路の電極パッド上および絶縁膜上に密着層
    としての第1金属膜、相互拡散防止バリア膜(以下、バ
    リア膜と呼ぶ)としての第2金属膜及び電解メッキの下
    地電極としての第3金属膜とを順次形成する第1の工程
    と、前記金属膜上に目的とする開口部をもつフォトレジ
    スト膜を形成する第2の工程と、前記フォトレジスト膜
    をマスクとし前記第3金属膜を電極として電解メッキを
    行ってバンプ電極を形成する第3の工程と、前記フォト
    レジスト膜を剥離除去する第4の工程と、前記バンプ電
    極をエッチングのマスク材として前記第1金属膜、第2
    金属膜、第3金属膜のバンプ電極下部以外を自己整合的
    に乾式エッチング除去する第5の工程とを含んで構成さ
    れることを特徴とする集積回路の製造方法。
  2. (2)第1金属膜がTi膜、第2金属膜がPt膜、第3
    金属膜がAuである請求項1記載の集積回路の製造方法
  3. (3)電解メッキによるバンプ電極がAuである請求項
    1記載の集積回路の製造方法。
JP63294000A 1988-11-21 1988-11-21 集積回路の製造方法 Pending JPH02139934A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63294000A JPH02139934A (ja) 1988-11-21 1988-11-21 集積回路の製造方法
KR1019890016671A KR940010510B1 (ko) 1988-11-21 1989-11-17 반도체 장치 제조 방법
US07/665,234 US5298459A (en) 1988-11-21 1991-03-05 Method of manufacturing semiconductor device terminal having a gold bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63294000A JPH02139934A (ja) 1988-11-21 1988-11-21 集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH02139934A true JPH02139934A (ja) 1990-05-29

Family

ID=17801946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294000A Pending JPH02139934A (ja) 1988-11-21 1988-11-21 集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH02139934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707797A1 (fr) * 1993-07-15 1995-01-20 Samsung Electronics Co Ltd Procédé de fabrication de bosses pour puces.
US6808641B2 (en) * 2000-01-17 2004-10-26 Murata Manufacturing Co., Ltd Method of wiring formation and method for manufacturing electronic components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
JPS63222446A (ja) * 1987-03-12 1988-09-16 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
JPS63222446A (ja) * 1987-03-12 1988-09-16 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707797A1 (fr) * 1993-07-15 1995-01-20 Samsung Electronics Co Ltd Procédé de fabrication de bosses pour puces.
US6808641B2 (en) * 2000-01-17 2004-10-26 Murata Manufacturing Co., Ltd Method of wiring formation and method for manufacturing electronic components
US7316783B2 (en) 2000-01-17 2008-01-08 Murata Manufacturing Co., Ltd. Method of wiring formation and method for manufacturing electronic components

Similar Documents

Publication Publication Date Title
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US6077727A (en) Method for manufacturing lead frame
JP2536377B2 (ja) 半導体装置およびその製造方法
JPH02139934A (ja) 集積回路の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JPS62160744A (ja) 半導体素子の製造方法
JPH0558653B2 (ja)
JPH03101233A (ja) 電極構造及びその製造方法
JPH0494544A (ja) 集積回路の製造方法
JP2874184B2 (ja) 半導体装置の製造方法
JPS628943B2 (ja)
JPH0485829A (ja) 半導体装置及びその製造方法
JPH02277242A (ja) 半導体装置の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH07161723A (ja) 金属パターンの形成方法
JPH03129831A (ja) 半導体装置の製造方法
JPH0350734A (ja) 集積回路の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH07130790A (ja) 半導体装置の電極構造
JP3049872B2 (ja) 半導体装置の製造方法
JPS6341050A (ja) 半導体装置の製造方法
JPH0497532A (ja) 半導体装置の製造方法