JPS6248047A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPS6248047A
JPS6248047A JP60190689A JP19068985A JPS6248047A JP S6248047 A JPS6248047 A JP S6248047A JP 60190689 A JP60190689 A JP 60190689A JP 19068985 A JP19068985 A JP 19068985A JP S6248047 A JPS6248047 A JP S6248047A
Authority
JP
Japan
Prior art keywords
layer
metal layer
bump
wet etching
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60190689A
Other languages
English (en)
Inventor
Toshio Morita
森田　寿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60190689A priority Critical patent/JPS6248047A/ja
Publication of JPS6248047A publication Critical patent/JPS6248047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバンプ形成方法に関し、特にインナリードボン
ディング用バンプ付半導体装置のバンプ形成方法に関す
る。
〔従来の技術〕
従来、との種のバンプは半導体装置表面のＡノパッド上
のパツシベーシヨン層を除去した後、その上全面にコン
タクト金属層、バリヤ金属層及びフォトレジスト層を連
続して形成し、フォトレジスト層のパターニングをおこ
なった後、Ａｕ又はＣｕめっきによりＡｌパッド上にバ
ンプを形成し、このバンプをマスクにしてバリヤ金属層
及びコンタクト金属層をエツチングすることによシ形成
されていた。
〔発明が解決しようとする問題点〕
上述した従来のバンプ形成方法で、例えばコンタクト金
属層にｌｌ＋ｉ、バリヤ金属層にＰｔ等、バンプ形成後
にウェットエッチングにより除去することが困難な材料
を用いイオンミーリング等の方法によシエッチングを行
なった場合、バッジベージ３ン膜の段部にそってコンタ
クト金属層およびバリヤ金属層の再付着がおこｐ１バン
グ間の短絡が生じやすいとい９欠点かめる。
本発明の目的はバンプ間に短絡の生じることのないバン
プ形成力法を提供することにある。
〔問題点を解決するための手段〕
本発明によるバンプ形成方法は、Ａｌパッド表面ニバン
シベーション膜、コンタクト金属層、バリヤ金属層及び
フォトレジスト層を順次設け、Ａｕ又はＣｕめっきによ
って前記Ａｌパッド上にバンプ全形成した後このバンプ
をマスクとしバリヤ合成方法であって、前記パッシベー
ション膜と前記コンタクト金属層間に電極Ａｌ層を設け
、バリヤ金属層及びコンタクト金属層を除去後、前記電
極Ａｌ層をウェットエッチングにより除去するものであ
る。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第１図〜第４図は本発明の一実施例全説明する為の工程
順に示した半導体チップの断面図である。
まず、第１図に示すように、Ａｌバッド３上のパッシベ
ーション膜２を開孔した半導体装置全面に電極１層４、
コンタクト金属層としてＴｉ層５、バリヤ層としてＰｔ
層６を連続して形成する。
次に、第２図に示すように、フォトレジスト層７を塗布
後、パターニングを行ない、電解めっきによ＃）Ａｌパ
ッド３上にＡｕバンプ８を形成する。
次に、第３図に示すように、フォトレジスト層７を除去
後イオンミーリング法によ５Ｐｔ層６゜及びＴｉ層５を
連続して除去する。この時、一般に、複雑な工程を経て
形成された半導体装置の表面は比較的凹凸が大きいため
、パッシベーション膜２の段部に沿って、一旦除去され
たＴｉ、Ｐｔの再付着が生じやすい。
次に、第４図に示すように電極Ａｌ層４ｉＴｉ及びＰｔ
層５，６をマスクにウェットエッチングにより除去しす
ることによりバンプの形成が終了する。この電極Ａ７層
４のウェットエツチングによる除去によシパッシベーシ
ョン膜２の段部に沿って再付着していたＴｉ及びＰｔは
完全に除去される。
同、上記実施例においてはＡｕバンプの形成方法につい
て説明したがＣｕバンプの場合も同様に形成できる。
じ発明の効果〕 以上説明したように本発明は、パッシベーション膜とコ
ンタクト金属層の間に電極Ａ７層を形成し、バリヤ金属
層及びコンタクト金属層を除去後との電極Ａｌ層をウェ
ットエツチングにより除去することによう、コンタクト
金属及びバリヤ金属の残遣ヲ完全に除去できるため、バ
ンプ間でシ１−トが生じないインナーリードボンディン
グ用バンク付半導体装置を歩留よく製造できる効果があ
る。
また、一般にコンタクト金属層及びバリヤ金属層は比較
的薄いためパッジベージ３ン膜の凹凸部でのステップカ
バレッジが悪くめっきによるＡｕ又はＣｕバンプの形成
が不安定になりやすいが、本発明によればコンタクト金
属層やバリヤ金属層より厚い電極Ａ７層の形成によシ、
よシ安定したバンプめりきが可能になる効果がある。
【図面の簡単な説明】
第１図〜第４図は本発明の一実施例を説明する為の工程
順に示した半導体チップの断面図である。 ｌ・・・・・・層間絶縁膜、２・・・・・・パッシベー
ション膜、３・・・・・・Ａｌパッド、４・・・・・電
極Ａｌ層、５・・・・・Ｔｉ層、６・・・・　Ｐｔ層、
７・・・・フォトレジスト層、８・・・Ａｕバンプ。 代理人　弁理士　　内　原　　　晋・　　゛′３Ｉ 手　４　凹

Claims (1)

    【特許請求の範囲】
  1. Ａｌパッド表面にパッシベーション膜、コンタクト金属
    層、バリヤ金属層及びフォトレジスト層を順次設け、Ａ
    ｕ又はＣｕめっきによって前記Ａｌパッド上にバンプを
    形成した後該バンプをマスクとしバリヤ金属層及びコン
    タクト金属層を除去するインナーリードボンディング用
    バンプ付半導体装置のバンプ形成方法において、前記パ
    ッシベーション膜と前記コンタクト金属層間に電極Ａｌ
    層を設け、バリヤ金属層及びコンタクト金属層を除去後
    、前記電極Ａｌ層をウェットエッチングにより除去する
    ことを特徴とするバンプ形成方法。
JP60190689A 1985-08-28 1985-08-28 バンプ形成方法 Pending JPS6248047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60190689A JPS6248047A (ja) 1985-08-28 1985-08-28 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60190689A JPS6248047A (ja) 1985-08-28 1985-08-28 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPS6248047A true JPS6248047A (ja) 1987-03-02

Family

ID=16262230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60190689A Pending JPS6248047A (ja) 1985-08-28 1985-08-28 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPS6248047A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01136354A (ja) * 1987-11-24 1989-05-29 Casio Comput Co Ltd 半導体装置の接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01136354A (ja) * 1987-11-24 1989-05-29 Casio Comput Co Ltd 半導体装置の接続方法

Similar Documents

Publication Publication Date Title
JP2000150518A (ja) 半導体装置の製造方法
JPS6248047A (ja) バンプ形成方法
JPH03198342A (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH02220440A (ja) 半導体装置の製造方法
JPH05299420A (ja) 半導体装置
JPH04278543A (ja) 半導体装置及びその製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPS63305533A (ja) 半導体装置の製造方法
JPH03295243A (ja) 半導体装置の製造方法
JPS62171143A (ja) 多層配線法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPH01233741A (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPH0562983A (ja) 半導体装置の製造方法
JPH0463434A (ja) 半導体装置
JPS60263445A (ja) 半導体装置のバンブ製造方法
JPH0352236A (ja) 半導体装置の製造方法
JPH0237724A (ja) 半導体装置の突起型電極の形成方法
JPS6390156A (ja) 半導体装置の製造方法
JPH0480536B2 (ja)
JP2007035875A (ja) 半導体装置およびその製造方法
JPH01146343A (ja) 半導体装置及びその製造方法
JPH05251449A (ja) 突起電極及びその形成方法