JP2001135674A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2001135674A JP2001135674A JP31462899A JP31462899A JP2001135674A JP 2001135674 A JP2001135674 A JP 2001135674A JP 31462899 A JP31462899 A JP 31462899A JP 31462899 A JP31462899 A JP 31462899A JP 2001135674 A JP2001135674 A JP 2001135674A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic component
- ultrasonic vibration
- wirings
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
ての配線において均等にかつ効率よく超音波エネルギー
を与えることができ、均等な接合状態を得ることができ
る電子部品の実装方法を提供する。 【解決手段】電子部品10の電極11と基板1の配線
2,3とをバンプ4を介して超音波振動を併用した熱圧
着接合により接続する。超音波振動をその振動方向が配
線2,3の延びる方向に対して30°〜60°の角度、
望ましくは45°となるように、基板1の表面と平行に
印加する。
Description
バンプを介して実装する方法、特にフリップチップボン
ディング方法を用いた実装方法に関するものである。
たバンプと、加熱ステージ上に配置された基板の配線パ
ターンとを位置合わせし、チップの裏面にツールを介し
て圧力と超音波とを付加し、バンプと基板の配線パター
ンとを接合するフリップチップボンディング方法が提案
されている(特開昭63−288031号公報)。この
場合、はんだペーストやフラックスを使用せずに接合で
き、簡略な工程で、低コストかつ高精度な実装方法を実
現できる利点がある。
極部に形成されたバンプと基板の配線パターンとを一括
して接合する関係で、どうしても超音波振動の方向に対
して直交する配線と平行な配線とが生じてしまう。特
に、硬度の低い樹脂基板を使用した場合、直交する配線
では超音波振動により配線のよじれが生じ、平行な配線
と比較して接合が不完全になるという欠点があった。こ
の場合、直交する配線のバンプ接合部は接合信頼性が乏
しく、オープン不良になりやすい。
め、超音波エネルギーを上げる(振動の振幅を増す)方
法が考えられるが、直交する配線に比べて平行な配線の
方が超音波が効率よく伝達されるので、平行な配線にお
いては配線のバンプ部分に著しい応力集中が生じ、配線
にクラックが生じてしまう。そのため、超音波エネルギ
ーを上げることができない。このように樹脂基板を用い
た場合には、平行な配線が接合できる条件では直交する
配線でオープン不良が生じ、直交する配線が接合できる
程の高出力超音波の条件では、平行な配線でクラックが
生じるという二律背反する問題が生じていた。
る配線のよじれを抑えて、すべての配線において均等に
かつ効率よく超音波エネルギーを与えることができ、す
べての配線で均等な接合状態を得ることができる電子部
品の実装方法を提供することにある。
め、請求項1に記載の発明は、直交方向に設けられた樹
脂基板の配線と電子部品の電極とをバンプを介して超音
波振動を併用した熱圧着接合により接続する実装方法に
おいて、上記超音波振動をその振動方向が配線の延びる
方向に対して30°〜60°の角度となるように、樹脂
基板の表面と平行に印加することを特徴とする電子部品
の実装方法を提供する。
は電子部品の電極上)にバンプを形成しておき、このバ
ンプを対面する電極(または配線)に対して超音波振動
を併用した熱圧着接合により接続する。このとき、超音
波振動による摩擦熱と、加熱による熱エネルギーとによ
り、電子部品の電極(または配線)とバンプとの間に原
子拡散が起こり、圧着力と相俟って強く接合される。特
に、超音波振動の方向が配線に対して30°〜60°の
角度に作用しているので、全ての配線に対して角度を持
ち、超音波振動方向に対して直交する配線や平行な配線
が生じない。つまり、原子拡散を全ての配線においてほ
ぼ均等に起こさせることができ、全ての配線においてほ
ぼ均等な接合状態を獲得することができる。また、電子
部品全体としても高い接合強度が得られる。
直交および平行のいずれにも偏らない方向とするのが望
ましく、特に請求項2のように、約45°とした場合に
は、全ての配線に対して超音波振動方向が同じ角度にな
り、確実に均等な接合強度が得られ、最も大きな効果が
得られる。
0.7μm以下とすると、配線に対する引っ張り応力が
小さくなり、配線クラックの発生を防止することができ
る。また、振幅が小さいので、低超音波エネルギーとな
り、省エネルギーで接合できる。また、請求項4のよう
に、基板の配線の最下層が20μm以上の厚みの銅層で
構成されている場合には、配線に対する応力が低減さ
れ、かつ配線自体の強度が向上するので、クラック発生
率を低くできる。
部品の実装方法の一例を示す。1はエポキシ樹脂などの
耐熱性樹脂で構成された樹脂基板であり、この基板1上
には直交方向に延びる配線2,3が縦横にパターン形成
されている。配線2,3の内端部にはめっき法またはワ
イヤボンディング法を用いてバンプ4が形成されてい
る。このバンプ4は配線2,3の表層がAuで構成され
ている場合には、Auを主成分とする金属バンプが望ま
しいが、Ag,Pd,Cu,はんだなどを用いてもよ
い。基板1は20〜150℃に加熱されたステージ5
(図3参照)上に保持されている。この場合、真空吸着
のみで基板1を保持してもよいが、超音波振動が有効に
伝わるよう、機械的に押さえて完全に拘束するのが望ま
しい。
り。その下面にはバンプ4に対応した位置に電極11
(図3参照)が形成されている。電子部品10の上面は
ボンディングツール(以下、ツールと呼ぶ)20によっ
て吸着保持されており、ツール20によって電子部品1
0をピックアップし、電極11とバンプ4とを高精度
(例えば±5μm)に位置合わせする。
とを接触させ、ツール20を介して50g〜100g/
バンプの加圧と、配線2,3に対して30°〜60°の
振動方向となるように超音波振動とを与え、電極11と
バンプ4とを短時間(例えば0.2〜1秒)で金属接合
する。特に、超音波振動の方向を配線2,3に対して4
5°とした場合には、最も効果的である。超音波振動は
基板1の表面と平行に印加される。上記のように接合し
た後、バンプ接合信頼性を確保するため、電子部品10
と樹脂基板1の線膨張差を緩和し、かつ接合部を保護す
るための樹脂封止を、電子部品10と基板1との隙間に
行うのが望ましい。
60°の振動方向となるように超音波振動を与えること
により、振動方向に対して直交する配線がなくなり、配
線2,3のよじれを抑えることができる。そのため、加
熱された基板1の配線2,3上のバンプ4と電子部品1
0の電極11との間に、全ての配線2,3において均等
に、かつ効率よく超音波エネルギーを与えることができ
る。この超音波振動による摩擦熱と、加熱による熱エネ
ルギーとにより、電極11とバンプ4との間に十分な原
子拡散を起こさせることができ、全ての配線2、4にお
いてほぼ均等な接合状態を得ることができる。その結
果、電子部品10全体として高い接合強度が得られる。
特に、超音波振動の方向を配線2,3に対して45°と
した場合には、全ての配線2,3に対して超音波振動の
方向が同じ角度となり、均等な接合が得られるという特
徴がある。
3の断面図を示す。ここでは、200〜800μmの厚
みの樹脂基板を使用し、配線2,3の最下層を厚み20
〜40μmのCu、中間層を厚み3〜10μmのNi、
最上層を厚み0.3μm以上のAuで構成した。配線幅
は70〜150μmとした。
超音波振動による、その応力と配線厚みとの関係を超音
波振動の振幅(1μm〜3μm)をパラメータとしてシ
ミュレーションにより求めたものである。図5から明ら
かなように、配線厚みが厚いほど配線に作用する応力が
低減されていることがわかる。また、超音波振動の振幅
にほぼ比例して、応力が大きくなることがわかる。した
がって、超音波振動の振幅を小さくする方が配線に対す
るダメージが小さい。
実験的に評価したものである。この場合、使用した超音
波の周波数は60kHz、振幅は0.6μmである。表
1の実験結果から、Cu厚みが大きい程、配線クラック
発生率が低下しており、約20μm以上になると配線ク
ラックが発生しなくなることがわかる。また、Cu厚み
が厚いほど、配線自体の強度も上がる。上記結果から、
Cu厚みは約20μm以上とするのが望ましい。
張応力に及ぼす超音波振動の振幅の影響を示す。図6に
はそれぞれの振幅における配線クラック発生率を併記し
てある。図6に示す最大引張応力−振幅直線は、有限要
素法を用いた応力解析により導出した。また、振幅の実
測値は、レーザドップラー振動計により定量化した。な
お、配線は厚み20μmのCuを用いた。図6から明ら
かなように、厚み20μmのCu配線の場合、超音波振
動の振幅を0.7μm以下にすると、配線に作用する応
力は500MPa以下となり、配線クラックを防止でき
ることがわかる。
ない。上記実施例では、樹脂基板の配線にバンプを形成
しておき、このバンプに対して電子部品の電極を超音波
振動を併用した熱圧着により接合したが、バンプを電子
部品の電極に形成しておき、このバンプを基板の配線に
対して超音波振動を併用した熱圧着により接合しても、
同様の結果となる。また、本発明の実装方法は、半導体
チップに限らず、抵抗素子、コンデンサ、圧電部品など
如何なるチップ部品のフェースダウン実装にも適用可能
である。
に記載の発明によれば、超音波振動を併用した熱圧着接
合によりバンプと樹脂基板の配線または電子部品の電極
とを接続する際、超音波振動の方向を配線に対して30
°〜60°の角度としたので、超音波振動による配線の
よじれを抑え、全ての配線に対し均等かつ効率よく超音
波を伝達できる。そのため、全ての配線においてほぼ均
等な接合状態を得ることができ、接合不良を低減でき
る。また、比較的低い超音波エネルギー(低振幅)で接
合できるので、省エネルギーな実装方法となり、配線へ
のダメージが少なくなる。さらに、全ての配線において
ほぼ均等な接合状態を得ることができるので、電子部品
全体として高い接合信頼性が得られる。
である。
示す図である。
係を示す図である。
Claims (4)
- 【請求項1】直交方向に設けられた樹脂基板の配線と電
子部品の電極とをバンプを介して超音波振動を併用した
熱圧着接合により接続する実装方法において、上記超音
波振動をその振動方向が配線の延びる方向に対して30
°〜60°の角度となるように、樹脂基板の表面と平行
に印加することを特徴とする電子部品の実装方法。 - 【請求項2】上記超音波振動の振動方向は配線の延びる
方向に対して約45°であることを特徴とする請求項1
に記載の電子部品の実装方法。 - 【請求項3】上記超音波振動の振幅は0.7μm以下で
あることを特徴とする請求項1または2に記載の電子部
品の実装方法。 - 【請求項4】上記樹脂基板の配線は、その最下層が20
μm以上の厚みの銅層で構成されていることを特徴とす
る請求項1ないし3のいずれかに記載の電子部品の実装
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31462899A JP3520410B2 (ja) | 1999-11-05 | 1999-11-05 | 電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31462899A JP3520410B2 (ja) | 1999-11-05 | 1999-11-05 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135674A true JP2001135674A (ja) | 2001-05-18 |
JP3520410B2 JP3520410B2 (ja) | 2004-04-19 |
Family
ID=18055611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31462899A Expired - Fee Related JP3520410B2 (ja) | 1999-11-05 | 1999-11-05 | 電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3520410B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069699A1 (fr) * | 2000-03-14 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Cellule secondaire et procede de fixation des fils correspondant, et alimentation electrique du type batterie |
JP2002158258A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 半導体装置、及び半導体装置の製造方法 |
JP2002184812A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 電子部品装置 |
JP2010258302A (ja) * | 2009-04-27 | 2010-11-11 | Texas Instr Japan Ltd | 超音波フリップチップ実装方法およびそれに用いられる基板 |
WO2015080421A1 (ko) * | 2013-11-29 | 2015-06-04 | 주식회사 엘지화학 | 카트리지 적층 구조의 전지모듈 |
-
1999
- 1999-11-05 JP JP31462899A patent/JP3520410B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069699A1 (fr) * | 2000-03-14 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Cellule secondaire et procede de fixation des fils correspondant, et alimentation electrique du type batterie |
US6822420B2 (en) | 2000-03-14 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Battery power source device including rechargeable battery and circuit board joined thereto |
JP2002158258A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 半導体装置、及び半導体装置の製造方法 |
JP2002184812A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 電子部品装置 |
JP2010258302A (ja) * | 2009-04-27 | 2010-11-11 | Texas Instr Japan Ltd | 超音波フリップチップ実装方法およびそれに用いられる基板 |
WO2015080421A1 (ko) * | 2013-11-29 | 2015-06-04 | 주식회사 엘지화학 | 카트리지 적층 구조의 전지모듈 |
US10205204B2 (en) | 2013-11-29 | 2019-02-12 | Lg Chem, Ltd. | Battery module of cartridge stacking structure |
Also Published As
Publication number | Publication date |
---|---|
JP3520410B2 (ja) | 2004-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6460591B1 (en) | Ultrasonic bonding method and ultrasonic bonding apparatus | |
JP6033011B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
KR20010082628A (ko) | 전자 회로 장치의 제조 방법 | |
KR20070096743A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3855947B2 (ja) | 電子部品装置およびその製造方法 | |
JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
JP5553766B2 (ja) | 半導体装置とその製造方法 | |
JP2001135674A (ja) | 電子部品の実装方法 | |
JP4572465B2 (ja) | 電子部品装置の製造方法 | |
JP2010258302A (ja) | 超音波フリップチップ実装方法およびそれに用いられる基板 | |
JPH04212277A (ja) | プリント配線板への端子の接続法 | |
JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
JP4203193B2 (ja) | 半導体素子の実装方法 | |
JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
JPH06216505A (ja) | プリント配線板への端子の接続方法 | |
JP2576796B2 (ja) | Tabインナーリードの接合方法 | |
JP2002299374A (ja) | 半導体装置及びその製造方法 | |
JP2000216198A (ja) | 半導体装置およびその製造方法 | |
JP3141682B2 (ja) | 複合リードフレーム | |
JP3087890B2 (ja) | ボンディング装置およびボンディング方法 | |
JPH11145188A (ja) | 半導体装置及びその製造方法 | |
JP4044559B2 (ja) | 電子部品等の接合方法、およびそれに用いる接合装置 | |
JP2003347336A (ja) | 電子部品の実装方法 | |
JP2001298342A (ja) | 弾性表面波デバイスとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |