KR102325868B1 - 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102325868B1
KR102325868B1 KR1020197032035A KR20197032035A KR102325868B1 KR 102325868 B1 KR102325868 B1 KR 102325868B1 KR 1020197032035 A KR1020197032035 A KR 1020197032035A KR 20197032035 A KR20197032035 A KR 20197032035A KR 102325868 B1 KR102325868 B1 KR 102325868B1
Authority
KR
South Korea
Prior art keywords
mass
parts
semiconductor chip
less
underfill
Prior art date
Application number
KR1020197032035A
Other languages
English (en)
Other versions
KR20190133746A (ko
Inventor
다이스케 모토무라
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20190133746A publication Critical patent/KR20190133746A/ko
Application granted granted Critical
Publication of KR102325868B1 publication Critical patent/KR102325868B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C09D133/04—Homopolymers or copolymers of esters
    • C09D133/14—Homopolymers or copolymers of esters of esters containing halogen, nitrogen, sulfur or oxygen atoms in addition to the carboxy oxygen
    • C09D133/16—Homopolymers or copolymers of esters containing halogen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • C09D4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09D159/00 - C09D187/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

저압 실장 및 보이드리스 실장을 실현할 수 있는 언더필재, 및 이를 이용한 반도체 장치의 제조 방법을 제공한다. 언더필재는, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 포함하는 주조성물로 이루어지며, 아크릴 폴리머는 100질량부의 주조성물 중에 10질량부 이상 60질량부 이하의 범위로 함유되어 있으며, 말레이미드 화합물은 100질량부의 주조성물 중에서 20질량부 이상 70질량부 이하의 범위로 함유되어 있다. 저압 실장 및 보이드리스 실장을 실현할 수 있다

Description

언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법
본 발명은, 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 칩의 실장 방법에 있어서, 공정 단축을 목적으로, 반도체 IC(Integrated Circuit)의 전극 상에 언더필 필름을 붙이는 「선공급형 언더필 필름(PUF : Pre-applied Underfill Film)」의 사용이 검토되고 있다. 이 선공급형 언더필 필름을 사용한 실장 방법은, 예를 들면, 이하와 같이 행해진다(특허문헌 1 참조).
공정 A : 웨이퍼에 언더필 필름을 붙이고, 웨이퍼를 다이싱하여 반도체 칩을 얻는다.
공정 B : 언더필 필름이 붙여진 상태로, 반도체 칩을 위치 맞춤하여 회로 기판 상에 배치한다.
공정 C : 반도체 칩을 열 압착하여, 땜납 범프의 금속 결합에 의한 도통 확보, 및 언더필 필름의 경화에 의한 접착을 행한다.
반도체 칩의 실장 방법에 있어서, 땜납 범프를 접합하는 접착제로서는, 예를 들면 에폭시 수지를 이용한 열경화 접착제가 제안되어 있다(특허문헌 2 참조). 또, 저흡습성, 양호한 경화성, 및 장기의 가사 시간(pot life)의 관점에서, 비스말레이미드류 등의 경화성 수지의 검토도 이루어지고 있다(특허문헌 3 참조).
언더필 기술에 대해서는, 최근에는, 저압 실장 및 보이드리스 실장을 실현할 수 있는 언더필 필름이 얻어지는 언더필재가 요구되고 있다.
일본국 특허공개 2005-028734호 공보 일본국 특허공개 2006-335817호 공보 일본국 특허공개 2014-169450호 공보
본 기술은, 이러한 종래의 실정을 감안하여 창작된 것이며, 저압 실장 및 보이드리스 실장을 행할 수 있는 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법을 제공한다.
본 발명의 발명자들은, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 주조성물로서 함유하는 언더필재 중의, 아크릴 폴리머와 말레이미드 화합물의 함유량을 특정 범위로 함으로써, 상기 과제를 해결할 수 있는 것을 알아내었다.
본 발명은, 반도체 칩과 회로 기판의 사이에 배치되고, 경화되면 상기 반도체 칩을 상기 회로 기판에 고정하는 미경화 언더필재로서, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물을 포함하고, 상기 아크릴 폴리머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되며, 상기 말레이미드 화합물은, 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위로 함유된 언더필재이다.
본 발명은, 상기 아크릴 모노머는, 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유된 언더필재이다.
본 발명은, 상기 주조성물 중의 상기 아크릴 폴리머는, 중량 평균 분자량(Mw)이, 100000 이상 1200000 이하의 범위인 언더필재이다.
본 발명은, 상기 아크릴 모노머는 플루오렌계 아크릴레이트를 포함하는 언더필재이다.
본 발명은, 상기 말레이미드 화합물은, 1분자 중에 말레이미드기를 2개 이상 포함하는 언더필재이다.
본 발명은, 상기 말레이미드 화합물은 비스말레이미드인 언더필재이다.
본 발명은, 페놀 화합물을 더 포함하는 언더필재이다.
본 발명은, 반도체 칩과 회로 기판의 사이에 배치되고, 경화되면 상기 반도체 칩을 상기 회로 기판에 고정하는 미경화 언더필 필름으로서, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물을 함유하고, 상기 아크릴 폴리머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위가 되며, 상기 말레이미드 화합물은 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위가 된 언더필 필름이다.
본 발명은, 상기 아크릴 모노머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유된 언더필 필름이다.
본 발명은, 상기 주조성물 중의 상기 아크릴 폴리머는, 중량 평균 분자량(Mw)이 100000 이상 1200000 이하의 범위인 언더필 필름이다.
본 발명은, 상기 아크릴 모노머는 플루오렌계 아크릴레이트를 포함하는, 언더필 필름이다.
본 발명은, 상기 말레이미드 화합물은, 1분자 중에 말레이미드기를 2개 이상 포함하는 언더필 필름이다.
본 발명은, 상기 말레이미드 화합물은 비스말레이미드인 언더필 필름이다.
본 발명은, 페놀 화합물을 더 포함하는 언더필 필름이다.
본 발명은, 인장 파단 강도의 값이 0.01MPa 이상 5.0MPa 이하의 범위에 포함되는 언더필 필름이다.
본 발명은, 반도체 칩의 범프가 설치된 표면과 회로 기판의 표면의 사이에 언더필 필름을 배치하고, 상기 언더필 필름에 의해 상기 반도체 칩과 상기 회로 기판을 접착시켜 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서, 상기 언더필 필름은, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물을 함유하고, 상기 아크릴 폴리머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되며, 상기 말레이미드 화합물은, 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위로 함유된 반도체 장치의 제조 방법이다.
본 발명은, 상기 반도체 칩과 상기 회로 기판의 사이에 상기 언더필 필름이 배치된 상태로 상기 반도체 칩을 가열하면서 상기 회로 기판에 압압(押壓)하여, 상기 반도체 칩과 상기 회로 기판의 사이에 위치하는 상기 언더필 필름의 일부를 상기 반도체 칩과 상기 회로 기판의 사이로부터 밀어내어, 상기 반도체 칩의 범프를 상기 회로 기판의 기판 전극에 접촉시키는 가고정 공정과, 상기 가고정 공정에서 승온된 온도보다 높은 온도로 상기 반도체 칩과 상기 회로 기판과 상기 언더필 필름을 승온시켜, 상기 범프를 용융시킨 후, 상기 반도체 칩과 상기 언더필 필름과 상기 회로 기판을 강온시켜, 용융된 상기 범프를 상기 기판 전극과 접촉한 상태로 고화시키는 탑재 공정을 갖는 반도체 장치의 제조 방법이다.
본 발명에 이용된 말레이미드 화합물과 아크릴 모노머는, 가열이나 자외선 조사에 의해 공중합 반응을 진행시켜 공중합체를 형성할 수 있다. 아크릴 폴리머와 공중합체는 폴리머 상용성이 있으며, 장기간 성능 열화가 없는 안정된 언더필재와 언더필 필름을 얻을 수 있다.
말레이미드 화합물과 아크릴 모노머의 공중합체는 내열성이 우수하며, 또, 공중합체와 반도체 칩 사이의 밀착력이나, 공중합체와 회로 기판 사이의 밀착력도 높기 때문에 반도체 칩의 박리가 없다.
본 발명에 의하면, 언더필재는 가열에 의해 유동화하여, 압압력이 작은 실장을 행할 수 있다. 또, 공중합 반응이 기포를 발생시키지 않으므로, 반도체 칩과 회로 기판의 사이에 기포를 포함시키지 않고 반도체 칩을 탑재할 수 있다.
도 1은, 다이싱 필름에 지그와 웨이퍼를 붙인 상태를 설명하기 위한 사시도이다.
도 2는, 웨이퍼 상에 언더필 필름을 붙이는 공정의 일례를 설명하기 위한 사시도이다.
도 3은, 웨이퍼를 다이싱하는 공정의 일례를 설명하기 위한 사시도이다.
도 4는, 반도체 칩을 회로 기판에 탑재하는 공정의 일례를 모식적으로 나타낸 사시도이다.
도 5는, 픽업 공정을 설명하기 위한 사시도이다.
도 6은, 반도체 장치의 사시도이다.
도 7(a)는 조성물을 도포하는 공정을 설명하기 위한 단면도이며, 그 도 (b)는 도포된 조성물층을 건조시키는 공정을 설명하기 위한 단면도이다.
도 8(a)~(d)는 반도체 장치를 제조하는 공정을 설명하기 위한 단면도이다.
도 9(a)~(d)는 탑재 공정을 설명하기 위한 단면도이다.
이하, 본 발명의 실시형태에 대해 상세하게 설명한다.
＜언더필재＞
본 발명의 언더필재는 언더필 필름을 구성하는 재료이며, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 포함하는 주조성물을 함유하고 있다.
［아크릴 폴리머］
아크릴 폴리머는, (메타)아크릴레이트 성분에 유래하는 구성 단위를 포함하는 폴리머이며, 언더필재의 택성이 너무 강해지지 않고, 반도체의 실장 공정에서 작업성을 해칠 우려가 적은 것이 바람직하다. (메타)아크릴레이트 성분으로서는, 예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 부틸(메타)아크릴레이트, 이소부틸(메타)아크릴레이트, tert-부틸(메타)아크릴레이트, 부톡시에틸(메타)아크릴레이트, 이소아밀(메타)아크릴레이트, 헥실(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 헵틸(메타)아크릴레이트, 옥틸헵틸(메타)아크릴레이트, 노닐(메타)아크릴레이트, 데실(메타)아크릴레이트, 운데실(메타)아크릴레이트, 라우릴(메타)아크릴레이트 등을 이용할 수 있다.
아크릴 폴리머는, 상술한 (메타)아크릴레이트 성분 이외에, 상술한 (메타)아크릴레이트 성분과 공중합 가능한 다른 모노머 성분에 대응하는 구성 단위를 더 포함하고 있어도 된다. 다른 모노머 성분으로서는, 예를 들면, 카복실기 함유 모노머(예를 들면, (메타)아크릴산), 에폭시기 함유 모노머(예를 들면, 글리시딜(메타)아크릴레이트), 니트릴기 함유 모노머(예를 들면, 아크릴로니트릴 등)를 이용할 수 있다.
예를 들면, 아크릴 폴리머로서는, 부틸아크릴레이트, 메틸아크릴레이트, 아크릴산, 글리시딜메타크릴레이트 및 아크릴로니트릴에 대응하는 구성 단위를 포함하는 것을 이용할 수 있다.
아크릴 폴리머는, 상술한 (메타)아크릴레이트 성분이나 다른 모노머 성분을 중합함으로써 얻을 수 있다. 중합 방법은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등을 들 수 있다. 아크릴 폴리머의 중합 반응의 종류로서는, 예를 들면, 라디칼 중합, 양이온 중합, 음이온 중합, 리빙 라디칼 중합, 리빙 양이온 중합, 리빙 음이온 중합, 배위 중합 등을 들 수 있다.
아크릴 폴리머의 중량 평균 분자량(Mw)은, 특별히 제한되지 않지만, 예를 들면, 100000 이상 1200000 이하의 범위에 포함되도록 할 수 있으며, 500000 이상 1000000 이하의 범위에 포함되도록 할 수도 있다.
언더필재 중의 아크릴 폴리머와 아크릴 모노머와 말레이미드 화합물을 주조성물이라고 칭하기로 하면, 아크릴 폴리머는, 100질량부의 주조성물 중에, 10질량부 이상 60질량부 이하의 범위로 함유되고, 바람직하게는 10질량부 이상 45질량부 이하의 범위로 함유되며, 더욱 바람직하게는 15질량부 이상 40질량부 이하의 범위로 함유된다. 아크릴 폴리머의 함유량이 10질량부 미만이면, 보이드의 배제가 곤란해지는 경향이 있다. 또, 아크릴 폴리머의 함유량이 60질량부를 초과하면, 저압 실장을 실현하는 것이 곤란한 경향이 있으며, 접속성도 악화되는 경향이 있다.
아크릴 폴리머는, 1종류의 아크릴 폴리머를 단독으로 주조성물에 함유시켜도 되고, 2종류 이상의 아크릴 폴리머를 병용하여 함유시켜도 된다. 아크릴 폴리머를 2종류 이상 병용하는 경우, 언더필재 중의 아크릴 폴리머의 함유량의 합계는, 상술한 범위 내가 바람직하다.
［아크릴 모노머］
아크릴 모노머로서는, 단관능 (메타)아크릴레이트, 2관능 이상의 (메타)아크릴레이트를 이용할 수 있다. 아크릴 모노머로서는, 예를 들면, 이소시아누르산 EO 변성 디아크릴레이트(토아 합성 주식회사제), 이소시아누르산 EO 변성 트리아크릴레이트(토아 합성 주식회사제), 디펜타에리스리톨 및 테트라아크릴레이트(토아 합성 주식회사제), 2-히드록시-3-페녹시프로필아크릴레이트(토아 합성 주식회사제), 9,9-비스[4-(2-아크릴로일옥시에톡시)페닐]플루오렌(신나카무라 화학 공업 주식회사제), 트리시클로데칸디메탄올디아크릴레이트(신나카무라 화학 공업 주식회사제), 에톡시화 비스페놀 A 디아크릴레이트(신나카무라 화학 공업 주식회사제), 플루오렌계 아크릴레이트(예를 들면, 제품명 : 오그솔 EA0200, EA0300, 오사카 가스 케미컬 주식회사제) 등을 들 수 있다. 이들 아크릴 모노머 중에서도, 내열성 등을 고려하면, 고내열성인 플루오렌계 아크릴레이트가 바람직하다.
언더필재 중의 아크릴 모노머는, 100질량부의 주조성물 중에서, 10질량부 이상 60질량부 이하의 범위로 함유되고, 바람직하게는 10질량부 이상 55질량부 이하의 범위로 함유되며, 보다 바람직하게는 10질량부 이상 50질량부 이하의 범위로 함유되도록 할 수 있다. 아크릴 모노머의 함유량이 10질량부 미만이면, 접속성이 악화되는 경향이 있다. 또, 아크릴 모노머의 함유량이 60질량부를 초과하면, 보이드의 배제가 곤란해지는 경향이 있다.
아크릴 모노머는, 1종류의 아크릴 모노머를 단독으로 함유시켜도 되고, 2종류 이상의 아크릴 모노머를 병용하여 함유시켜도 된다. 아크릴 모노머를 2종류 이상 병용하는 경우, 언더필재 중의 아크릴 모노머의 함유량의 합계는, 상술한 범위 내가 바람직하다.
［말레이미드 화합물］
말레이미드 화합물로서는, 예를 들면, 1분자 중에 말레이미드기를 2개 이상 갖는 화합물을 이용할 수 있으며, 비스말레이미드가 바람직하다. 말레이미드 화합물로서는, 예를 들면, 4-메틸-1,3-페닐렌비스말레이미드, 4,4-비스말레이미드디페닐메탄, m-페닐렌비스말레이미드, 비스페놀 A 디페닐에테르비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드 등을 들 수 있다. 이들 중에서도, 방향족 비스말레이미드가 바람직하고, 특히, 언더필 필름의 제조 공정에 있어서의 작업성을 고려하면, 용제 용해성이나 플로우성이 양호한 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드가 바람직하다.
언더필재 중의 말레이미드 화합물은, 100질량부의 주조성물 중에서, 20질량부 이상 70질량부 이하의 범위로 함유되고, 바람직하게는 20질량부 이상 60질량부 이하의 범위로 함유되며, 보다 바람직하게는 20질량부 이상 55질량부 이하의 범위로 함유된다. 말레이미드 화합물의 함유량이 20질량부 미만이면, 저압 실장을 실현하는 것이 곤란한 경향이 있으며, 접속성도 악화되는 경향이 있다. 또, 말레이미드 화합물의 함유량이 70질량부를 초과하면, 저압 실장 및 보이드리스 실장이 곤란해지는 경향이 있다.
언더필재에 이용하는 조성물은, 목적에 따라, 상술한 주조성물을 구성하는 성분 이외의 다른 성분을 더 함유해도 된다. 다른 성분으로서는, 예를 들면, 페놀 화합물, 필러 등을 들 수 있다.
［페놀 화합물］
페놀 화합물은, 상술한 말레이미드 화합물용의 경화제로서 이용할 수 있지만, 페놀을 함유하지 않아도 열경화 반응을 개시시킬 수 있다. 페놀 화합물로서는, 예를 들면, 알릴화 비스페놀을 이용할 수 있으며, 구체적으로는, 2,2'-디알릴 비스페놀 A(제품명 : DABPA), 4,4'-(디메틸메틸렌)비스[2-(2-프로페닐)페놀], 4,4'-메틸렌비스[2-(2-프로페닐)페놀], 4,4'-(디메틸메틸렌)비스[2-(2-프로페닐)-6-메틸페놀］등을 이용할 수 있다. 이들 중에서도, 2,2'-디알릴 비스페놀 A가 바람직하다.
페놀 화합물을 함유시키는 경우의 페놀 화합물의 함유량은, 예를 들면, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물과, 페놀 화합물의 합계 100질량부에 대해 15질량부 이하로 할 수 있다. 페놀 화합물은, 1종류의 페놀 화합물을 단독으로 함유시켜도 되고, 2종류 이상의 페놀 화합물을 병용하여 함유시켜도 된다. 페놀 화합물을 2종류 이상 병용하는 경우, 언더필재 중의 페놀 화합물의 함유량의 합계는, 상술한 범위 내가 바람직하다.
［필러］
필러로서는, 무기 충전제, 유기 충전제, 도전성 입자 등을 이용할 수 있다. 특히, 선팽창률의 저감이나 신뢰성 향상의 관점에서, 무기 충전제(예를 들면 실리카 필러)를 이용하는 것이 바람직하다.
필러를 이용하는 경우, 필러의 함유량은, 예를 들면, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물과, 필러의 합계 100질량부에 대해 30질량부 이하로 할 수 있다. 필러는, 1종류의 필러를 단독으로 함유시켜도 되고, 2종류 이상의 필러를 병용하여 함유시켜도 된다. 필러를 2종류 이상 병용하는 경우, 언더필재 중의 필러의 함유량의 합계는, 상술한 범위 내가 바람직하다.
이상과 같이, 본 실시형태에 따른 언더필재는 주조성물을 함유하며, 100질량부의 주조성물 중에는, 아크릴 폴리머가, 10질량부 이상 60질량부 이하의 범위로 함유되도록 한다. 또한, 언더필재는, 말레이미드 화합물이, 주조성물의 100질량부에 대해, 20질량부 이상 70질량부 이하의 범위로 함유되도록 한다. 아크릴 모노머는, 100질량부의 주조성물 중에서, 10질량부 이상 60질량부 이하의 범위로 함유되도록 할 수 있다.
이러한 언더필재를 이용함으로써, 저압 실장 및 보이드리스 실장을 실현할 수 있으며, 접속성을 양호하게 할 수 있다. 또, 저압 실장의 실현에 의해, 칩의 저휨화나, 실장 시에 땜납이 흘러 버리는 현상을 억제할 수 있다. 또, 칩의 다핀(다범프)화에 대해, 범용 본더의 압압력으로 대응할 수 있다. 또한, 저압 실장 및 보이드리스 실장을 실현하기 위해, 예를 들면, 언더필재를 저탄성률화(저점도화)하는 방법도 생각할 수 있다. 그러나, 이 방법에서는 보이드의 제거성이 악화되는 경향이 있다.
상술한 언더필재는, 예를 들면 언더필재가 막상으로 형성된 언더필 필름으로서 이용할 수 있다. 이러한 언더필 필름의 제조 방법의 일례에 대해 설명한다. 우선, 상술한 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 포함하는 조성물을, 용제에 용해시켜, 언더필재를 제작한다. 용제는, 예를 들면, 톨루엔, 아세트산에틸, 또는 이들의 혼합 용제 등을 이용할 수 있다.
다음에, 제작한 언더필재를 박리 기재 상에 도포한다. 도 7(a)의 부호 22는 박리 기재이며, 도포에 의해 형성된 막상의 언더필재층(18)이 형성되어 있다. 언더필재의 도포는, 예를 들면 코팅 장치를 이용하여 행할 수 있다. 박리 기재(22)는, 예를 들면, 실리콘 등의 박리제를 PET(Poly Ethylene Terephthalate), OPP(Oriented Polypropylene), PMP(Poly-4-methlpentene-1), PTFE(Polytetrafluoroethylene) 등에 도포한 적층 구조로 이루어지며, 조성물의 건조를 방지함과 더불어, 조성물의 형상을 유지한다.
다음에, 박리 기재(22) 상에 도포된 언더필재층(18)을, 열 오븐, 가열 건조 장치 등에 의해 건조시킨다. 이에 따라, 도 7(b)에 나타낸 바와 같이, 박리 기재(22)의 표면에 소정 두께의 언더필 필름(12)이 형성된다.
본 실시형태에 따른 언더필재를 이용한 언더필 필름(12)은, 상온(5℃ 이상 35℃ 이하 : JIS Z 8703)에서 고체이므로, 장치 오염이나 두께의 불균일화 등이 발생하는 것을 억제할 수 있으며, 취급이 용이해짐과 더불어, 접착 신뢰성도 양호하다. 한편, 상술한 특허문헌 2, 3에 기재된 기술에서는, 상온에서 액체의 경화성 수지를 이용하고 있으므로, 장치 오염이나 두께의 불균일화 등이 발생하여, 취급하기 곤란한 경향이 있다. 또, 상술한 특허문헌 2, 3에 기재된 기술에서는, 반도체 소자를 개편화(個片化)하기 위한 다이싱 공정에 있어서, 접착제가 비산·변형되어 버려, 접착 신뢰성이 손상된다.
또, 본 실시형태에 따른 언더필 필름(12)은, 경화 전 상태에서의 인장 파단 강도의 값이 0.01MPa 이상 5.0MPa 이하의 범위에 포함되도록 할 수 있으며, 0.1MPa 이상 3.0MPa 이하의 범위에 포함되도록 할 수도 있으며, 또, 0.3MPa 이상 1.0MPa 이하의 범위에 포함되도록 할 수도 있다. 인장 파단 강도는, 후술하는 필름 파단 강도의 평가 방법으로 측정한 값을 말한다.
＜반도체 장치의 제조 방법＞
다음에, 상술한 언더필 필름(12)을 이용한 반도체 장치의 제조 방법의 일례에 대해 설명한다. 반도체 장치의 제조 방법은, 예를 들면, 웨이퍼 상에 언더필 필름(12)을 붙여, 웨이퍼를 다이싱하여, 반도체 칩을 픽업하여, 반도체 칩을 회로 기판에 탑재하는 것이다.
도 1의 부호 13은, 링형 형상의 틀체인 지그이며, 지그(13)의 이면에는 다이싱 필름(21)이 붙여져 있다. 지그(13)의 링형 형상의 내측에는, 다이싱 필름(21)의 접착면이 노출되어 있다. 지그(13)의 내측의 다이싱 필름(21) 상에는, 지그(13)의 내주보다 소경의 웨이퍼(11)가 붙여져 웨이퍼(11)가 지그(13)에 고정되어 있다. 지그(13)와 웨이퍼(11)는 다이싱 필름(21)에 붙여진 상태로 받침대(20) 상에 배치되어 있다.
도 8(a)는, 다이싱 필름(21)과 웨이퍼(11)의 단면도이며, 웨이퍼(11)에는, 복수의 IC(Integrated Circuit)의 회로부(4)가 형성되어 있고, 각 회로부(4)는, 스크라이브 라인(10)에 의해 구분되어 있다.
회로부(4)의 소정 장소의 표면 상에는, 회로부(4)에 형성된 전기 회로와 전기적으로 접속된 범프(6)가 설치되어 있다. 회로부(4)의 내부의 전자 회로 중, 범프(6)에 접속되는 부분 이외의 개소는, 절연막(5)에 의해 범프(6)와 절연되어 있다. 도 1~도 5에서는, 범프(6)와 스크라이브 라인(10)은 생략되어 있다.
이러한 웨이퍼(11)의 2개의 표면 중, 범프(6)가 형성된 표면에 언더필 필름(12)이 붙여진다.
도 2의 부호 19는, 필름상의 박리 기재(22)와, 박리 기재(22)에 접착된 언더필 필름(12)으로 이루어지는 박리지가 부착된 언더필 필름(23)이 감겨진 롤러이며, 이 롤러(19)로부터 박리지가 부착된 언더필 필름(23)을 풀어, 언더필 필름(12)이 노출된 면을 지그(13)와 웨이퍼(11)에 접촉시켜 압압하여, 언더필 필름(12)을 웨이퍼(11)에 붙인다. 도 8(b)는, 다이싱 필름(21)과 박리지가 부착된 언더필 필름(23)이 붙여진 웨이퍼(11)의 단면도이다.
또한, 다이싱 필름(21)을 대신하여 웨이퍼(11)의 이면에 언더필 필름(12)을 접착시켜, 언더필 필름(12)을, 웨이퍼(11)의 다이싱 시에 웨이퍼(11)를 보호·고정하고, 픽업 시에 유지하는 다이싱 필름으로서 기능시킬 수도 있다.
도 8(c)는, 웨이퍼(11)에 붙인 박리지가 부착된 언더필 필름(23)을 절단하여 롤(19)로부터 분리시킨 후, 웨이퍼(11)에 붙인 박리지가 부착된 언더필 필름(23)으로부터 박리 기재(22)를 제거한 상태가 나타나 있으며, 언더필 필름(12)이 붙여진 웨이퍼(11)는, 다이싱 필름(21)에 붙여진 상태로 다이싱 장치의 받침대(33) 상으로 이동되고 있다.
다음에, 도 3은, 웨이퍼(11)를 분할하기 위한 다이싱 공정의 일례를 설명하기 위한 사시도이며, 절단 기구(25)에 설치된 원반상의 블레이드(14)를 회전시키면서 언더필 필름(12)의 표면에 접촉시켜, 압압하여 언더필 필름(12)을 절단하면서 블레이드(14)를 강하시켜, 웨이퍼(11)의 스크라이브 라인(10)에 접촉시킨다. 그 상태로부터 추가로 블레이드(14)를 압압하여, 웨이퍼(11)를 언더필 필름(12)과 함께 절단하면서 블레이드(14)를 강하시킨다. 블레이드(14)의 강하는, 웨이퍼(11)를 관통하면 다이싱 필름(21)이 절단되기 전에 정지되며, 웨이퍼(11)의 스크라이브 라인(10)이 형성된 직선상의 장소를, 다이싱 필름(21)과 평행한 상태로 스크라이브 라인(10)을 따라 이동하여 웨이퍼(11)를 절단한다. 부호 26a, 26b는, 웨이퍼(11)의 절단에 의해 형성된 절단면이다.
이러한 블레이드(14)에 의한 절단에 의해, 도 4에 나타낸 바와 같이, 복수의 평행한 절단면(26a)과, 그 절단면(26a)과 직각으로 교차하는 복수의 절단면(26b)이 형성되면, 웨이퍼(11)는, 복수의 반도체 칩(15)으로 분할된다. 반도체 칩(15)은, 4개의 절단면(26a, 26b)에 의해 둘러싸여 있으며, 각각 직각사변형 형상의 반도체 칩(15)으로 되어 있다. 도 8(d)은 웨이퍼(11)가 반도체 칩(15)으로 분할된 상태의 단면도이다.
언더필 필름(12)은 웨이퍼(11)와 함께 절단되어 있으며, 반도체 칩(15)의 표면에는 절단된 언더필 필름(12)이 붙여져 있다. 각 반도체 칩(15)의 이면은 절단되어 있지 않은 상태의 다이싱 필름(21)에 붙여져 있다.
도 5는, 그러한 반도체 칩(15)의 픽업 공정을 설명하기 위한 사시도이다. 픽업 장치(27)의 하단에 설치된 흡착 패드(28)를, 절단된 1개의 반도체 칩(15) 상의 언더필 필름(12)과 접촉시켜, 언더필 필름(12)을 흡착하여, 다이싱 필름(21)의 바닥면 하에 배치된 핀을 상승시키면 핀의 상단이 다이싱 필름(21)을 관통하여 칩(15)의 바닥면과 접촉하여, 핀에 반도체 칩(15)을 위쪽으로 압압시킴과 더불어, 픽업 장치(27)를 위쪽으로 이동시키면 흡착 패드(28)에 흡착된 반도체 칩(15)이 다이싱 필름(21)으로부터 박리되어 위쪽으로 이동된다.
부호 24는, 위쪽으로 이동된 반도체 칩(15)에 의해 형성된 공동이며, 바닥면에는 다이싱 필름(21)이 노출되고, 측면에는 다이싱 필름(21) 상에 위치하는 반도체 칩(15)의 절단면과 언더필 필름(12)의 절단면이 노출되어 있다.
다음에, 반도체 칩(15) 표면의 언더필 필름(12)을, 반도체 칩(15)이 탑재되는 회로 기판의 표면과 대면시켜, 언더필 필름(12)을 회로 기판과 접촉시킨다.
도 9(a)의 부호 16은 반도체 칩(15)이 탑재되는 회로 기판이며, 회로 기판(16)은 기판 본체(35)와 기판 본체(35)의 표면에 설치된 금속 배선(29)을 갖고 있다. 금속 배선(29)의 일부는, 범프(6)와 전기적으로 접속되는 기판 전극(7)으로 되어 있다.
기판 전극(7)은, 범프(6)가 배치된 패턴에 대응한 위치에 배치되어 있으며, 반도체 칩(15)은, 범프(6)가 언더필 필름(12)을 통해 기판 전극(7)과 대면하도록 위치 맞춤된 후, 언더필 필름(12)과 회로 기판(16)이 접촉되어 있다. 언더필 필름(12)은, 그 일부가 기판 본체(35)와 접촉되고, 다른 일부가 금속 배선(29)에 접촉되어 있다.
이 때, 범프(6)와 기판 전극(7)의 사이에는 언더필 필름(12)이 위치하고 있으며, 범프(6)와 기판 전극(7)은 비접촉 상태에 있다.
다음에, 범프(6)와 기판 전극(7)을 접촉시키는 가고정 공정을 설명하면, 도 9(b)의 부호 32는, 다이본더 장치가 갖는 가열편(32)이며, 가열편(32)은 가열용 전원에 의해 통전되어, 발열하도록 구성되어 있다. 통전에 의해 발열하여, 승온된 가열편(32)을 반도체 칩(15)의 이면에 접촉시켜, 압압하면 반도체 칩(15)이 가열되어, 승온되고, 반도체 칩(15)에 접촉하고 있는 언더필 필름(12)이 가열되어, 승온된다.
언더필 필름(12)에 함유되는 아크릴 폴리머는 승온되면 연화하는 성질을 갖고 있으며, 승온된 언더필 필름(12)의 점도는, 승온 전의 점도보다 작아진다.
언더필 필름(12)의 점도가 작아지면, 가열편(32)이 반도체 칩(15)을 압압하는 압압력(「압압력」은 압압하는 힘이며 「하중」이라고도 한다)에 의해, 반도체 칩(15)과 기판 전극(7) 사이의 언더필 필름(12)이, 반도체 칩(15)과 기판 전극(7)과의 사이로부터 반도체 칩(15)의 외측으로 밀려나와, 그 결과, 반도체 칩(15)과 회로 기판(16) 사이의 거리가 작아져, 범프(6)가 기판 전극(7)에 접촉한다.
가열편(32)에 의해 반도체 칩(15)을 가열할 때에는, 범프(6)는, 범프(6)가 용융되는 온도보다 저온으로 승온되고 있으며, 따라서 범프(6)는 용융되지 않는다.
언더필 필름(12)은, 주조성물 중의 모노머가 경화 반응을 발생시키는 온도보다 낮은 온도로 승온되고 있지만, 언더필 필름(12)의 표면에는 접착력이 발현되고 있어, 반도체 칩(15)은, 언더필 필름(12)의 접착력에 의해 회로 기판(16)의 표면에 붙여진다.
언더필 필름(12)의 연화에 의한 부착을 가고정 공정이라고 칭하면, 가고정 공정의 온도는 예를 들면 60℃ 이상 150℃ 이하의 온도 범위이다. 또, 반도체 칩(15)과 회로 기판(16)의 사이에 인가하는 압압력의 조건은 인가하는 압압력의 값을, 예를 들면 90N 이하로 할 수 있고, 70N 이하로 할 수도 있으며, 40N 이하로 할 수도 있다.
또, 가고정을 위해서는 가열 본더에 의한 가열을 하면서 압압력을 인가하는 시간 조건은, 예를 들면, 1초 이상 120초 이하의 시간 범위로 할 수 있다. 이에 따라, 가열 본더가 가열·압력을 인가하는 가고정 공정의 사이에 범프(6)가 용융되지 않고 기판 전극(7)과 접하고 있는 상태로 할 수 있으며, 또한, 언더필 필름(12)이 경화되어 있지 않은 상태로 할 수 있다. 도 9(c)는 가고정된 상태를 나타내고 있다.
가고정 공정에서는, 낮은 온도로 반도체 칩(15)을 회로 기판(16)에 가고정하므로, 반도체 칩(15)을 회로 기판(16)에 접착할 때의 보이드의 발생을 억제하여, 반도체 칩(15)에 대한 데미지를 저감할 수 있다.
가고정 공정 후에는 반도체 칩(15)을 회로 기판(16)에 본고정하는 탑재 공정을 행한다. 범프(6)는 저온에서 용융되는 금속으로 구성되어 있으며, 탑재 공정에서는, 예를 들면 언더필 필름(12)에 의해 가고정된 반도체 칩(15)과 회로 기판(16)을 승온된 리플로우 노(furnace)의 내부에 반입하여, 리플로우 노에 의해 반도체 칩(15)과 언더필 필름(12)과 회로 기판(16)을 가열하여 가고정에서 승온된 온도보다 높은 온도로 승온시켜, 범프(6)를 용융시킨다. 용융된 범프(6)는 기판 전극(7)과 접촉되어 있으며, 접촉한 상태로 리플로우 노에서 빼내어, 강온시키면 범프(6)는, 기판 전극(7)과의 사이에 금속 결합을 형성한 상태로 고화된다. 리플로우 노 중에서는, 승온된 언더필 필름(12)의 조성물은 화학 반응하여, 언더필 필름(12)이 경화하여, 가열된 회로 기판(16)과 반도체 칩(15)이 냉각되면, 반도체 칩(15)이 회로 기판(16)에 고정됨과 더불어, 반도체 칩(15)과 회로 기판(16)이 전기적으로 접속된 반도체 장치가 얻어진다. 도 9(d)의 부호 9는 반도체 장치를 나타내고 있으며, 부호 24는 경화된 언더필 필름을 나타내고 있다. 도 6은 반도체 장치(9)의 사시도이다.
탑재 공정의 가열 온도 조건은, 땜납 등의 범프에 이용된 금속의 종류에도 의하지만, 예를 들면, 200℃ 이상 280℃ 이하의 온도 범위로 범프(6)를 승온시켜 본고정할 수 있다. 또, 가열 시간의 조건은, 예를 들면, 5초 이상 500초 이하의 시간 범위로 할 수 있다. 범프(6)와 기판 전극(7) 사이의 금속 결합에 의해, 범프(6)와 기판 전극(7)이 전기적, 기계적으로 접속됨과 더불어, 반도체 칩(15)과 회로 기판(16)을 접착한 상태로 언더필 필름(12)이 경화됨으로써, 반도체 칩(15)을 회로 기판(16)에 고정시킴과 더불어 전기적으로 접속시키는 본고정을 행한다.
이와 같이 본 실시형태에 따른 반도체 장치(9)의 제조 방법은, 상술한 언더필 필름(12)을 통해, 범프(6)를 갖는 반도체 칩(15)을 회로 기판(16) 상에 가고정하는 가고정 공정과, 반도체 칩(15)을 회로 기판(16)에 본고정하는 탑재 공정을 갖는다. 가고정 공정과 탑재 공정의 2개의 공정에 의해 반도체 칩(15)을 회로 기판(16)에 탑재하므로, 반도체 칩(15)을 비교적 저압압력(예를 들면 90N 이하)으로 탑재할 수 있다. 즉 저압 실장을 실현할 수 있으므로, 반도체 칩(15)에 대한 데미지를 저감할 수 있다.
[실시예]
이하, 본 발명의 실시예에 대해 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
［평가］
본 발명의 언더필재는 언더필 필름을 구성하는 조성물이며, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 함유한다.
본 발명의 실시예의 언더필재의 조성과 평가 결과를 하기 표 1에 기재하며, 비교예의 언더필재의 조성과 평가 결과를 하기 표 2에 기재한다.
［필름 파단 강도］
표 1, 2의 조성으로 제작된 언더필 필름(두께 40μm)을 1cm×3cm의 크기로 절단하여, 인장·압축 시험기(텐실론)로 인장 속도 300mm/min로 언더필 필름을 잡아당겨, 언더필 필름이 파단되었을 때의 하중을 계측하여, 하중/단면적을 파단 강도로서 측정하였다. 실용상, 파단 강도의 값이 0.01MPa 이상 5.0MPa 이하의 범위인 것이 바람직하고, 파단 강도가 이 범위 내인 경우를 합격이라고 평가하고, 그 이외를 불합격이라고 평가하였다.
［실장 압압력］
실장 개시로부터 종료까지의 사이에 있어서의, 플립칩 본더의 최대의 압압력(범프수 20000)을, 가고정하는 압압력으로 하였다. 실용상, 가고정하는 압압력은 90N 이하가 바람직하고, 40N 이하가 보다 바람직하다.
［보이드］
초음파 영상 장치(SAT : Scanning Acoustic Tomography)를 이용하여 비파괴에서 보이드의 유무를 평가하였다. 구체적으로는, 260℃의 가열 온도, 표 1, 2에 기재한 압압력으로 반도체 칩을 테스트용의 기판 전극(TEG : Test Element Group)에 가고정한 후, 200℃로 승온시킨 오븐 큐어에 의해 4시간 가열한 후 강온시켜 본고정하여, 샘플을 작성하여, 초음파 영상 장치에 의해 촬영한 초음파 화상을 관찰하였다. 화상을 관찰한 결과, 화상 중에 백색이 없다고 판단한 샘플을 합격이라고 평가하고, 백색이 관찰된 샘플을 불합격이라고 평가하였다. 하기 표 1, 2의 「보이드리스/SAT 화상」의 란에는, 평가 결과가 합격인 경우를 「OK」라고 기재하고, 불합격인 경우를 「NG」라고 기재하였다.
［접속성(도통)］
테스트용의 기판 전극에는, 반도체 칩의 범프의 전기적 접속을 확인할 수 있는 데이지 체인의 배선 패턴이 TEG로서 형성되어 있으며, 반도체 칩을 TEG에 탑재하여, 범프의 접속 상태의 확인을 행하였다. 모든 도통 경로의 접속을 확인할 수 있었던 경우를 합격이라고 평가하고, 1개소라도 접속할 수 없는 경우를 불합격이라고 평가하였다. 표 1, 2의 「접속성(도통)」의 란에는, 평가 결과가 합격인 경우에 「OK」라고 기재하고, 불합격인 경우에 「NG」라고 기재하였다.
［판정］
종합 판정을 이하의 기준으로 행하였다.
A : 상술한 필름 파단 강도, 보이드, 접속성의 평가 결과가 합격이며, 또한, 압압력이 40N 이하.
B : 상술한 필름 파단 강도, 보이드, 접속성의 평가 결과가 합격이며, 또한, 압압력이 40N보다 크고 90N 이하.
C : 상술한 필름 파단 강도, 보이드, 접속성의 평가 결과 중 적어도 1개가 불합격이거나, 또는, 압압력이 90N보다 크다.
＜실시예 1＞
［조성물의 조제］
아크릴 폴리머(Mw=1000000)와, 아크릴 모노머(제품명 : 오그솔 EA0200, 오사카 가스 케미컬 주식회사제)와, 말레이미드 화합물(제품명 : BMI5100, 다이와 화성 공업 주식회사제)과, 비스페놀(제품명 : DABPA, 다이와 화성 공업 주식회사제)과, 필러(실리카 필러, 제품명 : MEK-AC-2140Z, 닛산 화학 공업 주식회사제)와, 메틸에틸케톤을, 표 1에 나타내는 질량부(또는 함유량 wt%)가 되도록 칭량하여, 이 조성물을 상온의 볼밀로 12시간 이상 24시간 이하의 시간 범위에서 혼합·분산하여, 균일하게 용해 혼합된 조성물을 얻었다.
［언더필 필름의 제작］
얻어진 조성물을, 소정의 시트 두께가 되도록 갭 조정된 콤마 코터(등록 상표)로 박리 기재에 도포하여, 연속적으로 70℃의 오븐에서 건조시켜 언더필 필름을 제작하였다. 건조 시간은, 약 3분 이상 5분 이하의 시간 범위로 하고, 제작한 언더필 필름의 용제 잔분이 2wt% 이하가 되도록 건조 시간을 조정하였다.
［실장 공정］
제작한 언더필 필름을 웨이퍼에 접착하기 위해, 다이어프램식 라미네이터(주식회사 메이키 제작소)를 이용하여, 60초간 진공에서 가온(60℃) 접합을 행하여, 언더필 필름이 부착된 웨이퍼를 제작하였다.
언더필 필름이 부착된 웨이퍼를, 웨이퍼 다이싱 장치(주식회사 디스코제)를 사용하여, 각 칩 사이즈로 다이싱하여, 언더필 필름이 부착된 칩을 제작하였다.
언더필 필름이 부착된 칩에 대해, 플립칩 본더(파나소닉 주식회사제)로 회로 기판에 대해 얼라인먼트 조정을 실시한 후, 소정의 장소에 본딩, 실장하여, 땜납 접합시켰다.
＜실시예 2~8, 비교예 1~9＞
표 1, 2에 나타낸 함유량으로 조성물을 조제한 것 이외는, 표 1, 2에 기재한 조건에 따라, 실시예 1과 동일한 제조 공정으로, 실시예 2~8, 비교예 1~9의 언더필 필름을 제작하였다. 또한, 하기 표 중, 아크릴 폴리머, 아크릴 모노머 및 말레이미드 화합물의 란의 상단에 기재한 수치(예를 들면 실시예 1의 아크릴 폴리머에서는 100)와, 필러 및 페놀 화합물의 란에 기재한 수치는, 각 성분의 배합량(질량부)을 나타낸다. 또, 하기 표 1, 2 중, 아크릴 폴리머, 아크릴 모노머 및 말레이미드 화합물의 란의 하단에 기재한 수치(예를 들면 실시예 1의 아크릴 폴리머에서는 30.3wt%)는, 언더필재 중의, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물을 합계한 질량부의 값에 대한 각 성분의 질량부의 값인 함유량(wt%)을 나타낸다.
[표 1]
Figure 112019110581189-pct00001
[표 2]
Figure 112019110581189-pct00002
비교예 1~9는, 100질량부의 주조성물 중에, 아크릴 폴리머가 10질량부 이상 60질량부 이하의 범위로 함유시키는 조건과, 100질량부의 주조성물 중에, 말레이미드 화합물이 20질량부 이상 70질량부 이하의 범위로 함유시키는 조건 중, 적어도 어느 하나의 조건을 만족하지 않는 언더필재를 이용하였으므로, 저압 실장이나 보이드리스 실장을 실현할 수 없었다.
한편, 실시예 1~8은 100질량부의 주조성물 중에 아크릴 폴리머가 10질량부 이상 60질량부 이하의 범위로 함유되고, 또한, 100질량부의 주조성물 중에 말레이미드 화합물이 20질량부 이상 70질량부 이하의 범위로 함유된 언더필재를 이용하였으므로, 저압 실장 및 보이드리스 실장을 실현할 수 있었다.
6: 범프 7: 기판 전극
9: 반도체 장치 11: 웨이퍼
12: 언더필 필름 13: 지그
15: 반도체 칩 16: 회로 기판

Claims (17)

  1. 반도체 칩과 회로 기판의 사이에 배치되고, 경화되면 상기 반도체 칩을 상기 회로 기판에 고정하는 미경화 언더필재로서,
    아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물과,
    상기 말레이미드 화합물을 경화시키는 알릴화 비스페놀 화합물을 포함하고,
    상기 아크릴 폴리머는, 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되며,
    상기 말레이미드 화합물은, 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위로 함유되고,
    상기 아크릴 모노머는, 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되고,
    상기 알릴화 비스페놀 화합물은, 상기 주조성물의 질량부와 상기 알릴화 비스페놀 화합물의 질량부를 합계한 100질량부 중에, 2.1질량부 이상 15질량부 이하의 범위로 함유된, 언더필재.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 주조성물 중의 상기 아크릴 폴리머는, 중량 평균 분자량(Mw)이, 100000 이상 1200000 이하의 범위인, 언더필재.
  4. 청구항 1에 있어서,
    상기 아크릴 모노머는 플루오렌계 아크릴레이트를 포함하는, 언더필재.
  5. 청구항 1에 있어서,
    상기 말레이미드 화합물은, 1분자 중에 말레이미드기를 2개 이상 포함하는, 언더필재.
  6. 청구항 1에 있어서,
    상기 말레이미드 화합물은 비스말레이미드인, 언더필재.
  7. 삭제
  8. 반도체 칩과 회로 기판의 사이에 배치되고, 경화되면 상기 반도체 칩을 상기 회로 기판에 고정하는 미경화 언더필 필름으로서,
    아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물과,
    상기 말레이미드 화합물을 경화시키는 알릴화 비스페놀 화합물을 함유하고,
    상기 아크릴 폴리머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위가 되며,
    상기 말레이미드 화합물은 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위가 되고,
    상기 아크릴 모노머는 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되고,
    상기 알릴화 비스페놀 화합물은, 상기 주조성물의 질량부와 상기 알릴화 비스페놀 화합물의 질량부를 합계한 100질량부 중에, 2.1질량부 이상 15질량부 이하의 범위로 함유된, 언더필 필름.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 주조성물 중의 상기 아크릴 폴리머는, 중량 평균 분자량(Mw)이 100000 이상 1200000 이하의 범위인, 언더필 필름.
  11. 청구항 8에 있어서,
    상기 아크릴 모노머는 플루오렌계 아크릴레이트를 포함하는, 언더필 필름.
  12. 청구항 8에 있어서,
    상기 말레이미드 화합물은, 1분자 중에 말레이미드기를 2개 이상 포함하는, 언더필 필름.
  13. 청구항 8에 있어서,
    상기 말레이미드 화합물은 비스말레이미드인, 언더필 필름.
  14. 삭제
  15. 청구항 8에 있어서,
    인장 파단 강도의 값이 0.01MPa 이상 5.0MPa 이하의 범위에 포함되는, 언더필 필름.
  16. 반도체 칩의 범프가 설치된 표면과 회로 기판의 표면의 사이에 언더필 필름을 배치하고, 상기 언더필 필름에 의해 상기 반도체 칩과 상기 회로 기판을 접착시켜 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,
    상기 언더필 필름은, 아크릴 폴리머와, 아크릴 모노머와, 말레이미드 화합물로 이루어지는 주조성물과, 상기 말레이미드 화합물을 경화시키는 알릴화 비스페놀 화합물을 함유하고,
    상기 아크릴 폴리머는, 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되며,
    상기 말레이미드 화합물은, 상기 주조성물의 100질량부 중에 20질량부 이상 70질량부 이하의 범위로 함유되고,
    상기 아크릴 모노머는, 상기 주조성물의 100질량부 중에 10질량부 이상 60질량부 이하의 범위로 함유되고,
    상기 알릴화 비스페놀 화합물은, 상기 주조성물의 질량부와 상기 알릴화 비스페놀 화합물의 질량부를 합계한 100질량부 중에, 2.1질량부 이상 15질량부 이하의 범위로 함유된, 반도체 장치의 제조 방법.
  17. 청구항 16에 있어서,
    상기 반도체 칩과 상기 회로 기판의 사이에 상기 언더필 필름이 배치된 상태로 상기 반도체 칩을 가열하면서 상기 회로 기판에 압압(押壓)하여, 상기 반도체 칩과 상기 회로 기판의 사이에 위치하는 상기 언더필 필름의 일부를 상기 반도체 칩과 상기 회로 기판의 사이로부터 밀어내어, 상기 반도체 칩의 범프를 상기 회로 기판의 기판 전극에 접촉시키는 가고정 공정과,
    상기 가고정 공정에서 승온된 온도보다 높은 온도로 상기 반도체 칩과 상기 회로 기판과 상기 언더필 필름을 승온시켜, 상기 범프를 용융시킨 후, 상기 반도체 칩과 상기 언더필 필름과 상기 회로 기판을 강온시켜, 용융된 상기 범프를 상기 기판 전극과 접촉한 상태로 고화시키는 탑재 공정을 갖는, 반도체 장치의 제조 방법.
KR1020197032035A 2017-05-16 2018-05-16 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법 KR102325868B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-097537 2017-05-16
JP2017097537 2017-05-16
PCT/JP2018/018864 WO2018212215A1 (ja) 2017-05-16 2018-05-16 アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190133746A KR20190133746A (ko) 2019-12-03
KR102325868B1 true KR102325868B1 (ko) 2021-11-12

Family

ID=64274440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032035A KR102325868B1 (ko) 2017-05-16 2018-05-16 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US11084941B2 (ko)
JP (1) JP7154037B2 (ko)
KR (1) KR102325868B1 (ko)
CN (1) CN110582841B (ko)
WO (1) WO2018212215A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031543A (ko) 2019-06-28 2022-03-11 미츠비시 가스 가가쿠 가부시키가이샤 수지 조성물, 수지 시트, 적층체, 수지 조성물층 부착 반도체 웨이퍼, 수지 조성물층 부착 반도체 탑재용 기판, 및 반도체 장치
CN112969307B (zh) * 2021-02-01 2024-02-09 深圳瑞君新材料技术有限公司 一种碳基填充材料的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617725B2 (ja) * 1995-06-06 2005-02-09 株式会社東芝 樹脂組成物および樹脂封止型半導体装置
JP3528639B2 (ja) * 1998-11-24 2004-05-17 日立化成工業株式会社 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
US7160946B2 (en) 2004-04-01 2007-01-09 National Starch And Chemical Investment Holding Corporation Method to improve high temperature cohesive strength with adhesive having multi-phase system
WO2006129630A1 (ja) 2005-05-31 2006-12-07 Sumitomo Bakelite Co., Ltd. プリアプライド用封止樹脂組成物、それを用いた半導体装置及びその製造方法
JP4852893B2 (ja) 2005-05-31 2012-01-11 住友ベークライト株式会社 プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
KR20080013472A (ko) * 2006-08-09 2008-02-13 히다치 가세고교 가부시끼가이샤 뱀프 부착 반도체 칩과 기판의 접속방법
JP2008251836A (ja) * 2007-03-30 2008-10-16 Sumitomo Bakelite Co Ltd 半導体装置
JP2008274210A (ja) * 2007-03-30 2008-11-13 Hitachi Chem Co Ltd 回路基板用接着フィルム、それを用いた回路基板及び半導体チップ搭載用基板並びに半導体パッケージ
WO2013035205A1 (ja) * 2011-09-09 2013-03-14 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン アンダーフィル用組成物
KR101924049B1 (ko) 2011-11-02 2018-12-03 헨켈 아이피 앤드 홀딩 게엠베하 전자 부품용 접착제
JP6340762B2 (ja) * 2013-07-31 2018-06-13 日立化成株式会社 アンダーフィル材を用いた電子部品装置の製造方法、アンダーフィル材、及び電子部品装置
JP6129696B2 (ja) * 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
CN106471077B (zh) * 2014-08-29 2020-02-28 古河电气工业株式会社 粘接膜和使用了粘接膜的半导体封装体
JP6438790B2 (ja) 2015-02-06 2018-12-19 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JP2016178104A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 アンダーフィル材、電子部品装置の製造方法及び電子部品装置
WO2016152271A1 (ja) * 2015-03-25 2016-09-29 日東電工株式会社 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置
JP6514564B2 (ja) * 2015-03-25 2019-05-15 日東電工株式会社 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
JP2018195823A (ja) 2018-12-06
KR20190133746A (ko) 2019-12-03
JP7154037B2 (ja) 2022-10-17
US11084941B2 (en) 2021-08-10
WO2018212215A1 (ja) 2018-11-22
US20200109292A1 (en) 2020-04-09
CN110582841B (zh) 2023-08-22
CN110582841A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
TWI463575B (zh) Manufacturing method of semiconductor device
KR102064584B1 (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
KR101712046B1 (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
JP2014060241A (ja) 半導体装置の製造方法
JP2022009940A (ja) 電子部品装置の製造方法及び電子部品装置
JP2005307169A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR102325868B1 (ko) 언더필재, 언더필 필름, 및 이를 이용한 반도체 장치의 제조 방법
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR20160045628A (ko) 반도체용 접착제
US8545663B2 (en) Process for manufacturing semiconductor devices
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2006352166A (ja) マルチチップ実装法
JP2008098608A (ja) 半導体装置の製造方法
JP2012097281A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP2021093412A (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
WO2023062671A1 (ja) 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
TW202348713A (zh) 緩衝片、電子零件的構裝方法及電子零件裝置的製造方法
JP2016072400A (ja) 半導体装置の製造方法
TW202349521A (zh) 電路連接結構體的製造方法及電路連接裝置
JP4254849B2 (ja) マルチチップ実装法
JP2013214619A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant