JP2018195823A - アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法 - Google Patents

アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2018195823A
JP2018195823A JP2018094387A JP2018094387A JP2018195823A JP 2018195823 A JP2018195823 A JP 2018195823A JP 2018094387 A JP2018094387 A JP 2018094387A JP 2018094387 A JP2018094387 A JP 2018094387A JP 2018195823 A JP2018195823 A JP 2018195823A
Authority
JP
Japan
Prior art keywords
mass
parts
underfill
semiconductor chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018094387A
Other languages
English (en)
Other versions
JP7154037B2 (ja
Inventor
大助 本村
Daisuke Motomura
大助 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of JP2018195823A publication Critical patent/JP2018195823A/ja
Application granted granted Critical
Publication of JP7154037B2 publication Critical patent/JP7154037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C09D133/04—Homopolymers or copolymers of esters
    • C09D133/14—Homopolymers or copolymers of esters of esters containing halogen, nitrogen, sulfur or oxygen atoms in addition to the carboxy oxygen
    • C09D133/16—Homopolymers or copolymers of esters containing halogen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • C09D4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09D159/00 - C09D187/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】低圧実装及びボイドレス実装を実現できるアンダーフィル材、及びこれを用いた半導体装置の製造方法を提供する。【解決手段】アンダーフィル材は、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とを含む主組成物から成り、アクリルポリマーは１００質量部の主組成物の中に１０質量部以上６０質量部以下の範囲で含有されており、マレイミド化合物は１００質量部の主組成物の中で２０質量部以上７０質量部以下の範囲で含有されている。低圧実装及びボイドレス実装を実現することができる。【選択図】図１

Description

本発明は、アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法に関する。
近年、半導体チップの実装方法において、工程短縮を目的に、半導体ＩＣ(lntegrated Circuit)の電極上にアンダーフィルフィルムを貼り付ける「先供給型アンダーフィルフィルム（ＰＵＦ:Pre-applied Underfill Film）」の使用が検討されている。この先供給型アンダーフィルフィルムを使用した実装方法は、例えば、以下のように行われる(特許文献１参照)。
工程Ａ：ウエハにアンダーフィルフィルムを貼り付け、ウエハをダイシングして半導体チップを得る。
工程Ｂ：アンダーフィルフィルムが貼り合わされた状態で、半導体チップを位置合わせして回路基板上に配置する。
工程Ｃ：半導体チップを熱圧着し、ハンダバンプの金属結合による導通確保、及びアンダーフィルフィルムの硬化による接着を行う。
半導体チップの実装方法において、ハンダバンプを接合する接着剤としては、例えばエポキシ樹脂を用いた熱硬化接着剤が提案されている（特許文献２参照）。また、低吸湿性、良好な硬化性、及び長期の可使時間（pot life）の観点から、ビスマレイミド類などの硬化性樹脂の検討もされている（特許文献３参照）。
アンダーフィル技術については、近年では、低圧実装及びボイドレス実装が実現できるアンダーフィルフィルムが得られるアンダーフィル材が求められている。
特開２００５−０２８７３４号公報 特開２００６−３３５８１７号公報 特開２０１４−１６９４５０号公報
本技術は、このような従来の実情に鑑みて創作されたものであり、低圧実装及びボイドレス実装を行うことができるできるアンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法を提供する。
本発明の発明者等は、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とを主組成物として含有するアンダーフィル材中の、アクリルポリマーとマレイミド化合物の含有量を特定範囲とすることにより、上記課題を解決できることを見出した。
本発明は、半導体チップと回路基板との間に配置され、硬化すると前記半導体チップを前記回路基板に固定する未硬化のアンダーフィル材であって、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含み、上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有され、上記マレイミド化合物は、上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲で含有されたアンダーフィル材である。
本発明は、上記アクリルモノマーは、上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有されたアンダーフィル材である。
本発明は、上記主組成物中の上記アクリルポリマーは、重量平均分子量Ｍｗが、１０００００以上１２０００００以下の範囲であるアンダーフィル材である。
本発明は、上記アクリルモノマーは、フルオレン系アクリレートを含むアンダーフィル材である。
本発明は、上記マレイミド化合物は、１分子中にマレイミド基を２つ以上含むアンダーフィル材である。
本発明は、上記マレイミド化合物は、ビスマレイミドであるアンダーフィル材である。
本発明は、フェノール化合物をさらに含むアンダーフィル材である。
本発明は、半導体チップと回路基板との間に配置され、硬化すると前記半導体チップを前記回路基板に固定する未硬化のアンダーフィルフィルムであって、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含有し、上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲にされ、上記マレイミド化合物は上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲にされたアンダーフィルフィルムである。
本発明は、上記アクリルモノマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有されたアンダーフィルフィルムである。
本発明は、上記主組成物中の上記アクリルポリマーは、重量平均分子量Ｍｗが１０００００以上１２０００００以下の範囲であるアンダーフィルフィルムである。
本発明は、上記アクリルモノマーは、フルオレン系アクリレートを含むアンダーフィルフィルムである。
本発明は、上記マレイミド化合物は、１分子中にマレイミド基を２つ以上含むアンダーフィルフィルムである。
本発明は、上記マレイミド化合物は、ビスマレイミドであるアンダーフィルフィルムである。
本発明は、フェノール化合物をさらに含むアンダーフィルフィルムである。
本発明は、引張破断強度の値が０．０１ＭＰａ以上５．０ＭＰａ以下の範囲に含まれるアンダーフィルフィルムである。
本発明は、半導体チップのバンプが設けられた表面と回路基板の表面との間にアンダーフィルフィルムを配置して、前記アンダーフィルフィルムによって前記半導体チップと前記回路基板とを接着させて半導体装置を製造する半導体装置の製造方法であって、上記アンダーフィルフィルムは、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含有し、上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有され、上記マレイミド化合物は、上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲で含有された半導体装置の製造方法である。
本発明は、上記半導体チップと上記回路基板との間に上記アンダーフィルフィルムが配置された状態で上記半導体チップを加熱しながら上記回路基板に押圧し、上記半導体チップと上記回路基板との間に位置する上記アンダーフィルフィルムの一部を上記半導体チップと上記回路基板との間から押し出し、上記半導体チップのバンプを上記回路基板の基板電極に接触させる仮固定工程と、上記仮固定工程で昇温した温度よりも高い温度に上記半導体チップと上記回路基板と上記アンダーフィルフィルムとを昇温させ、上記バンプを溶融させた後、上記半導体チップと上記アンダーフィルフィルムと上記回路基板とを降温させ、溶融された上記バンプを上記基板電極と接触した状態で固化させる搭載工程と、を有する半導体装置の製造方法である。
本発明に用いられたマレイミド化合物とアクリルモノマーとは、加熱や紫外線照射によって共重合反応を進行させて共重合体を形成することができる。アクリルポリマーと共重合体とはポリマー相溶性があり、長期間性能劣化の無い安定したアンダーフィル材とアンダーフィルフィルムを得ることができる。
マレイミド化合物とアクリルモノマーとの共重合体は耐熱性に優れ、また、共重合体と半導体チップとの間の密着力や、共重合体と回路基板との間の密着力も高いので半導体チップの剥離が無い。
本発明によれば、アンダーフィル材は加熱によって流動化し、押圧力が小さい実装を行うことができる。また、共重合反応が気泡を発生させないので、半導体チップと回路基板の間に気泡を含ませずに半導体チップを搭載することができる。
図１はダイシングフィルムに治具とウエハを貼付した状態を説明するための斜視図である。 図２はウエハ上にアンダーフィルフィルムを貼り付ける工程の一例を説明するための斜視図である。 図３はウエハをダイシングする工程の一例を説明するための斜視図である。 図４は半導体チップを回路基板に搭載する工程の一例を模式的に示す斜視図である。 図５はピックアップ工程を説明するための斜視図である。 図６は半導体装置の斜視図である。 図７(ａ)は組成物を塗布する工程を説明するための断面図であり、同図(ｂ)は塗布された組成物層を乾燥させる工程を説明するための断面図である。 図８(ａ)〜(ｄ)は半導体装置を製造する工程を説明するための断面図である。 図９(ａ)〜(ｄ)は搭載工程を説明するための断面図である。
以下、本発明の実施の形態について詳細に説明する。
＜アンダーフィル材＞
本発明のアンダーフィル材はアンダーフィルフィルムを構成する材料であり、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とを含む主組成物を含有している。
［アクリルポリマー］
アクリルポリマーは、（メタ）アクリレート成分に由来する構成単位を含むポリマーであり、アンダーフィル材のタック性が強くなりすぎず、半導体の実装工程で作業性を害するおそれが少ないものが好ましい。（メタ）アクリレート成分としては、例えば、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ブチル（メタ）アクリレート、イソブチル（メタ）アクリレート、ｔｅｒｔ−ブチル（メタ）アクリレート、ブトキシエチル（メタ）アクリレート、イソアミル（メタ）アクリレート、ヘキシル（メタ）アクリレート、２−エチルヘキシル（メタ）アクリレート、ヘプチル（メタ）アクリレート、オクチルヘプチル（メタ）アクリレート、ノニル（メタ）アクリレート、デシル（メタ）アクリレート、ウンデシル（メタ）アクリレート、ラウリル（メタ）アクリレート等を用いることができる。
アクリルポリマーは、上述した（メタ）アクリレート成分以外に、上述した（メタ）アクリレート成分と共重合可能な他のモノマー成分に対応する構成単位をさらに含んでいてもよい。他のモノマー成分としては、例えば、カルボキシル基含有モノマー（例えば、（メタ）アクリル酸）、エポキシ基含有モノマー（例えば、グリシジル（メタ）アクリレート）、ニトリル基含有モノマー（例えば、アクリロニトリル等）を用いることができる。
例えば、アクリルポリマーとしては、ブチルアクリレート、メチルアクリレート、アクリル酸、グリシジルメタクリレート及びアクリロニトリルに対応する構成単位を含むものを用いることができる。
アクリルポリマーは、上述した（メタ）アクリレート成分や他のモノマー成分を重合することにより得ることができる。重合方法は、溶液重合、乳化重合、塊状重合、懸濁重合等が挙げられる。アクリルポリマーの重合反応の種類としては、例えば、ラジカル重合、カチオン重合、アニオン重合、リビングラジカル重合、リビングカチオン重合、リビングアニオン重合、配位重合等が挙げられる。
アクリルポリマーの重量平均分子量（Ｍｗ）は、特に制限されないが、例えば、１０００００以上１２０００００以下の範囲に含まれるようにすることができ、５０００００以上１００００００以下の範囲に含まれるようにすることもできる。
アンダーフィル材中のアクリルポリマーとアクリルモノマーとマレイミド化合物とを主組成物と称することにすると、アクリルポリマーは、１００質量部の主組成物の中に、１０質量部以上６０質量部以下の範囲に含有され、好ましくは１０質量部以上４５質量部以下の範囲に含有され、さらに好ましくは１５質量部以上４０質量部以下の範囲に含有される。アクリルポリマーの含有量が１０質量部未満であると、ボイドの排除が困難となる傾向にある。また、アクリルポリマーの含有量が６０質量部を超えると、低圧実装を実現することが困難な傾向にあり、接続性も悪化する傾向にある。
アクリルポリマーは、１種類のアクリルポリマーを単独で主組成物に含有させてもよいし、２種類以上のアクリルポリマーを併用して含有させてもよい。アクリルポリマーを２種類以上併用する場合、アンダーフィル材中のアクリルポリマーの含有量の合計は、上述した範囲内が好ましい。
［アクリルモノマー］
アクリルモノマーとしては、単官能（メタ）アクリレート、２官能以上の（メタ）アクリレートを用いることができる。アクリルモノマーとしては、例えば、イソシアヌル酸ＥＯ変性ジアクリレート（東亞合成株式会社製）、イソシアヌル酸ＥＯ変性トリアクリレート（東亞合成株式会社製）、ジペンタエリスリトール及びテトラアクリレート（東亞合成株式会社製）、２−ヒドロキシ−３−フェノキシプロピルアクリレート（東亞合成株式会社製）、９，９−ビス［４−（２−アクリロイルオキシエトキシ)フェニル]フルオレン（新中村化学工業株式会社製）、トリシクロデカンジメタノールジアクリレート（新中村化学工業株式会社製）、エトキシ化ビスフェノールＡジアクリレート（新中村化学工業株式会社製）、フルオレン系アクリレート（例えば、製品名：オグソールＥＡ０２００、ＥＡ０３００、大阪ガスケミカル株式会社製）等が挙げられる。これらのアクリルモノマーの中でも、耐熱性等を考慮すると、高耐熱性であるフルオレン系アクリレートが好ましい。
アンダーフィル材中のアクリルモノマーは、１００質量部の主組成物の中で、１０質量部以上６０質量部以下の範囲で含有され、好ましくは１０質量部以上５５質量部以下の範囲で含有され、より好ましくは１０質量部以上５０質量部以下の範囲で含有されるようにすることができる。アクリルモノマーの含有量が１０質量部未満であると、接続性が悪化する傾向にある。また、アクリルモノマーの含有量が６０質量部を超えると、ボイドの排除が困難となる傾向にある。
アクリルモノマーは、１種類のアクリルモノマーを単独で含有させてもよいし、２種類以上のアクリルモノマーを併用して含有させてもよい。アクリルモノマーを２種類以上併用する場合、アンダーフィル材中のアクリルモノマーの含有量の合計は、上述した範囲内が好ましい。
［マレイミド化合物］
マレイミド化合物としては、例えば、１分子中にマレイミド基を２つ以上有する化合物を用いることができ、ビスマレイミドが好ましい。マレイミド化合物としては、例えば、４−メチル−１，３−フェニレンビスマレイミド、４，４−ビスマレイミドジフェニルメタン、ｍ−フェニレンビスマレイミド、ビスフェノールＡジフェニルエーテルビスマレイミド、３，３’−ジメチル−５，５'−ジエチル−４，４’-ジフェニルメタンビスマレイミド等が挙げられる。これらの中でも、芳香族ビスマレイミドが好ましく、特に、アンダーフィルフィルムの製造工程における作業性を考慮すると、溶剤溶解性やフロー性が良好な３，３’−ジメチル−５，５'−ジエチル−４，４’−ジフェニルメタンビスマレイミドが好ましい。
アンダーフィル材中のマレイミド化合物は、１００質量部の主組成物の中で、２０質量部以上７０質量部以下の範囲で含有され、好ましくは２０質量部以上６０質量部以下の範囲で含有され、より好ましくは２０質量部以上５５質量部以下の範囲で含有される。マレイミド化合物の含有量が２０質量部未満であると、低圧実装を実現することが困難な傾向にあり、接続性も悪化する傾向にある。また、マレイミド化合物の含有量が７０質量部を超えると、低圧実装及びボイドレス実装が困難となる傾向にある。
アンダーフィル材に用いる組成物は、目的に応じて、上述した主組成物を構成する成分以外の他の成分をさらに含有してもよい。他の成分としては、例えば、フェノール化合物、フィラー等が挙げられる。
［フェノール化合物］
フェノール化合物は、上述したマレイミド化合物用の硬化剤として用いることができるが、フェノールを含有しなくても熱硬化反応を開始させることができる。フェノール化合物としては、例えば、アリル化ビスフェノールを用いることができ、具体的には、２，２’−ジアリルビスフェノールＡ（製品名：ＤＡＢＰＡ）、４，４’−（ジメチルメチレン）ビス［２−（２−プロペニル）フェノール］、４，４’−メチレンビス［２−（２−プロペニル）フェノール］、４，４’−（ジメチルメチレン）ビス［２−（２−プロペニル）−６−メチルフェノール］などを用いることができる。これらの中でも、２，２’−ジアリルビスフェノールＡが好ましい。
フェノール化合物を含有させる場合のフェノール化合物の含有量は、例えば、アクリルポリマーと、アクリルモノマーと、マレイミド化合物と、フェノール化合物との合計１００質量部に対して１５質量部以下とすることができる。フェノール化合物は、１種類のフェノール化合物を単独で含有させてもよいし、２種類以上のフェノール化合物を併用して含有させてもよい。フェノール化合物を２種類以上併用する場合、アンダーフィル材中のフェノール化合物の含有量の合計は、上述した範囲内が好ましい。
［フィラー］
フィラーとしては、無機充填剤、有機充填剤、導電性粒子などを用いることができる。特に、線膨張率の低減や信頼性の向上の観点から、無機充填剤（例えばシリカフィラー）を用いることが好ましい。
フィラーを用いる場合、フィラーの含有量は、例えば、アクリルポリマーと、アクリルモノマーと、マレイミド化合物と、フィラーとの合計１００質量部に対して３０質量部以下とすることができる。フィラーは、１種類のフィラーを単独で含有させてもよいし、２種類以上のフィラーを併用して含有させてもよい。フィラーを２種類以上併用する場合、アンダーフィル材中のフィラーの含有量の合計は、上述した範囲内が好ましい。
以上のように、本実施の形態に係るアンダーフィル材は主組成物を含有し、１００質量部の主組成物の中には、アクリルポリマーが、１０質量部以上６０質量部以下の範囲で含有されるようにする。さらに、アンダーフィル材は、マレイミド化合物が、主組成物の１００質量部に対して、２０質量部以上７０質量部以下の範囲で含有されるようにする。アクリルモノマーは、１００質量部の主組成物の中で、１０質量部以上６０質量部以下の範囲で含有されるようにすることができる。
このようなアンダーフィル材を用いることにより、低圧実装及びボイドレス実装を実現することができ、接続性を良好にすることができる。また、低圧実装の実現により、チップの低反り化や、実装時にハンダが流れてしまう現象を抑制することができる。また、チップの多ピン（多バンプ）化に対して、汎用ボンダーの押圧力で対応することができる。なお、低圧実装及びボイドレス実装を実現するために、例えば、アンダーフィル材を低弾性率化（低粘度化）する方法も考えられる。しかし、この方法ではボイドの除去性が悪化する傾向にある。
上述したアンダーフィル材は、例えばアンダーフィル材が膜状に形成されたアンダーフィルフィルムとして用いることができる。このようなアンダーフィルフィルムの製造方法の一例について説明する。まず、上述したアクリルポリマーと、アクリルモノマーと、マレイミド化合物とを含む組成物を、溶剤に溶解させ、アンダーフィル材を作製する。溶剤は、例えば、トルエン、酢酸エチル、又はこれらの混合溶剤などを用いることができる。
次に、作製したアンダーフィル材を剥離基材上に塗布する。図７(ａ)の符号２２は剥離基材であり、塗布によって形成された膜状のアンダーフィル材層１８が形成されている。アンダーフィル材の塗布は、例えばコーティング装置を用いて行うことができる。剥離基材２２は、例えば、シリコーンなどの剥離剤をＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methlpentene−1）、ＰＴＦＥ（Polytetrafluoroethylene）などに塗布した積層構造からなり、組成物の乾燥を防ぐとともに、組成物の形状を維持する。
次に、剥離基材２２上に塗布されたアンダーフィル材層１８を、熱オーブン、加熱乾燥装置などにより乾燥させる。これにより、図７(ｂ)に示す様に、剥離基材２２の表面に所定厚さのアンダーフィルフィルム１２が形成される。
本実施の形態に係るアンダーフィル材を用いたアンダーフィルフィルム１２は、常温（５℃以上３５℃以下：JIS Z 8703）で固体であるため、装置汚染や厚みの不均一化等が発生することを抑制でき、取り扱いが容易となるとともに、接着信頼性も良好である。一方、上述した特許文献２，３に記載された技術では、常温で液体の硬化性樹脂を用いているため、装置汚染や厚みの不均一化等が発生し、取り扱い困難な傾向にある。また、上述した特許文献２，３に記載された技術では、半導体素子を個片化するためのダイシング工程において、接着剤が飛散・変形してしまい、接着信頼性が損なわれる。
また、本実施の形態に係るアンダーフィルフィルム１２は、硬化前の状態での引張破断強度の値が０．０１ＭＰａ以上５．０ＭＰａ以下の範囲に含まれるようにすることができ、０．１ＭＰａ以上３．０ＭＰａ以下の範囲に含まれるようにすることもでき、また、０．３ＭＰａ以上１．０ＭＰａ以下の範囲に含まれるようにすることもできる。引張破断強度は、後述するフィルム破断強度の評価方法で測定した値をいう。
＜半導体装置の製造方法＞
次に、上述したアンダーフィルフィルム１２を用いた半導体装置の製造方法の一例について説明する。半導体装置の製造方法は、例えば、ウエハ上にアンダーフィルフィルム１２を貼り付け、ウエハをダイシングし、半導体チップをピックアップし、半導体チップを回路基板に搭載することである。
図１の符号１３は、リング形形状の枠体である治具であり、治具１３の裏面にはダイシングフィルム２１が貼付されている。治具１３のリング形形状の内側には、ダイシングフィルム２１の接着面が露出されている。治具１３の内側のダイシングフィルム２１上には、治具１３の内周よりも小径のウエハ１１が貼付されてウエハ１１が治具１３に固定されている。治具１３とウエハ１１とはダイシングフィルム２１に貼付された状態で台２０上に配置されている。
図８(ａ)は、ダイシングフィルム２１とウェハ１１との断面図であり、ウェハ１１には、複数のＩＣ（Integrated Circuit）の回路部４が形成されており、各回路部４は、スクライブライン１０によって区分けされている。
回路部４の所定の場所の表面上には、回路部４に形成された電気回路と電気的に接続されたバンプ６が設けられている。回路部４の内部の電子回路のうち、バンプ６に接続される部分以外の箇所は、絶縁膜５によってバンプ６と絶縁されている。図１〜図５では、バンプ６とスクライブライン１０とは省略されている。
このようなウェハ１１の二表面のうち、バンプ６が形成された表面にアンダーフィルフィルム１２が貼付される。
図２の符号１９は、フィルム状の剥離基材２２と、剥離基材２２に接着されたアンダーフィルフィルム１２とから成る剥離紙付きアンダーフィルフィルム２３が巻き取られたローラであり、このローラ１９から剥離紙付きアンダーフィルフィルム２３を巻き出し、アンダーフィルフィルム１２が露出された面を治具１３とウエハ１１とに接触させて押圧し、アンダーフィルフィルム１２をウェハ１１に貼付する。図８(ｂ)は、ダイシングフィルム２１と剥離紙付きアンダーフィルフィルム２３が貼付されたウエハ１１との断面図である。
なお、ダイシングフィルム２１に代えてウエハ１１の裏面にアンダーフィルフィルム１２を接着させ、アンダーフィルフィルム１２を、ウエハ１１のダイシング時にウエハ１１を保護・固定し、ピックアップ時に保持するダイシングフィルムとして機能させることもできる。
図８(ｃ)は、ウエハ１１に貼付した剥離紙付きアンダーフィルフィルム２３を切断してロール１９から分離させた後、ウエハ１１に貼付した剥離紙付きアンダーフィルフィルム２３から剥離基材２２を除去した状態が示されており、アンダーフィルフィルム１２が貼付されたウエハ１１は、ダイシングフィルム２１に貼付された状態でダイシング装置の台３３上に移動されている。
次に、図３は、ウエハ１１を分割するためのダイシング工程の一例を説明するための斜視図であり、切断器具２５に設けられた円盤状のブレード１４を回転させながらアンダーフィルフィルム１２の表面に接触させ、押圧してアンダーフィルフィルム１２を切断しながらブレード１４を降下させ、ウエハ１１のスクライブライン１０に接触させる。その状態から更にブレード１４を押圧し、ウエハ１１をアンダーフィルフィルム１２と共に切断しながらブレード１４を降下させる。ブレード１４の降下は、ウエハ１１を貫通するとダイシングフィルム２１が切断される前に停止され、ウエハ１１のスクライブライン１０が形成された直線状の場所を、ダイシングフィルム２１と平行な状態でスクライブライン１０に沿って移動してウエハ１１を切断する。符号２６ａ、２６ｂは、ウエハ１１の切断によって形成された切断面である。
このようなブレード１４による切断により、図４に示すように、複数の平行な切断面２６ａと、その切断面２６ａと直角に交叉する複数の切断面２６ｂとが形成されると、ウエハ１１は、複数の半導体チップ１５に分割される。半導体チップ１５は、４個の切断面２６ａ、２６ｂによって取り囲まれておりそれぞれ直角四辺形形状の半導体チップ１５にされている。図８(ｄ)はウエハ１１が半導体チップ１５に分割された状態の断面図である。
アンダーフィルフィルム１２はウエハ１１と一緒に切断されており、半導体チップ１５の表面には切断されたアンダーフィルフィルム１２が貼付されている。各半導体チップ１５の裏面は切断されていない状態のダイシングフィルム２１に貼付されている。
図５は、そのような半導体チップ１５のピックアップ工程を説明するための斜視図である。ピックアップ装置２７の下端に設けられた吸着パッド２８を、切断された一個の半導体チップ１５上のアンダーフィルフィルム１２と接触させ、アンダーフィルフィルム１２を吸着し、ダイシングフィルム２１の底面下に配置されたピンを上昇させるとピンの上端がダイシングフィルム２１を貫通してチップ１５の底面と接触し、ピンに半導体チップ１５を上方に押圧させると共に、ピックアップ装置２７を上方に移動させると吸着パッド２８に吸着された半導体チップ１５がダイシングフィルム２１から剥離して上方に移動される。
符号２４は、上方に移動された半導体チップ１５によって形成された空洞であり、底面にはダイシングフィルム２１が露出され、側面にはダイシングフィルム２１上に位置する半導体チップ１５の切断面とアンダーフィルフィルム１２の切断面とが露出されている。
次に、半導体チップ１５表面のアンダーフィルフィルム１２を、半導体チップ１５が搭載される回路基板の表面と対面させ、アンダーフィルフィルム１２を回路基板と接触させる。
図９(ａ)の符号１６は半導体チップ１５が搭載される回路基板であり、回路基板１６は基板本体３５と基板本体３５の表面に設けられた金属配線２９とを有している。金属配線２９の一部は、バンプ６と電気的に接続される基板電極７にされている。
基板電極７は、バンプ６が配置されたパターンに対応した位置に配置されており、半導体チップ１５は、バンプ６がアンダーフィルフィルム１２を介して基板電極７と対面するように位置合わせがされた後、アンダーフィルフィルム１２と回路基板１６とが接触されている。アンダーフィルフィルム１２は、その一部が基板本体３５と接触され、他の一部が金属配線２９に接触されている。
このとき、バンプ６と基板電極７との間にはアンダーフィルフィルム１２が位置しており、バンプ６と基板電極７とは非接触の状態にある。
次に、バンプ６と基板電極７とを接触させる仮固定工程を説明すると、図９(ｂ)の符号３２は、ダイボンダー装置が有する加熱片３２であり、加熱片３２は加熱用電源によって通電され、発熱するように構成されている。通電によって発熱し、昇温した加熱片３２を半導体チップ１５の裏面に接触させ、押圧すると半導体チップ１５が加熱され、昇温し、半導体チップ１５に接触しているアンダーフィルフィルム１２が加熱され、昇温する。
アンダーフィルフィルム１２に含有されるアクリルポリマーは昇温すると軟化する性質を有しており、昇温したアンダーフィルフィルム１２の粘度は、昇温前の粘度よりも小さくなる。
アンダーフィルフィルム１２の粘度が小さくなると、加熱片３２が半導体チップ１５を押圧する押圧力（「押圧力」は押圧する力であり「荷重」とも言う）により、半導体チップ１５と基板電極７との間のアンダーフィルフィルム１２が、半導体チップ１５と基板電極７との間から半導体チップ１５の外側に押し出され、その結果、半導体チップ１５と回路基板１６との間の距離が小さくなり、バンプ６が基板電極７に接触する。
加熱片３２によって半導体チップ１５を加熱する際には、バンプ６は、バンプ６が溶融する温度よりも低温に昇温されており、従ってバンプ６は溶融しない。
アンダーフィルフィルム１２は、主組成物中のモノマーが硬化反応を発生させる温度よりも低い温度に昇温されているが、アンダーフィルフィルム１２の表面には接着力が発現しており、半導体チップ１５は、アンダーフィルフィルム１２の接着力によって回路基板１６の表面に貼付される。
アンダーフィルフィルム１２の軟化による貼付を仮固定工程と称すると、仮固定工程の温度は例えば６０℃以上１５０℃以下の温度範囲である。また、半導体チップ１５と回路基板１６との間に印加する押圧力の条件は印加する押圧力の値を、例えば９０Ｎ以下とすることができ、７０Ｎ以下とすることもでき、４０Ｎ以下とすることもできる。
また、仮固定のためには加熱ボンダーによる加熱しながら押圧力を印加する時間条件は、例えば、１秒以上１２０秒以下の時間範囲にすることができる。これにより、加熱ボンダーが加熱・圧力を印加する仮固定工程の間にバンプ６が溶融せずに基板電極７と接している状態とすることができ、且つ、アンダーフィルフィルム１２が硬化していない状態とすることができる。図９(ｃ)は仮固定された状態を示している。
仮固定工程では、低い温度で半導体チップ１５を回路基板１６に仮固定するため、半導体チップ１５を回路基板１６に接着する際のボイドの発生を抑制し、半導体チップ１５へのダメージを低減することができる。
仮固定工程の後では半導体チップ１５を回路基板１６に本固定する搭載工程を行う。バンプ６は低温で溶融する金属で構成されており、搭載工程では、例えばアンダーフィルフィルム１２によって仮固定された半導体チップ１５と回路基板１６とを昇温されたリフロー炉の内部に搬入し、リフロー炉によって半導体チップ１５とアンダーフィルフィルム１２と回路基板１６とを加熱して仮固定で昇温された温度よりも高い温度に昇温させ、バンプ６を溶融させる。溶融したバンプ６は基板電極７と接触されており、接触した状態でリフロー炉から取り出し、降温させるとバンプ６は、基板電極７との間に金属結合を形成した状態で固化される。リフロー炉中では、昇温したアンダーフィルフィルム１２の組成物は化学反応し、アンダーフィルフィルム１２が硬化し、加熱された回路基板１６と半導体チップ１５とが冷却されると、半導体チップ１５が回路基板１６に固定されると共に、半導体チップ１５と回路基板１６とが電気的に接続された半導体装置が得られる。図９(ｄ)の符号９は半導体装置を示しており、符号２４は硬化したアンダーフィルフィルムを示している。図６は半導体装置９の斜視図である。
搭載工程の加熱温度条件は、ハンダ等のバンプに用いられた金属の種類にもよるが、例えば、２００℃以上２８０℃以下の温度範囲にバンプ６を昇温させて本固定することができる。また、加熱時間の条件は、例えば、５秒以上５００秒以下の時間範囲にすることができる。バンプ６と基板電極７との間の金属結合によって、バンプ６と基板電極７とが電気的、機械的に接続されるともに、半導体チップ１５と回路基板１６とを接着した状態でアンダーフィルフィルム１２が硬化されることで、半導体チップ１５を回路基板１６に固定させると共に電気的に接続させる本固定を行う。
このように本実施の形態に係る半導体装置９の製造方法は、上述したアンダーフィルフィルム１２を介して、バンプ６を有する半導体チップ１５を回路基板１６上に仮固定する仮固定工程と、半導体チップ１５を回路基板１６に本固定する搭載工程とを有する。仮固定工程と搭載工程の二工程によって半導体チップ１５を回路基板１６に搭載するため、半導体チップ１５を比較的低押圧力（例えば９０Ｎ以下）で搭載することができる。すなわち低圧実装を実現できるため、半導体チップ１５へのダメージを低減することができる。
以下、本発明の実施例について説明する。なお、本発明はこれらの実施例に限定されるものではない。
［評価］
本発明のアンダーフィル材はアンダーフィルフィルムを構成する組成物であり、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とを含有する。
本発明の実施例のアンダーフィル材の組成と評価結果を下記表１に記載し、比較例のアンダーフィル材の組成と評価結果を下記表２に記載する。
［フィルム破断強度］
表１、２の組成で作製されたアンダーフィルフィルム（厚み４０μｍ）を１ｃｍ×３ｃｍの大きさに切断し、引張・圧縮試験機（テンシロン）で引張速度３００ｍｍ／ｍｉｎでアンダーフィルフィルムを引っ張り、アンダーフィルフィルムが破断した際の荷重を計測し、荷重／断面積を破断強度として測定した。実用上、破断強度の値が０．０１ＭＰａ以上５．０ＭＰａ以下の範囲であることが好ましく、破断強度がこの範囲内である場合を合格と評価し、それ以外を不合格と評価した。
［実装押圧力］
実装開始から終了までの間における、フリップチップボンダーの最大の押圧力（バンプ数２００００）を、仮固定する押圧力とした。実用上、仮固定する押圧力は９０Ｎ以下が好ましく、４０Ｎ以下がより好ましい。
［ボイド］
超音波映像装置(ＳＡＴ：Scanning Acoustic Tomography）を用いて非破壊でボイドの有無を評価した。具体的には、２６０℃の加熱温度、表１、２に記載した押圧力で半導体チップをテスト用の基板電極(ＴＥＧ：Test Element Group）に仮固定した後、２００℃に昇温させたオーブンキュアによって４時間加熱した後降温させて本固定し、サンプルを作成し、超音波映像装置によって撮影した超音波画像を観察した。画像を観察した結果、画像中に白色がないと判断したサンプルを合格と評価し、白色が観察されたサンプルを不合格と評価した。下記表１、２の「ボイドレス／ＳＡＴ画像」の欄には、評価結果が合格の場合を「ＯＫ」と記載し、不合格の場合を「ＮＧ」と記載した。
［接続性（導通）］
テスト用の基板電極には、半導体チップのバンプの電気的接続を確認できるデイジーチェーンの配線パターンがＴＥＧとして設けられており、半導体チップをＴＥＧに搭載し、バンプの接続状態の確認を行った。全ての導通経路の接続が確認できた場合を合格と評価し、１ヶ所でも接続できていない場合を不合格と評価した。表１，２の「接続性（導通）」の欄には、評価結果が合格の場合に「ＯＫ」と記載し、不合格の場合に「ＮＧ」と記載した。
［判定］
総合判定を以下の基準で行った。
Ａ：上述したフィルム破断強度、ボイド、接続性の評価結果が合格であり、かつ、押圧力が４０Ｎ以下。
Ｂ：上述したフィルム破断強度、ボイド、接続性の評価評価が合格であり、かつ、押圧力が４０Ｎより大きく９０Ｎ以下。
Ｃ：上述したフィルム破断強度、ボイド、接続性の評価結果のうち少なくとも１つが不合格であるか、又は、押圧力が９０Ｎより大きい。
＜実施例１＞
［組成物の調製］
アクリルポリマー（Ｍｗ＝１００００００）と、アクリルモノマー（製品名：オグソールＥＡ０２００、大阪ガスケミカル株式会社製）と、マレイミド化合物（製品名：ＢＭＩ５１００、大和化成工業株式会社製）と、ビスフェノール（製品名：ＤＡＢＰＡ、大和化成工業株式会社製）と、フィラー（シリカフィラー、製品名：ＭＥＫ−ＡＣ−２１４０Ｚ、日産化学工業株式会社製）と、メチルエチルケトンとを、表１に示す質量部（又は含有量ｗｔ％）となるように秤量し、この組成物を常温のボールミルで１２時間以上２４時間以下の時間範囲で混合・分散し、均一に溶解混合された組成物を得た。
［アンダーフィルフィルムの作製］
得られた組成物を、所定のシート厚となるようギャップ調整されたコンマコーター（登録商標）で剥離基材に塗布し、連続して７０℃のオーブンで乾燥させてアンダーフィルフィルムを作製した。乾燥時間は、約３分以上５分以下の時間範囲とし、作製したアンダーフィルフィルムの溶剤残分が２ｗｔ％以下になるように乾燥時間を調整した。
［実装工程］
作製したアンダーフィルフィルムをウエハに接着するために、ダイヤフラム式ラミネーター（株式会社名機製作所）を用いて、６０秒間、真空にて、加温（６０℃）貼り合わせを行い、アンダーフィルフィルム付きウエハを作製した。
アンダーフィルフィルム付きウエハを、ウエハダイシング装置（株式会社ディスコ製）を使用して、各チップサイズにダイシングして、アンダーフィルフィルム付きチップを作製した。
アンダーフィルフィルム付きチップにつき、フリップチップボンダー（パナソニック株式会社製）にて回路基板ヘアライメン卜調整を実施した後、所定の場所にボンディング、実装し、ハンダ接合させた。
＜実施例２〜８、比較例１〜９＞
表１，２に示す含有量で組成物を調製したこと以外は、表１、２に記載した条件により、実施例１と同じ製造工程で、実施例２〜８、比較例１〜９のアンダーフィルフィルムを作製した。なお、下記表中、アクリルポリマー、アクリルモノマー及びマレイミド化合物の欄の上段に記載した数値（例えば実施例１のアクリルポリマーでは１００）と、フィラー及びフェノール化合物の欄に記載した数値は、各成分の配合量（質量部）を表す。また、下記表１，２中、アクリルポリマー、アクリルモノマー及びマレイミド化合物の欄の下段に記載した数値（例えば実施例１のアクリルポリマーでは３０．３ｗｔ％）は、アンダーフィル材中の、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とを合計した質量部の値に対する各成分の質量部の値である含有量（ｗｔ％）を表す。
Figure 2018195823
Figure 2018195823
比較例１〜９は、１００質量部の主組成物の中に、アクリルポリマーが１０質量部以上６０質量部以下の範囲で含有させる条件と、１００質量部の主組成物の中に、マレイミド化合物が２０質量部以上７０質量部以下の範囲に含有させる条件とのうち、少なくともいずれか一条件を満たさないアンダーフィル材を用いたため、低圧実装やボイドレス実装を実現することができなかった。
一方、実施例１〜８は１００質量部の主組成物の中にアクリルポリマーが１０質量部以上６０質量部以下の範囲で含有され、かつ、１００質量部の主組成物の中にマレイミド化合物が２０質量部以上７０質量部以下の範囲で含有されたアンダーフィル材を用いたため、低圧実装及びボイドレス実装を実現することができた。
６ バンプ、７ 基板電極、９ 半導体装置、１１ ウエハ、１２ アンダーフィルフィルム、１３ 治具、１５ 半導体チップ、１６ 回路基板

Claims (17)

  1. 半導体チップと回路基板との間に配置され、硬化すると前記半導体チップを前記回路基板に固定する未硬化のアンダーフィル材であって、
    アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含み、
    上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有され、
    上記マレイミド化合物は、上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲で含有されたアンダーフィル材。
  2. 上記アクリルモノマーは、上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有された請求項１記載のアンダーフィル材。
  3. 上記主組成物中の上記アクリルポリマーは、重量平均分子量Ｍｗが、１０００００以上１２０００００以下の範囲である請求項１又は２記載のアンダーフィル材。
  4. 上記アクリルモノマーは、フルオレン系アクリレートを含む請求項１記載のアンダーフィル材。
  5. 上記マレイミド化合物は、１分子中にマレイミド基を２つ以上含む請求項１記載のアンダーフィル材。
  6. 上記マレイミド化合物は、ビスマレイミドである請求項１記載のアンダーフィル材。
  7. フェノール化合物をさらに含む、請求項１記載のアンダーフィル材。
  8. 半導体チップと回路基板との間に配置され、硬化すると前記半導体チップを前記回路基板に固定する未硬化のアンダーフィルフィルムであって、
    アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含有し、
    上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲にされ、
    上記マレイミド化合物は上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲にされたアンダーフィルフィルム。
  9. 上記アクリルモノマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有された請求項８記載のアンダーフィルフィルム。
  10. 上記主組成物中の上記アクリルポリマーは、重量平均分子量Ｍｗが１０００００以上１２０００００以下の範囲である請求項８記載のアンダーフィルフィルム。
  11. 上記アクリルモノマーは、フルオレン系アクリレートを含む請求項８記載のアンダーフィルフィルム。
  12. 上記マレイミド化合物は、１分子中にマレイミド基を２つ以上含む請求項８記載のアンダーフィルフィルム。
  13. 上記マレイミド化合物は、ビスマレイミドである請求項８記載のアンダーフィルフィルム。
  14. フェノール化合物をさらに含む、請求項８記載のアンダーフィルフィルム。
  15. 引張破断強度の値が０．０１ＭＰａ以上５．０ＭＰａ以下の範囲に含まれる請求項８記載のアンダーフィルフィルム。
  16. 半導体チップのバンプが設けられた表面と回路基板の表面との間にアンダーフィルフィルムを配置して、前記アンダーフィルフィルムによって前記半導体チップと前記回路基板とを接着させて半導体装置を製造する半導体装置の製造方法であって、
    上記アンダーフィルフィルムは、アクリルポリマーと、アクリルモノマーと、マレイミド化合物とから成る主組成物を含有し、
    上記アクリルポリマーは上記主組成物の１００質量部中に１０質量部以上６０質量部以下の範囲で含有され、
    上記マレイミド化合物は、上記主組成物の１００質量部中に２０質量部以上７０質量部以下の範囲で含有された半導体装置の製造方法。
  17. 上記半導体チップと上記回路基板との間に上記アンダーフィルフィルムが配置された状態で上記半導体チップを加熱しながら上記回路基板に押圧し、上記半導体チップと上記回路基板との間に位置する上記アンダーフィルフィルムの一部を上記半導体チップと上記回路基板との間から押し出し、上記半導体チップのバンプを上記回路基板の基板電極に接触させる仮固定工程と、
    上記仮固定工程で昇温した温度よりも高い温度に上記半導体チップと上記回路基板と上記アンダーフィルフィルムとを昇温させ、上記バンプを溶融させた後、上記半導体チップと上記アンダーフィルフィルムと上記回路基板とを降温させ、溶融された上記バンプを上記基板電極と接触した状態で固化させる搭載工程と、
    を有する請求項１６記載の半導体装置の製造方法。
JP2018094387A 2017-05-16 2018-05-16 アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法 Active JP7154037B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017097537 2017-05-16
JP2017097537 2017-05-16

Publications (2)

Publication Number Publication Date
JP2018195823A true JP2018195823A (ja) 2018-12-06
JP7154037B2 JP7154037B2 (ja) 2022-10-17

Family

ID=64274440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018094387A Active JP7154037B2 (ja) 2017-05-16 2018-05-16 アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11084941B2 (ja)
JP (1) JP7154037B2 (ja)
KR (1) KR102325868B1 (ja)
CN (1) CN110582841B (ja)
WO (1) WO2018212215A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262585A1 (ja) 2019-06-28 2020-12-30 三菱瓦斯化学株式会社 樹脂組成物、樹脂シート、積層体、樹脂組成物層付き半導体ウェハ、樹脂組成物層付き半導体搭載用基板、及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112969307B (zh) * 2021-02-01 2024-02-09 深圳瑞君新材料技术有限公司 一种碳基填充材料的制备方法
KR20230057648A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 반도체 장치, 반도체 패키지, 및 반도체 패키지의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09296105A (ja) * 1995-06-06 1997-11-18 Toshiba Corp 樹脂組成物および樹脂封止型半導体装置
JP2015503220A (ja) * 2011-11-02 2015-01-29 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子部品用接着剤
JP2016183317A (ja) * 2015-03-25 2016-10-20 日東電工株式会社 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528639B2 (ja) * 1998-11-24 2004-05-17 日立化成工業株式会社 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
US7160946B2 (en) 2004-04-01 2007-01-09 National Starch And Chemical Investment Holding Corporation Method to improve high temperature cohesive strength with adhesive having multi-phase system
JP4852893B2 (ja) 2005-05-31 2012-01-11 住友ベークライト株式会社 プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
KR20080030581A (ko) 2005-05-31 2008-04-04 스미토모 베이클리트 컴퍼니 리미티드 프리어플리케이션용 봉지 수지 조성물, 이를 이용한반도체장치 및 그 제조방법
KR20080013472A (ko) * 2006-08-09 2008-02-13 히다치 가세고교 가부시끼가이샤 뱀프 부착 반도체 칩과 기판의 접속방법
JP2008274210A (ja) * 2007-03-30 2008-11-13 Hitachi Chem Co Ltd 回路基板用接着フィルム、それを用いた回路基板及び半導体チップ搭載用基板並びに半導体パッケージ
JP2008251836A (ja) * 2007-03-30 2008-10-16 Sumitomo Bakelite Co Ltd 半導体装置
WO2013035205A1 (ja) * 2011-09-09 2013-03-14 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン アンダーフィル用組成物
JP6340762B2 (ja) * 2013-07-31 2018-06-13 日立化成株式会社 アンダーフィル材を用いた電子部品装置の製造方法、アンダーフィル材、及び電子部品装置
JP6129696B2 (ja) * 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2016031553A1 (ja) * 2014-08-29 2016-03-03 古河電気工業株式会社 接着フィルム及び接着フィルムを用いた半導体パッケージ
JP6438790B2 (ja) * 2015-02-06 2018-12-19 デクセリアルズ株式会社 半導体装置の製造方法、及びアンダーフィルフィルム
JP2016178104A (ja) * 2015-03-18 2016-10-06 日立化成株式会社 アンダーフィル材、電子部品装置の製造方法及び電子部品装置
WO2016152271A1 (ja) * 2015-03-25 2016-09-29 日東電工株式会社 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09296105A (ja) * 1995-06-06 1997-11-18 Toshiba Corp 樹脂組成物および樹脂封止型半導体装置
JP2015503220A (ja) * 2011-11-02 2015-01-29 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子部品用接着剤
JP2016183317A (ja) * 2015-03-25 2016-10-20 日東電工株式会社 樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、ダイシングテープ一体型シート状樹脂組成物、半導体装置の製造方法、及び、半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262585A1 (ja) 2019-06-28 2020-12-30 三菱瓦斯化学株式会社 樹脂組成物、樹脂シート、積層体、樹脂組成物層付き半導体ウェハ、樹脂組成物層付き半導体搭載用基板、及び半導体装置
KR20220031543A (ko) 2019-06-28 2022-03-11 미츠비시 가스 가가쿠 가부시키가이샤 수지 조성물, 수지 시트, 적층체, 수지 조성물층 부착 반도체 웨이퍼, 수지 조성물층 부착 반도체 탑재용 기판, 및 반도체 장치

Also Published As

Publication number Publication date
JP7154037B2 (ja) 2022-10-17
KR20190133746A (ko) 2019-12-03
KR102325868B1 (ko) 2021-11-12
CN110582841A (zh) 2019-12-17
CN110582841B (zh) 2023-08-22
WO2018212215A1 (ja) 2018-11-22
US11084941B2 (en) 2021-08-10
US20200109292A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
TWI463575B (zh) Manufacturing method of semiconductor device
JP4766200B2 (ja) 接着剤組成物及び半導体装置の製造方法
JP2014060241A (ja) 半導体装置の製造方法
JP6670156B2 (ja) 回路部材接続用シートおよび半導体装置の製造方法
US11084941B2 (en) Underfill material, underfill film, and method for manufacturing semiconductor device using same
KR20160036062A (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2012067302A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
US8545663B2 (en) Process for manufacturing semiconductor devices
TWI722115B (zh) 三次元積體積層電路製造用板片以及三次元積體積層電路之製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
TW202028391A (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP2021024963A (ja) 半導体用接着剤、それを用いた半導体用接着剤フィルムの製造方法及び半導体装置の製造方法
CN111480218A (zh) 半导体装置、半导体装置的制造方法和粘接剂
KR20180084056A (ko) 회로 부재 접속용 수지 시트
JP6690308B2 (ja) 半導体装置を製造する方法
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2017103289A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017203138A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2024136131A (ja) フィラー含有フィルム、接合体及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R150 Certificate of patent or registration of utility model

Ref document number: 7154037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150