KR20160036062A - 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법 - Google Patents

언더필재, 및 이것을 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160036062A
KR20160036062A KR1020167006150A KR20167006150A KR20160036062A KR 20160036062 A KR20160036062 A KR 20160036062A KR 1020167006150 A KR1020167006150 A KR 1020167006150A KR 20167006150 A KR20167006150 A KR 20167006150A KR 20160036062 A KR20160036062 A KR 20160036062A
Authority
KR
South Korea
Prior art keywords
melt viscosity
temperature
less
solder
underfill material
Prior art date
Application number
KR1020167006150A
Other languages
English (en)
Other versions
KR101712046B1 (ko
Inventor
다카유키 사이토
다이치 고야마
히로노부 모리야마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20160036062A publication Critical patent/KR20160036062A/ko
Application granted granted Critical
Publication of KR101712046B1 publication Critical patent/KR101712046B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C09D133/04—Homopolymers or copolymers of esters
    • C09D133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09D133/062—Copolymers with monomers not covered by C09D133/06
    • C09D133/066—Copolymers with monomers not covered by C09D133/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/062—Copolymers with monomers not covered by C09J133/06
    • C09J133/066—Copolymers with monomers not covered by C09J133/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/08—Epoxidised polymerised polyenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 넓은 실장 마진을 가능하게 하는 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법을 제공하는 것이다. 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 언더필재(20)를 사용한다. 상이한 승온 온도 조건으로 측정했을 때의 최저 용융 점도 도달 온도의 변화가 작기 때문에, 열 압착 시의 온도 프로파일을 엄밀하게 컨트롤하지 않아도, 보이드레스 실장 및 양호한 땜납 접합성을 실현할 수 있어, 넓은 실장 마진을 실현할 수 있다.

Description

언더필재, 및 이것을 사용한 반도체 장치의 제조 방법{UNDERFILL MATERIAL AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE USING SAME}
본 발명은 반도체 칩의 실장에 사용되는 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법에 관한 것이다. 본 출원은 일본에서 2013년 9월 11일에 출원된 일본 특허 출원 번호 특원2013-188683을 기초로 하여 우선권을 주장하는 것이고, 이 출원은 참조됨으로써 본 출원에 원용된다.
최근, 반도체 칩의 실장 방법에 있어서, 공정 단축을 목적으로, 반도체 IC(집적 회로) 전극 상에 언더필 필름을 부착하는 「선공급형 언더필 필름(PUF: Pre-applied Underfill Film)」의 사용이 검토되고 있다.
이 선공급형 언더필 필름을 사용한 실장 방법은, 예를 들어 이하와 같이 행해진다(예를 들어, 특허문헌 1 참조).
공정 A: 웨이퍼에 언더필 필름을 부착하고, 다이싱하여 반도체 칩을 얻는다.
공정 B: 언더필 필름이 접합된 상태에서, 반도체 칩을 위치 정렬하여 탑재한다.
공정 C: 반도체 칩을 열 압착하고, 땜납 범프의 금속 결합에 의한 도통 확보 및 언더필 필름의 경화에 의한 접착을 행한다.
언더필재는 온도가 높아짐에 따라, 반응 개시까지는 점도가 저하(액상화)되고, 반응 개시점을 경계로 점도가 상승하여, 경화물로 된다. 이와 같은 점도 변화에 따라, 보이드가 빠지기 쉬워지는 반면, 압력을 바꾸는 타이밍을 잘못하면 보이드가 남기 쉽다. 타이밍 좋게 압력을 가하기 위해, 실장의 프로파일로 조정하는 것이 일반적이다. 압력을 가하는 타이밍과 언더필재의 점도로부터 최적 조건이 정해지므로, 실제의 칩을 사용한 실장 등으로, 최적 실장 조건을 찾을 필요가 있다.
이들을 검토하기 위해, 레오미터(rheometer)의 데이터를 사용하는 것이 일반적이다. 예를 들어, 도 10에 도시하는 용융 점도 커브에 있어서, NCF1은 저온 단시간의 실장에 적합하고, NCF3은 고온 장시간 실장에 적합하다. 그러나, 레오미터의 승온 속도와 실장에 있어서의 승온 속도가 크게 다르므로, 레오미터 데이터만으로 보이드레스(void less) 실장에 적합한지를 판단하는 것은 곤란하다.
보이드레스 실장에서는, 실제의 실장품의 형상/열전도 등에 영향을 미치므로, 보이드레스를 실현하는 언더필재는 일품 일엽식(item consistency)으로 되기 쉽다. 또한, 언더필재는 일반적으로 결정된 실장 프로파일만으로밖에 양호한 실장을 행할 수 없어, 실장 마진이 좁다.
일본 특허 출원 공개 제2005-28734호 공보
본 발명은 이와 같은 종래의 실정을 감안하여 제안된 것으로, 넓은 실장 마진을 가능하게 하는 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법을 제공한다.
전술한 과제를 해결하기 위해, 본 발명은 땜납이 부착된 전극이 형성된 반도체 칩을, 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하기 전에, 반도체 칩에 미리 접합되는 언더필재로서, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 땜납이 부착된 전극이 형성되고, 해당 전극면에 언더필재가 접합된 반도체 칩을, 상기 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과, 상기 반도체 칩과 상기 전자 부품을 열 압착하는 열 압착 공정을 가지며, 상기 언더필재는 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 것을 특징으로 한다.
본 발명에 따르면, 상이한 승온 온도 조건으로 측정했을 때의 최저 용융 점도 도달 온도의 변화가 작으므로, 열 압착 시의 온도 프로파일을 엄밀하게 컨트롤하지 않아도, 보이드레스 실장 및 양호한 땜납 접합성을 실현할 수 있고, 넓은 실장 마진을 실현할 수 있다.
도 1은 탑재 전의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도이다.
도 2는 탑재 시의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도이다.
도 3은 열 압착 후의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도이다.
도 4는 각 승온 온도 조건에 있어서의 용융 점도 커브를 도시하는 그래프이다.
도 5는 본 실시 형태에 있어서의 반도체 장치의 제조 방법을 도시하는 흐름도이다.
도 6은 웨이퍼 상에 언더필 필름을 부착하는 공정을 모식적으로 도시하는 사시도이다.
도 7은 웨이퍼를 다이싱하는 공정을 모식적으로 도시하는 사시도이다.
도 8은 반도체 칩을 픽업하는 공정을 모식적으로 도시하는 사시도이다.
도 9는 실장 시의 온도 프로파일을 도시하는 그래프이다.
도 10은 용융 점도 커브의 일례를 도시하는 그래프이다.
이하, 본 발명의 실시 형태에 대해, 하기 순서로 상세하게 설명한다.
1. 언더필재
2. 반도체 장치의 제조 방법
3. 실시예
<1. 언더필재>
본 실시 형태에 관한 언더필재는 땜납이 부착된 전극이 형성된 반도체 칩을, 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하기 전에, 반도체 칩에 미리 접합되는 것이다.
도 1은 탑재 전의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도, 도 2는 탑재 시의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도, 및 도 3은 열 압착 후의 반도체 칩과 회로 기판을 모식적으로 도시하는 단면도이다.
도 1 내지 도 3에 도시한 바와 같이, 본 실시 형태에 있어서의 언더필재(20)는 땜납이 부착된 전극이 형성된 반도체 칩(10)의 전극면에 미리 접합되어 사용되고, 언더필재(20)가 경화된 접착층(21)에 의해 반도체 칩(10)과, 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 회로 기판(30)을 접합한다.
반도체 칩(10)은 실리콘 등의 반도체(11) 표면에 집적 회로가 형성되고, 범프라고 불리는 접속용의 땜납이 부착된 전극을 갖는다. 땜납이 부착된 전극은 구리 등을 포함하는 전극(12) 상에 땜납(13)을 접합한 것이고, 전극(12)의 두께와 땜납(13)의 두께를 합계한 두께를 갖는다.
땜납으로서는, Sn-37Pb 공정 땜납(융점 183℃), Sn-Bi 땜납(융점 139℃), Sn-3.5Ag(융점 221℃), Sn-3.0Ag-0.5Cu(융점 217℃), Sn-5.0Sb(융점 240℃) 등을 사용할 수 있다.
회로 기판(30)은, 예를 들어 리지드 기판, 플렉시블 기판 등의 기재(31)에 회로가 형성되어 있다. 또한, 반도체 칩(10)이 탑재되는 실장부에는 반도체 칩(10)의 땜납이 부착된 전극과 대향하는 위치에 소정의 두께를 갖는 대향 전극(32)이 형성되어 있다.
언더필재(20)는 막 형성 수지와, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유한다.
막 형성 수지는 평균 분자량이 10000 이상인 고분자량 수지에 상당하고, 필름 형성성의 관점에서, 10000 내지 100000 정도의 평균 분자량인 것이 바람직하다. 막 형성 수지로서는, 페녹시 수지, 에폭시 수지, 변성 에폭시 수지, 우레탄 수지, 아크릴 고무 등의 다양한 수지를 사용할 수 있다. 이들 막 형성 수지는 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시 형태에서는, 막 형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지가 적절히 사용된다.
에폭시 수지로서는, 예를 들어 디시클로펜타디엔형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 스피로환형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 테르펜형 에폭시 수지, 테트라브롬비스페놀 A형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, α-나프톨 노볼락형 에폭시 수지, 브롬화페놀 노볼락형 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시 형태에서는 고접착성, 내열성의 관점에서, 디시클로펜타디엔형 에폭시 수지를 사용하는 것이 바람직하다.
산 무수물은 땜납 표면의 산화막을 제거하는 플럭스 기능을 가지므로, 우수한 접속 신뢰성을 얻을 수 있다. 산 무수물로서는, 예를 들어 테트라프로페닐 무수 숙신산, 도데세닐 무수 숙신산 등의 지방족 산 무수물, 헥사히드로 무수 프탈산, 메틸테트라히드로 무수 프탈산 등의 지환식 산 무수물, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산 등의 방향족 산 무수물 등을 들 수 있다. 이들 에폭시 경화제는 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다. 이들 에폭시 경화제 중에서도 이들의 땜납 접속성의 점에서, 지방족 산 무수물을 사용하는 것이 바람직하다.
또한, 경화 촉진제를 첨가하는 것이 바람직하다. 경화 촉진제의 구체예로서는, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 등의 이미다졸류, 1,8-디아자비시클로(5,4,0)운데센-7염(DBU염), 2-(디메틸아미노메틸)페놀 등의 제3급 아민류, 트리페닐포스핀 등의 포스핀류, 옥틸산주석 등의 금속 화합물 등을 들 수 있다.
아크릴 수지로서는, 단관능 (메트)아크릴레이트, 2관능 이상의 (메트)아크릴레이트를 사용 가능하다. 단관능 (메트)아크릴레이트로서는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로필(메트)아크릴레이트, i-프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트 등을 들 수 있다. 2관능 이상의 (메트)아크릴레이트로서는, 비스페놀 F-EO 변성 디(메트)아크릴레이트, 비스페놀 A-EO 변성 디(메트)아크릴레이트, 트리메틸올프로판 PO 변성 (메트)아크릴레이트, 다관능 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 아크릴 수지는 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시 형태에서는 2관능 (메트)아크릴레이트가 적절히 사용된다.
유기 과산화물로서는, 예를 들어 퍼옥시에스테르, 퍼옥시케탈, 히드로퍼옥시드, 디알킬퍼옥시드, 디아실퍼옥시드, 퍼옥시디카르보네이트 등을 들 수 있다. 이들 유기 과산화물은 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다. 이들 중에서도, 본 실시 형태에서는 퍼옥시에스테르가 적절히 사용된다.
또한, 그 밖의 첨가 조성물로서, 무기 필러를 함유하는 것이 바람직하다. 무기 필러를 함유함으로써, 압착 시에 있어서의 수지층의 유동성을 조정할 수 있다. 무기 필러로서는, 실리카, 탈크, 산화티타늄, 탄산칼슘, 산화마그네슘 등을 사용할 수 있다.
또한, 필요에 따라, 에폭시계, 아미노계, 머캅토ㆍ술피드계, 우레이도계 등의 실란 커플링제를 첨가해도 된다.
이와 같이 경화 반응이 비교적 느린 에폭시계와, 경화 반응이 비교적 빠른 아크릴계를 병용함으로써, 상이한 승온 온도 조건으로 측정했을 때의 최저 용융 점도 도달 온도의 변화를 작게 하는 것이 가능해져, 넓은 실장 마진을 실현할 수 있다.
구체적으로는, 도 4에 도시한 바와 같이 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하이다. 이에 의해, 열 압착 시의 온도 프로파일을 엄밀하게 컨트롤하지 않아도, 보이드레스 실장 및 양호한 땜납 접합성을 실현할 수 있다.
또한, 최저 용융 점도는 1000㎩ㆍs 이상 2000㎩ㆍs 이하인 것이 바람직하다. 이에 의해, 열 압착 시의 보이드의 발생을 억제할 수 있다.
또한, 아크릴 수지와 유기 과산화물의 합계 질량과, 에폭시 수지와 산 무수물의 합계 질량의 비는 7:3 내지 4:6인 것이 바람직하다. 이에 의해, 보이드레스 실장 및 양호한 땜납 접합성을 실현하는 언더필재를 얻을 수 있다.
다음에, 전술한 언더필재가 막 형상으로 형성된 선공급형 언더필 필름의 제조 방법에 대해 설명한다. 우선, 막 형성 수지와, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하는 접착제 조성물을 용제에 용해시킨다. 용제로서는, 톨루엔, 아세트산에틸 등, 또는 이들의 혼합 용제를 사용할 수 있다. 수지 조성물을 조정 후, 바 코터, 도포 장치 등을 사용하여 박리 기재 상에 도포한다.
박리 기재는, 예를 들어 실리콘 등의 박리제를 PET(폴리에틸렌테레프탈레이트), OPP(연신 폴리프로필렌), PMP(폴리-4-메틸펜텐-1), PTFE(폴리테트라플루오로에틸렌) 등에 도포한 적층 구조로 이루어지고, 조성물의 건조를 방지함과 함께, 조성물의 형상을 유지하는 것이다.
다음에, 박리 기재 상에 도포된 수지 조성물을 열오븐, 가열 건조 장치 등에 의해 건조시킨다. 이에 의해, 소정의 두께의 선공급형 언더필 필름을 얻을 수 있다.
<2. 반도체 장치의 제조 방법>
다음에, 전술한 선공급형 언더필 필름을 사용한 반도체 장치의 제조 방법에 대해 설명한다.
도 5는 본 실시 형태에 있어서의 반도체 장치의 제조 방법을 도시하는 흐름도이다. 도 5에 도시한 바와 같이, 본 실시 형태에 있어서의 반도체 장치의 제조 방법은 언더필 필름 부착 공정 S1과, 다이싱 공정 S2와, 반도체 칩 탑재 공정 S3과, 열 압착 공정 S4를 갖는다.
도 6은 웨이퍼 상에 언더필 필름을 부착하는 공정을 모식적으로 도시하는 사시도이다. 도 6에 도시한 바와 같이, 언더필 필름 부착 공정 S1에서는 웨이퍼(1)의 직경보다도 큰 직경을 갖는 링 형상 또는 프레임 형상의 프레임을 갖는 지그(3)에 의해 웨이퍼(1)를 고정하고, 웨이퍼(1) 상에 언더필 필름(2)을 부착한다. 언더필 필름(2)은 웨이퍼(1)의 다이싱 시에 웨이퍼(1)를 보호ㆍ고정하고, 픽업 시에 보유 지지하는 다이싱 테이프로서 기능한다. 또한, 웨이퍼(1)에는 다수의 IC(집적 회로)가 만들어 넣어져, 웨이퍼(1)의 접착면에는, 도 1에 도시한 바와 같이 스크라이브(scribe) 라인에 의해 구분되는 반도체 칩(10)마다 땜납이 부착된 전극이 설치되어 있다.
도 7은 웨이퍼를 다이싱하는 공정을 모식적으로 도시하는 사시도이다. 도 7에 도시한 바와 같이, 다이싱 공정 S2에서는, 블레이드(4)를 스크라이브 라인을 따라 가압하여 웨이퍼(1)를 절삭하고, 개개의 반도체 칩으로 분할한다.
도 8은 반도체 칩을 픽업하는 공정을 모식적으로 도시하는 사시도이다. 도 8에 도시한 바와 같이, 각 언더필 필름이 부착된 반도체 칩(10)은 언더필 필름에 보유 지지되어 픽업된다.
반도체 칩 탑재 공정 S3에서는, 도 2에 도시한 바와 같이, 언더필 필름이 부착된 반도체 칩(10)과 회로 기판(30)을 언더필 필름을 개재하여 배치한다. 또한, 언더필 필름이 부착된 반도체 칩(10)을 땜납이 부착된 전극과 대향 전극(32)이 대향하도록 위치 정렬하여 배치한다. 그리고, 가열 본더에 의해, 언더필 필름에 유동성은 발생하지만, 본경화는 발생하지 않을 정도의 소정의 온도, 압력, 시간의 조건으로 가열 가압하여, 탑재한다.
탑재 시의 온도 조건은 30℃ 이상 155℃ 이하인 것이 바람직하다. 또한, 압력 조건은 50N 이하인 것이 바람직하고, 보다 바람직하게는 40N 이하이다. 또한, 시간 조건은 0.1초 이상 10초 이하인 것이 바람직하고, 보다 바람직하게는 0.1초 이상 1.0초 이하이다. 이에 의해, 땜납이 부착된 전극이 용융되지 않고 회로 기판(30)측의 전극과 접하고 있는 상태로 할 수 있고, 언더필 필름이 완전히 경화되어 있지 않은 상태로 할 수 있다. 또한, 낮은 온도에서 고정되기 때문에, 보이드의 발생을 억제하여, 반도체 칩(10)으로의 대미지를 저감할 수 있다.
다음의 열 압착 공정 S4에서는, 예를 들어 제1 온도부터 제2 온도까지 소정의 승온 속도로 승온시키는 본딩 조건으로, 땜납이 부착된 전극의 땜납을 용융시켜 금속 결합을 형성시킴과 함께, 언더필 필름을 완전 경화시킨다.
또한, 본더 헤드는 탑재 후의 언더필 필름의 용융 개시 온도까지 수지의 탄성률에 의해 일정한 높이로 유지된 후, 승온에 수반하는 수지 용융에 의해 한번에 하강하여, 헤드의 최하점에 도달한다. 이 최하점은 헤드의 하강 속도와 수지의 경화 속도의 관계에 의해 결정된다. 수지 경화가 더욱 진행된 후, 수지와 헤드의 열팽창에 의해 서서히 상승한다.
제1 온도는 언더필재의 최저 용융 점도 도달 온도와 대략 동일한 것이 바람직하고, 50℃ 이상 150℃ 이하인 것이 바람직하다. 이에 의해, 언더필재의 경화 거동을 본딩 조건에 합치시킬 수 있고, 보이드의 발생을 억제할 수 있다. 또한, 승온 속도는 50℃/sec 이상 150℃/sec 이하인 것이 바람직하다. 또한, 제2 온도는 땜납의 종류에 따라 다르지만, 200℃ 이상 280℃ 이하인 것이 바람직하고, 보다 바람직하게는 220℃ 이상 260℃ 이하이다. 이에 의해, 땜납이 부착된 전극과 기판 전극을 금속 결합시킴과 함께, 언더필 필름을 완전 경화시켜, 반도체 칩(10)의 전극과 회로 기판(30)의 전극을 전기적, 기계적으로 접속시킬 수 있다.
이와 같이 본 실시 형태에 있어서의 반도체 장치의 제조 방법은, 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 언더필재(20)를, 땜납이 부착된 전극이 형성된 반도체 칩(10)에 미리 접합함으로써, 열 압착 시의 온도 프로파일을 엄밀하게 컨트롤하지 않아도, 보이드레스 실장 및 양호한 땜납 접합성을 실현할 수 있다.
또한, 전술한 실시 형태에서는 언더필 필름을 다이싱 테이프로서 기능시키는 것으로 하였지만, 이에 한정되는 것은 아니고, 다이싱 테이프를 별도로 사용하고, 다이싱 후에 언더필 필름을 사용하여 플립 칩 실장을 행해도 된다.
[다른 실시 형태]
또한, 본 기술은 반도체 칩에 형성된 작은 구멍에 금속을 충전함으로써, 샌드위치 형상으로 적층한 복수의 칩 기판을 전기적으로 접속하는 TSV(Through Silicon Via; 실리콘 관통 전극) 기술에도 적용 가능하다.
즉, 땜납이 부착된 전극이 형성된 제1 면과, 제1 면의 반대측에 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 제2 면을 갖는 복수의 칩 기판을 적층하는 반도체 장치의 제조 방법에도 적용 가능하다.
이 경우, 제1 칩 기판의 제1 면측에 언더필 필름을 부착한 상태에서, 제2 칩 기판의 제2 면에 탑재한다. 그 후, 제1 칩 기판의 제1 면과 제2 칩 기판의 제2 면을 땜납이 부착된 전극의 땜납의 융점 이상의 온도에서 열 압착함으로써, 복수의 칩 기판을 적층한 반도체 장치를 얻을 수 있다.
실시예
<3. 실시예>
이하, 본 발명의 실시예에 대해 설명한다. 본 실시예에서는 선공급형의 언더필 필름을 제작하여, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정하였다. 그리고, 언더필 필름을 사용하여 땜납이 부착된 전극을 갖는 IC 칩과, 이것에 대향하는 전극을 갖는 IC 기판을 접속시켜 실장체를 제작하고, 보이드 및 땜납 접합을 평가하였다. 또한, 본 발명은 이들 실시예로 한정되는 것은 아니다.
용융 점도의 측정, 실장체의 제작, 보이드의 평가 및 땜납 접합의 평가는 다음과 같이 행하였다.
[용융 점도의 측정]
각 언더필 필름에 대해, 레오미터(TA사제 ARES)를 사용하여, 5℃/min, 1㎐의 조건 A, 10℃/min, 1㎐의 조건 B, 20℃/min, 1㎐의 조건 C, 30℃/min, 1㎐의 조건 D, 40℃/min, 1㎐의 조건 E 및 50℃/min, 1㎐의 조건 F로, 샘플의 최저 용융 점도 및 최저 용융 점도 도달 온도를 측정하였다.
[실장체의 제작]
언더필 필름을 웨이퍼 상에 프레스기로, 50℃-0.5㎫의 조건으로 접합하고, 다이싱하여 땜납이 부착된 전극을 갖는 IC 칩을 얻었다.
IC 칩은 그 크기가 6㎜□, 두께 200㎛이고, 두께 20㎛의 Cu를 포함하는 전극의 선단에 두께 16㎛의 땜납(Sn-3.5Ag, 융점 221℃)이 형성된 페리페럴(peripheral) 배치의 범프(75㎛ 피치, 384핀)를 갖는 것이었다.
또한, 이에 대향하는 IC 기판은, 마찬가지로, 그 크기는 8㎜□, 두께 100㎛이고, 두께 20㎛의 Cu를 포함하는 전극에 Ni/Au 도금이 실시된 페리페럴 배치의 범프(75㎛ 피치, 384핀)를 갖는 것이었다.
다음에, 플립 칩 본더를 사용하여, 60℃-0.5초-30N의 조건으로 IC 기판 상에 IC 칩을 탑재하였다.
그 후, 플립 칩 본더를 사용하여, 도 9에 도시하는 온도 프로파일 1 내지 3으로 열 압착을 행하였다. 온도 프로파일 1은, 60℃부터 150℃까지 150℃/sec의 승온 속도로 압착한 후, 150℃부터 250℃까지 150℃/sec의 승온 속도로 압착하는 2단계 압착(20N의 일정 하중)이다. 온도 프로파일 2는 60℃부터 250℃까지 150℃/sec의 승온 속도로 압착하는 1단계 압착(20N의 일정 하중)이다. 온도 프로파일 3은 60℃부터 250℃까지 50℃/sec의 승온 속도로 압착하는 1단계 압착(20N의 일정 하중)이다.
열 압착 후, 150℃-2시간의 조건으로 더 경화하여, 실장체를 얻었다. 또한, 플립 칩 본더 사용 시에 있어서의 온도는, 열전대에 의해 샘플의 실온을 측정한 것이다.
[보이드의 평가]
온도 프로파일 1 내지 3에서 열 압착한 실장체를 SAT(Scanning Acoustic Tomograph, 초음파 영상 장치)를 사용하여 관찰하였다. 보이드가 IC 칩 면적의 5％ 이하인 것을 「○」, 보이드가 IC 칩 면적의 5％ 초과인 것을 「×」로 평가하였다. 일반적으로, 보이드가 발생하면, 장기 신뢰성에 악영향을 미칠 가능성이 높아진다.
[땜납 접합의 평가]
온도 프로파일 1 내지 3으로 열 압착한 실장체의 도통 저항을 측정하였다. 도통 저항이 65Ω 이상 70Ω 이하인 것을 「○」로 평가하고, 이 이외를 「×」로 평가하였다.
[종합 평가]
보이드의 평가 및 땜납 접합의 평가 모두가 「○」인 경우를 「○」로 평가하고, 이 이외를 「×」로 평가하였다.
<실시예>
표 1에 나타낸 바와 같이, 페녹시 수지(품명: PKHH, 유니언 카바이드사제)를 13.7질량부, 에폭시 수지(품명: HP7200H, 다이닛본 잉크 가가쿠사제)를 15.1질량부, 산 무수물(품명: MH-700, 신닛본 리카사제)을 8.9질량부, 이미다졸(품명: 2MZ-A, 시코쿠 가세이 고교사제)을 0.1질량부, 아크릴 수지(품명: DCP, 신나카무라 가가쿠사제)를 11.6질량부, 개시제(품명: 퍼부틸 Z, 닛본 유시사제)를 0.6질량부, 필러 A(품명: SO-E5, 애드마텍스사제)를 44.5질량부 및 필러 B(품명: 에어로실 RY200, 닛본 에어로실사제)를 5.5질량부 배합하여, 언더필 필름의 수지 조성물을 제조하였다. 이것을, 박리 처리된 PET(Polyethylene terephthalate)에 바 코터를 사용하여 도포하고, 80℃의 오븐에서 3분간 건조시켜, 두께 50㎛의 언더필 필름을 제작하였다(커버 박리 PET(25㎛)/언더필 필름(50㎛)/베이스 박리 PET(50㎛)).
표 2에 각 승온 속도로 측정한 최저 용융 점도 및 최저 용융 점도 도달 온도를 나타낸다. 5℃/min으로 측정한 최저 용융 점도는 1300㎩ㆍs이고, 최저 용융 점도 도달 온도는 100℃였다. 10℃/min으로 측정한 최저 용융 점도는 1330㎩ㆍs이고, 최저 용융 점도 도달 온도는 105℃였다. 20℃/min으로 측정한 최저 용융 점도는 1360㎩ㆍs이고, 최저 용융 점도 도달 온도는 110℃였다. 30℃/min으로 측정한 최저 용융 점도는 1400㎩ㆍs이고, 최저 용융 점도 도달 온도는 114℃였다. 40℃/min으로 측정한 최저 용융 점도는 1440㎩ㆍs이고, 최저 용융 점도 도달 온도는 123℃였다. 50℃/min으로 측정한 최저 용융 점도는 1480㎩ㆍs이고, 최저 용융 점도 도달 온도는 130℃였다.
또한, 표 3에 온도 프로파일 1 내지 3에 의해 얻어진 실장체의 보이드의 평가 및 땜납 접합의 평가를 나타낸다. 온도 프로파일 1에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 0％, 도통 저항은 68.5Ω이고, 종합 평가는 ○였다. 온도 프로파일 2에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 0％, 도통 저항은 68.2Ω이고, 종합 평가는 ○였다. 온도 프로파일 3에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 0％, 도통 저항은 68.1Ω이고, 종합 평가는 ○였다.
<비교예>
표 1에 나타낸 바와 같이, 페녹시 수지(품명: PKHH, 유니언 카바이드사제)를 13.7질량부, 에폭시 수지(품명: HP7200H, 다이닛본 잉크 가가쿠사제)를 20.6질량부, 산 무수물(품명: MH-700, 신닛본 리카사제)을 12.1질량부, 이미다졸(품명: 2MZ-A, 시코쿠 가세이 고교사제)을 0.1질량부, 아크릴 수지(품명: DCP, 신나카무라 가가쿠사제)를 3.3질량부, 개시제(품명: 퍼부틸 Z, 닛본 유시사제)를 0.2질량부, 필러 A(품명: SO-E5, 애드마텍스사제)를 44.5질량부 및 필러 B(품명: 에어로실 RY200, 닛본 에어로실사제)를 5.5질량부 배합하여, 언더필 필름의 수지 조성물을 제조하였다. 이것을, 박리 처리된 PET(폴리에틸렌테레프탈레이트)에 바 코터를 사용하여 도포하고, 80℃의 오븐에서 3분간 건조시켜, 두께 50㎛의 언더필 필름을 제작하였다(커버 박리 PET(25㎛)/언더필 필름(50㎛)/베이스 박리 PET(50㎛)).
표 2에 각 승온 속도로 측정한 최저 용융 점도 및 최저 용융 점도 도달 온도를 나타낸다. 5℃/min으로 측정한 최저 용융 점도는 1300㎩ㆍs이고, 최저 용융 점도 도달 온도는 80℃였다. 10℃/min으로 측정한 최저 용융 점도는 1350㎩ㆍs이고, 최저 용융 점도 도달 온도는 100℃였다. 20℃/min으로 측정한 최저 용융 점도는 1400㎩ㆍs이고, 최저 용융 점도 도달 온도는 120℃였다. 30℃/min으로 측정한 최저 용융 점도는 1450㎩ㆍs이고, 최저 용융 점도 도달 온도는 140℃였다. 40℃/min으로 측정한 최저 용융 점도는 1500㎩ㆍs이고, 최저 용융 점도 도달 온도는 160℃였다. 50℃/min으로 측정한 최저 용융 점도는 1550㎩ㆍs이고, 최저 용융 점도 도달 온도는 180℃였다.
또한, 표 3에, 온도 프로파일 1 내지 3에 의해 얻어진 실장체의 보이드의 평가 및 땜납 접합의 평가를 나타낸다. 온도 프로파일 1에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 0％, 도통 저항은 오픈이고, 종합 평가는 ×였다. 온도 프로파일 2에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 30％, 도통 저항은 67.5Ω이고, 종합 평가는 ×였다. 온도 프로파일 3에 의해 얻어진 실장체의 IC 칩의 면적에 대한 보이드의 비율은 10％, 도통 저항은 69.2Ω이고, 종합 평가는 ×였다.
Figure pct00001
Figure pct00002
Figure pct00003
비교예에서는 5℃/min의 측정 시의 최저 용융 점도 도달 온도가 낮고, 40℃/min 및 50℃/min의 측정 시의 최저 용융 점도 도달 온도가 높아, 승온 속도의 변화에 대해 최저 용융 점도 도달 온도의 변화가 크기 때문에, 상이한 온도 프로파일의 실장에 대응할 수 없었다. 한편, 실시예에서는 승온 속도의 변화에 대해 최저 용융 점도 도달 온도의 변화가 작기 때문에, 열 압착 시의 온도 프로파일을 엄밀하게 컨트롤하지 않아도, 보이드레스 실장 및 양호한 땜납 접합성을 실현할 수 있어, 넓은 실장 마진을 실현할 수 있었다.
1 : 웨이퍼
2 : 언더필 필름
3 : 지그
4 : 블레이드
10 : 반도체 칩
11 : 반도체
12 : 전극
13 : 땜납
20 : 언더필재
21 : 제1 접착제층
22 : 제2 접착제층
30 : 회로 기판
31 : 기재
32 : 대향 전극

Claims (7)

  1. 땜납이 부착된 전극이 형성된 반도체 칩을, 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하기 전에, 반도체 칩에 미리 접합되는 언더필재로서,
    에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고,
    5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 언더필재.
  2. 제1항에 있어서, 상기 최저 용융 점도가 1000㎩ㆍs 이상 2000㎩ㆍs 이하인 언더필재.
  3. 제1항 또는 제2항에 있어서, 상기 에폭시 수지가 디시클로펜타디엔형 에폭시 수지이고,
    상기 산 무수물이 지방족 산 무수물인 언더필재.
  4. 제1항 또는 제2항에 있어서, 상기 아크릴 수지가 2관능 (메트)아크릴레이트이고,
    상기 유기 과산화물이 퍼옥시에스테르인 언더필재.
  5. 제3항에 있어서, 상기 아크릴 수지가 2관능 (메트)아크릴레이트이고,
    상기 유기 과산화물이 퍼옥시에스테르인 언더필재.
  6. 땜납이 부착된 전극이 형성되고, 해당 전극면에 언더필재가 접합된 반도체 칩을, 상기 땜납이 부착된 전극과 대향하는 대향 전극이 형성된 전자 부품에 탑재하는 탑재 공정과,
    상기 반도체 칩과 상기 전자 부품을 열 압착하는 열 압착 공정을 가지며,
    상기 언더필재는 에폭시 수지와, 산 무수물과, 아크릴 수지와, 유기 과산화물을 함유하고, 5℃/min 이상 50℃/min 이하의 승온 속도 조건으로 용융 점도를 측정했을 때의 최저 용융 점도 도달 온도가 100℃ 이상 150℃ 이하이고, 최저 용융 점도가 100㎩ㆍs 이상 5000㎩ㆍs 이하인 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 열 압착 공정에서는, 제1 온도부터 제2 온도까지 50℃/sec 이상 150℃/sec 이하의 승온 속도로 승온시키는 반도체 장치의 제조 방법.
KR1020167006150A 2013-09-11 2014-09-10 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법 KR101712046B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013188683A JP6129696B2 (ja) 2013-09-11 2013-09-11 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JPJP-P-2013-188683 2013-09-11
PCT/JP2014/073964 WO2015037633A1 (ja) 2013-09-11 2014-09-10 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160036062A true KR20160036062A (ko) 2016-04-01
KR101712046B1 KR101712046B1 (ko) 2017-03-03

Family

ID=52665735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167006150A KR101712046B1 (ko) 2013-09-11 2014-09-10 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9957411B2 (ko)
JP (1) JP6129696B2 (ko)
KR (1) KR101712046B1 (ko)
CN (1) CN105518842B (ko)
TW (1) TWI695458B (ko)
WO (1) WO2015037633A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059255A (ko) * 2017-09-28 2020-05-28 가부시키가이샤 신가와 본딩시의 반도체 칩의 가열 조건 설정 방법, 비도전성 필름의 점도 측정 방법 및 본딩 장치
KR20220091038A (ko) * 2020-12-23 2022-06-30 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2018212215A1 (ja) * 2017-05-16 2018-11-22 デクセリアルズ株式会社 アンダーフィル材、アンダーフィルフィルム、及びこれを用いた半導体装置の製造方法
JP7287647B2 (ja) * 2019-03-05 2023-06-06 株式会社新川 接合条件評価装置
JP7390824B2 (ja) * 2019-08-28 2023-12-04 デクセリアルズ株式会社 半導体装置の製造方法
KR20210060732A (ko) 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20210070639A (ko) * 2019-12-05 2021-06-15 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
TWI717170B (zh) * 2019-12-26 2021-01-21 財團法人工業技術研究院 半導體裝置及其製作方法
CN113053833A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 一种半导体装置及其制作方法
TWI736093B (zh) * 2019-12-31 2021-08-11 財團法人工業技術研究院 封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
KR20110036749A (ko) * 2008-08-27 2011-04-08 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 및 그것을 이용한 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼 및 반도체 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572994B2 (ja) * 1999-04-23 2004-10-06 松下電工株式会社 固体装置接合用シートの製造方法および固体装置の基板搭載方法
JP3736611B2 (ja) * 2000-02-01 2006-01-18 信越化学工業株式会社 フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
US9368374B2 (en) 2009-02-27 2016-06-14 Dexerials Corporation Method of manufacturing semiconductor device
KR20120034202A (ko) * 2009-06-17 2012-04-10 가부시키가이샤 브리지스톤 정보 표시용 패널
US20120156502A1 (en) * 2009-09-16 2012-06-21 Sumitomo Bakelite Co., Ltd. Adhesive film, multilayer circuit board, electronic component and semiconductor device
JP5477389B2 (ja) * 2009-11-13 2014-04-23 日立化成株式会社 半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
JP5631054B2 (ja) * 2010-05-12 2014-11-26 キヤノン株式会社 液体吐出ヘッドおよびその製造方法
JP5621320B2 (ja) * 2010-05-19 2014-11-12 デクセリアルズ株式会社 接続構造体の製造方法
JP2012124244A (ja) * 2010-12-07 2012-06-28 Sony Chemical & Information Device Corp 半導体素子の実装方法、及び実装体
JP6009860B2 (ja) * 2011-11-09 2016-10-19 積水化学工業株式会社 半導体装置の製造方法
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069153B2 (ja) * 2013-09-27 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
KR20110036749A (ko) * 2008-08-27 2011-04-08 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 및 그것을 이용한 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼 및 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059255A (ko) * 2017-09-28 2020-05-28 가부시키가이샤 신가와 본딩시의 반도체 칩의 가열 조건 설정 방법, 비도전성 필름의 점도 측정 방법 및 본딩 장치
KR20220091038A (ko) * 2020-12-23 2022-06-30 주식회사 두산 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법

Also Published As

Publication number Publication date
US20160194517A1 (en) 2016-07-07
TWI695458B (zh) 2020-06-01
CN105518842B (zh) 2019-10-22
CN105518842A (zh) 2016-04-20
JP2015056500A (ja) 2015-03-23
WO2015037633A1 (ja) 2015-03-19
KR101712046B1 (ko) 2017-03-03
US9957411B2 (en) 2018-05-01
TW201523809A (zh) 2015-06-16
JP6129696B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
KR101712046B1 (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
KR101853165B1 (ko) 회로 접속 재료 및 이것을 사용한 반도체 장치의 제조 방법
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
JP6069142B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
KR102308395B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 4