JPS6142144A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6142144A JPS6142144A JP16408584A JP16408584A JPS6142144A JP S6142144 A JPS6142144 A JP S6142144A JP 16408584 A JP16408584 A JP 16408584A JP 16408584 A JP16408584 A JP 16408584A JP S6142144 A JPS6142144 A JP S6142144A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- main surface
- glass
- oxide film
- connecting hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特に露出し
九ＰＮ接合部分を被覆する製造方法に関する。
九ＰＮ接合部分を被覆する製造方法に関する。
従来、半導体装置、例えばトランジスタの製造方法には
第２図（ａ）乃至（ｇ）に示すようなものがあった。す
なわち、同図（ａ）に示すように、コレクタとなるＰ型
層２と、ベースとなるＮ型層４とからなるＰＮ接合基体
６を製造し、Ｎ型層４の主表面８の各所定位置にそれぞ
れエミッタとなるＰ型層１０を形成する。そして、主表
面８の全域を酸化膜１２によって被覆する。次に同図中
）に示すように、Ｐ型層１０の上方等の酸化膜１２の所
定位置の部分を除去して接続孔（コンタクトホール）１
４を形成する。
第２図（ａ）乃至（ｇ）に示すようなものがあった。す
なわち、同図（ａ）に示すように、コレクタとなるＰ型
層２と、ベースとなるＮ型層４とからなるＰＮ接合基体
６を製造し、Ｎ型層４の主表面８の各所定位置にそれぞ
れエミッタとなるＰ型層１０を形成する。そして、主表
面８の全域を酸化膜１２によって被覆する。次に同図中
）に示すように、Ｐ型層１０の上方等の酸化膜１２の所
定位置の部分を除去して接続孔（コンタクトホール）１
４を形成する。
なお、接続孔１４は層４．１０と電極（図示せず）とを
接続するためのものである。そして、同図（ｃ）に示す
ように、主表面８側から基体６の内部側に向うメサ溝１
６を形成する。なお、メサ溝１６は、基体６上の各トラ
ンジスタを１個づつ独立させるためのものである。そし
て、同図（ｄ）に示すように、メサ溝１６を被覆するよ
うに金属酸化物を主成分にするガラスペースト１８を塗
布する。このとき、接続孔１４にもガラスペース目８が
塗布される。そして、同図（ｅ）に示すようにガラスペ
ースト１８を焼成する。
接続するためのものである。そして、同図（ｃ）に示す
ように、主表面８側から基体６の内部側に向うメサ溝１
６を形成する。なお、メサ溝１６は、基体６上の各トラ
ンジスタを１個づつ独立させるためのものである。そし
て、同図（ｄ）に示すように、メサ溝１６を被覆するよ
うに金属酸化物を主成分にするガラスペースト１８を塗
布する。このとき、接続孔１４にもガラスペース目８が
塗布される。そして、同図（ｅ）に示すようにガラスペ
ースト１８を焼成する。
１９が焼成したガラスである。次に、同図（ｆ）に示す
ように接続孔１４を除いて、酸化膜１２及び焼成したガ
ラス１９をフォトレジスト２０によシ被覆する。最後に
同図彼）に示すようにフッ酸と塩酸とを混合したエツチ
ング液によって接続孔１４上の焼成したガラス１９を除
去する。
ように接続孔１４を除いて、酸化膜１２及び焼成したガ
ラス１９をフォトレジスト２０によシ被覆する。最後に
同図彼）に示すようにフッ酸と塩酸とを混合したエツチ
ング液によって接続孔１４上の焼成したガラス１９を除
去する。
しかしながら、上記の方法では、接続孔１４上の焼成し
たガラス１９を除去するため、不要部分をフォトレジス
ト２０で被覆したうえでエツチングをしなければならな
い。従って、フォトレジストのパターニングを正確にし
なければならなかった。しかもエツチング液はフッ酸と
塩酸とを混合したものであるので、フォトレジスト２０
も腐食され、予定よシも多くの部所が除去されることが
あった。
たガラス１９を除去するため、不要部分をフォトレジス
ト２０で被覆したうえでエツチングをしなければならな
い。従って、フォトレジストのパターニングを正確にし
なければならなかった。しかもエツチング液はフッ酸と
塩酸とを混合したものであるので、フォトレジスト２０
も腐食され、予定よシも多くの部所が除去されることが
あった。
従って、小さな接続孔、例えば３０μｍ以下の大きさの
接続孔１４を形成することが困難であるという問題点が
あった。
接続孔１４を形成することが困難であるという問題点が
あった。
上記の問題点を解決するための手段は、ＰＮ接合基体の
一方の主表面上に形成した酸化膜の一部を除去して接続
孔を形成する段階と、上記酸化膜及び接続孔上に窒化膜
を形成する段階と、上記主表面側から上記基体内部側に
向うメサ溝を形成する段階と、上記窒化膜及びメサ溝上
にガラス状物質を塗布する段階と、上記ガラス状物質を
焼成する段階と、上記窒化膜及びその上のガラス状物質
を除去する段階とを備えるものである。
一方の主表面上に形成した酸化膜の一部を除去して接続
孔を形成する段階と、上記酸化膜及び接続孔上に窒化膜
を形成する段階と、上記主表面側から上記基体内部側に
向うメサ溝を形成する段階と、上記窒化膜及びメサ溝上
にガラス状物質を塗布する段階と、上記ガラス状物質を
焼成する段階と、上記窒化膜及びその上のガラス状物質
を除去する段階とを備えるものである。
この実施例は、まず第１図（ａ）に示すように従来のも
のと同様に、Ｐ型層２２とＮ型層２４とからなるＰＮ接
合基体２６を形成し、そのＮ型層２４の主表面２８側の
各所定位置にそれぞれＰ型層２９を形成し、主表面２８
を酸化膜３０によって被覆する。そして、予め定めた位
置の酸化膜３０をそれぞれ除去して接続孔３２を形成す
る。
のと同様に、Ｐ型層２２とＮ型層２４とからなるＰＮ接
合基体２６を形成し、そのＮ型層２４の主表面２８側の
各所定位置にそれぞれＰ型層２９を形成し、主表面２８
を酸化膜３０によって被覆する。そして、予め定めた位
置の酸化膜３０をそれぞれ除去して接続孔３２を形成す
る。
次に同図（ｂ）に示すように、酸化膜３０及び接続孔３
２上をそれぞれ窒化膜３４によって被覆する。
２上をそれぞれ窒化膜３４によって被覆する。
そして同図（Ｃ）に示すように、主表面２８から基体２
６の内側に向かうメサ溝３６を形成し、各トランジスタ
をそれぞれ独立させる。
６の内側に向かうメサ溝３６を形成し、各トランジスタ
をそれぞれ独立させる。
ペースト３８を主表面２８側にたらし、これをナイフブ
レードなどで掃くこと罠よってメサ溝３６内にガラスペ
ースト３８を埋め、余分なガラスペースト３８をふきと
る方法や、電気泳動法によってなされる。
レードなどで掃くこと罠よってメサ溝３６内にガラスペ
ースト３８を埋め、余分なガラスペースト３８をふきと
る方法や、電気泳動法によってなされる。
このとき、窒化膜３４上にガラスペースト３８が残留す
ることは避けられない。
ることは避けられない。
次に、同図（ｅ）に示すようにガラスペースト３８を焼
成する。４０が焼成したガラスを示す。
成する。４０が焼成したガラスを示す。
最後に、同図（ｆ）に示すようにプラズマエツチング等
によシ、窒化膜３４と共に七の上の焼成したガラス４０
を除去する。
によシ、窒化膜３４と共に七の上の焼成したガラス４０
を除去する。
上記の実施例では、この発明をトランジスタの製造方法
に実施したが、他にサイリスタやダイオードの製造方法
にも実施できる。また、メサ溝３６は主表面２８の片側
だけに設けたが、主表面２８とこれと反対側の主表面と
の双方からメサ溝を設けてもよい。
に実施したが、他にサイリスタやダイオードの製造方法
にも実施できる。また、メサ溝３６は主表面２８の片側
だけに設けたが、主表面２８とこれと反対側の主表面と
の双方からメサ溝を設けてもよい。
以上述べたように、この発明による半導体装置の製造方
法によれば、窒化膜を形成した後に、ガラスペーストを
塗布、焼成し、その後に不要部分の窒化膜及びその上の
ガラスを除去している。従ってフォトレジストやエツチ
ング液が不要であり、小型で正確な接続孔を形成できる
。
法によれば、窒化膜を形成した後に、ガラスペーストを
塗布、焼成し、その後に不要部分の窒化膜及びその上の
ガラスを除去している。従ってフォトレジストやエツチ
ング液が不要であり、小型で正確な接続孔を形成できる
。
第１図（ａ）乃至（ｆ）はこの発明による半導体装置の
製造方法の１実施例の各段階を示す図、第２図（ａ）乃
至（ｇ）は従来の半導体装置の製造方法の各段階を示す
図である。 ２６・・・ＰＮ接合基体、２８・・・主表面、３０・・
・酸化膜、３２・・・接続孔、３４・・・窒化膜、３６
・・・メサ溝、３８・・・ガラス状物質、４０・・・焼
成したガラス。
製造方法の１実施例の各段階を示す図、第２図（ａ）乃
至（ｇ）は従来の半導体装置の製造方法の各段階を示す
図である。 ２６・・・ＰＮ接合基体、２８・・・主表面、３０・・
・酸化膜、３２・・・接続孔、３４・・・窒化膜、３６
・・・メサ溝、３８・・・ガラス状物質、４０・・・焼
成したガラス。
Claims (1)
- （１）ＰＮ接合基体の一方の主表面上に形成した酸化膜
の一部を除去して接続孔を形成する段階と、上記酸化膜
及び接続孔上に窒化膜を形成する段階と、上記主表面側
から上記基体内部側に向うメサ溝を形成する段階と、上
記窒化膜及びメサ溝上にガラス状物質を塗布する段階と
、上記ガラス状物質を焼成する段階と、上記窒化膜及び
その上のガラス状物質を除去する段階とを備える半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16408584A JPS6142144A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16408584A JPS6142144A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142144A true JPS6142144A (ja) | 1986-02-28 |
| JPH0123940B2 JPH0123940B2 (ja) | 1989-05-09 |
Family
ID=15786491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16408584A Granted JPS6142144A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136444A (ja) * | 1991-11-15 | 1993-06-01 | Sharp Corp | 太陽電池の製造方法 |
| JPH11297980A (ja) * | 1998-03-30 | 1999-10-29 | General Semiconductor Inc | のこ引きにより切り離されるメサ構造の半導体チップ |
-
1984
- 1984-08-03 JP JP16408584A patent/JPS6142144A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136444A (ja) * | 1991-11-15 | 1993-06-01 | Sharp Corp | 太陽電池の製造方法 |
| JPH11297980A (ja) * | 1998-03-30 | 1999-10-29 | General Semiconductor Inc | のこ引きにより切り離されるメサ構造の半導体チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0123940B2 (ja) | 1989-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1219986A (en) | Improvements in or relating to the production of semiconductor bodies | |
| JPS6142144A (ja) | 半導体装置の製造方法 | |
| JPS6258541B2 (ja) | ||
| JPH0511668B2 (ja) | ||
| JPH0130295B2 (ja) | ||
| JPS644662B2 (ja) | ||
| JP2554339B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5632735A (en) | Manufacture of mesa type semiconductor device | |
| JPS5852327B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS59111338A (ja) | 回路基板への半導体素子の接着方法 | |
| JPH0685056A (ja) | メサ型半導体装置の製法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPS6159678B2 (ja) | ||
| JPS61121341A (ja) | ガラスパツシベ−シヨン形半導体装置の製造方法 | |
| JPS6261360A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0491453A (ja) | 半導体装置 | |
| JPS62122290A (ja) | 発光素子 | |
| JPS6341228B2 (ja) | ||
| JPS603129A (ja) | 半導体装置の製造方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPH0638510B2 (ja) | ダイオ−ドアレイの製造方法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPS6418757U (ja) | ||
| JPS58222544A (ja) | 電子部品およびその製造方法 | |
| JPS595631A (ja) | メサ型半導体装置及びその製造方法 |