JPH0323634A - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPH0323634A
JPH0323634A JP2145570A JP14557090A JPH0323634A JP H0323634 A JPH0323634 A JP H0323634A JP 2145570 A JP2145570 A JP 2145570A JP 14557090 A JP14557090 A JP 14557090A JP H0323634 A JPH0323634 A JP H0323634A
Authority
JP
Japan
Prior art keywords
opening
substrate
additional
channel
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2145570A
Other languages
English (en)
Other versions
JPH0770508B2 (ja
Inventor
K E Strege
ケー．イー．ストレジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0323634A publication Critical patent/JPH0323634A/ja
Publication of JPH0770508B2 publication Critical patent/JPH0770508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/941—Loading effect mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は′Ｐ導体デバイスの製造に関する。
Ｃ従来の技術】 或る種の半導体デバイスの製造は半導体基板にチャネル
をエッチングする王程を含む。これらのテバイスのうち
ｔｌ；目に値するものは、チャネル）Ａ板＋ｒ［埋へテ
ロ構造（Ｃｈａｎｎｅｌ　Ｓｕｂｓｔｒａｔｅ　Ｈｕｒ
ｌｅｄ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ（ＣＳＢＨ）
）レーザのようなレーザデバイスである。このようなデ
バイスは米国特許第４８６０２０８号明細δに開示され
ている。中し分なく形成されたチャネルは良好なデバイ
ス性能にとって絶対に必要である。現在使川されている
人抵の技術では、チャネルは開１゛１を有する適当なエ
ッチングマスクを使川することにより形成されている。
この開ｌ１はチャネルを構成する基板領域の１一部に形
成されている。その後、露光基板を化′ｔ的エッチング
剤（例えば，　ＪＪ板がＩｎＰである場合、ＨＣＪと　
ＨＪ　ＰＯＩの混合液）によりエッチングする。これら
の処理については米Ｎ特許第４５９５４５４号明細書に
開示されている。
［発明が解決しようとする！！［ｆａ１現在の技術は適
当であると思われる。しかし、ペーパーエッチングは従
来の化学的エッチングよりも遥かにクリーンなので、代
替技術として魅力的である。更に、気相成長により様々
なデバイス層を引き続き形成することを望む場合、エッ
チングと気相成長を同じヂャンバ内で実施できるので、
コスト低ドとスループブトの向＃；が期待できる。
しかし、マスクを用いるベーバーエッチングには−・つ
の大きな問題が存在する。すなわち、ガスエッチング剤
がマスク表面に沿って流動し、チャネル開［１部中の露
出基板を攻撃することである。これによりエッチング速
度が増大し、その鮎果、エッチングのコントロールが困
難にな゜る。この問題を解決するために゜エッチング剤
の；ａを減ら＃″誠みがなされたが、一・般的に、濃度
が或る偵以下にまで減少すると、粗いチャネル側壁が形
成されやすいので、１・分な効果は得られなかった。
マスクされた基板の露１１１部分に気相成長を行う場合
にも同様な問題が確認された。すなわち、反応体がマス
ク表面に沿って流動しやすいので、戚長速度のコントロ
ールが困難である。
従って、本発明の脊的は半導体基板におけるチャネルの
ペーパーエッチングおよび／または材料の気相成長をコ
ントロールすることである。
ｒａｍを解決するためのＴ段コ 前記ｒ１的を速成するために、本発明では、半導体）λ
板の１要表面：−．にマスク層を形成し、デバイスの活
外部分を画成するＪ，（板領域Ｌのマスク層中に第１の
開口部を形成する−［ｒａを含むデバイスの製遣方法を
提供する。付加的開「１部もデバイスの不活外部分を構
成するＪκ板部分のマスク屑中に形成する。その後、こ
の基板を蒸気（ペーパー）に暴露し、第１の開［１部に
より露出された部分で反足；を起こさせる。第１の開１
゜１部と付加的開「１部との毘離は、第１の間口部にお
ける気相反応の晴をコントロールするようなものである
。
［実施例］ 以ド、図面を参艙しながら本発明について更に詐細に説
明する。
第１図は本発明により製造できるタイプの代表的な半導
体レーザデバイスの断面図である。当業者にチャネル基
板直埋ヘテロ構造（ＣＳＢＨ）レーザとして知られてい
る弟１図の構造体はへ一般的に、例えば，有機金属化学
気相成長法により堆積されたｎ形ドープトＩｎＰからな
る基板ｌＯと、Ｆｅドープト高抵抗甲ＩｎＰ層１１を含
む。層１１は、層１１を通り基板１０内にまでエッチン
グされたｊｉｇ　１　ｇにより二又に分けられている。
ｎ形ＩｎＰクラッド層１２は通常、層１　１　Ｌおよび
溝１８中に、液相エピタキシーにより成長されている。
ＩｎＧａＡｓＰからなる非ドープト層ｌ３も同様に液相
エピタキシーにより居１２上に形成されている。ＦＩ１
３のー・部分は溝ｌ８内に、三日月形の活１’ｌ領域２
０を形成タる。エビタキシャル成長は溝のｈ端に沿って
は起こらないので、この活性領域は層ｌ３の残りの部分
から分離される。Ｄｒび液相エピタキシーにより、ｐ形
１ｎＰからなる第２のクラッド層１４と、ｐ形ＩｎＧａ
ＡｓまたはＩｎＧａＡｓＰからなるコンタクト層１５を
形成することにより半導体構造物の形成が完了する。
デバイスへの電気接点は金属層１６および１７により形
成される。金属層Ｉ６はコンタクト層１５上に被着され
、金属層１７は基板１０にそれぞれ被着される。ＣＳＢ
Ｈレーザに関する一層訂細な説明は米国特許第４６６０
２０８号明細Ｉｔに開示されている。
第２図および第３図は本発明によるＣＳＢＨレーザの製
造の・工程を示す断面図と・ド而図である。
層１１を基板１０の１要表面上に堆積した後、マスク層
２１を同じ表面」二に形成する。マスク材料は通常、淳
さが約２０００＝のＳｉ０２層であり、基板のほぼ全表
面に均一に堆積される。（以下、「基板」という川請は
屑１１を含むものとする。）その後、マスク層２１上に
ホトレジスト層（図示されていない）を形成し、このレ
ジスト層を選択的に露光し、レジストを現像し、特定部
分のマスク層をエッチングし、そして、レジストを剥離
することからなる標準的なホトリソグラフィ技術により
開口部をマスク順中に形成する。得られた構造を第２図
および第３図に示す。図から明らかなように、σ旧−１
部２２は、溝（第４図における符号１８）がエッチング
形成される基板部分に形成されている。標準的な施［に
よれば、第３図に示されるように、開口部は基板の全長
（例えば、１９〜５０．８ｍ＋＝）にわたってｌｉｌＥ
する。また、溝はデバイスの活性領域の大きさを規定す
る。溝の幅は・股的に２ミクロンである。従って、図示
された構造は説明の便宜のために７１，＜誇張されてい
る。
通常、溝領域の外のも（板の全部分（ここは、デバイス
の不活性部分である）はマスク層により被覆されている
。しかし、本発明の１：．な特徴によれば、付加的開口
部２３および２４が、溝を画成する開■部２２の端部か
ら所定の距離ｄでマスク中に形成される。これらの付加
的開Ｅ１部の機能は、次の工楳で１・分なｆｉのペーパ
ーエッチング剤を消費し、これにより過剰なエッチング
剤が開口部２２に達することを防止し、溝のエッチング
に悪影響が出ることを防止するために、ド部のゝｌ’導
体材料の部分を露出させることである。従って、下記で
詳細に説明するように、満開Ｉｌｌから付加的開口部ま
での距１１１ｄを適当に選択することにより、溝のエッ
チングをコントローノレすることができる。
その後、μ板をペーパーエッチング処理し、第４図に示
す構造体を形成する。使用されるエッチング剤は、７０
０℃の温度で約１分間，　ＪＪｓ板に入射する水素中の
ＨＣＪとＰＨａからなる標甲的な混合物である。２押類
の成分のモル分殴はそれぞれ３．６ＸＩＯ−ｑと４．８
Ｘ１０−９であり、総流」Ａは２１００ｓｃｅ−である
。斤うまでもなく、ｄ’／　記以外のペーパーエッチン
グ剤および流ｔｄｔ木発明で使用できる。このエッチン
グにより、開口１部２２により霜出されたＪｋ板部分に
チャネルｌ８が形成される。このチャネルは（ＩＩＩＢ
）面に側ルＭをイｒＬ、（００１）面に平川な底而を４
Ｔする。
しかし、その他の配１ｒ１１も使用Ｉ′ｉＴ能である。
例えば、ストライプが図示された而に対して争１ｒ［に
配向している場合、（ＩＩＩＡ）而に側壁を何する溝は
、平坦な底部をイｆしない状態で形成される。チャネル
１８が層ｌｌ中に様々に延び、かつ、基板１０内に僅か
（すなわち、深さが約２ミクロン）に延びるようにエッ
チングパラメータを選択する。開口部２３および２４に
より露出された基板部分もエッチングされるが、エッチ
ング剤の流動によりチャネル開口部よりも遥かに遅い。
すなわち、各開口部２３および２４はマスク２１の表面
からのエッチング剤の流れを一方の側面からしか受けな
いが、チャネル開『゛１部は両方の側面から受ける。
マスクの表面からのエッチング剤の流れは、開口部２３
および２４中のマスク開口部の端部付近の深くエッチン
グされた部分からも明白である。
チャネルのエッチング速度および開「１部２３および２
４中のエッチング速塵はエッチングマスクの輪ｄの甲方
根に従腐することが発見された。この関係は第５図のグ
ラフに示されている。弟５図において、曲線３０はチャ
ネル深さを示し、曲線３ｌはマスク端部付近のフィール
ド領域におけるエッチングの最大深さを示す。従って、
ｄは開口部中のエッチング深さの所望の比率をり．える
ように選択される。この具体例では、マスク部分の幅ｄ
は約１００ミクロンであり、開口部２２と開口部２３お
よび２４におけるエッチング比率は約２＝１となる。マ
スクの幅ｄは３０ミクロンよりも大きくなければならな
いことが発見された。３０ミクロン以ｆの輔では、粗い
チャネル側壁と底面を形成しやすい。これは、チャネル
開「１部へのエッチング剤の流れ込みが不１・分なこと
を示している。また、マスクの幅は５００ミクロン未満
でなければならない。これよりも広い暢ではエッチング
速度のコントロールが極めて困難になる。一般的に、開
口部の幅は少なくとも幅ｄと同程度でなければならない
。この例では、開口部の幅は３００μｍである。
チャネルを形成するのにペーパーエッチング剤を使用す
ることの利点の一つは、残りの層全てを標準的な気相エ
ビタキシャル法によりその場で形成できることである。
従って、第８図に示されるように、最初にｎ形ＩｎＰク
ラッド層１２を基板の露出部分に成長させる。続いて、
非ドープトＩｎＧａＡｓＰ層からなる活性層１３を成長
させる。ｐ形１ｎＰからなる第２のクラブド層ｌ４を活
性層上に成長させ、ｐ形１　ｎＧａＡｓまたはＩ　ｎＧ
ａＡｓＰからなるコンタクト層１５を築２のクラッド層
上に成長させる。チャネル領域上に金属接点１ｅを選択
的に堆積し、また、基板１２の反対側のほぼ全表面に金
Ｗ！４ｖＪ１７を堆積することにより構造体を完成させ
る。
活外層１３は縞板のかなりの部分に形成されるが、それ
にも拘らず、デバイスの活性部分はチャネル領域に限定
される。ＩＸ流はチャネル中に佇在する荊内しか流れな
いからである。これは、金属居１６が木質的にチャネル
領域に眼定され、また、％ｌ（．絶縁ＩｎＰＡ’ｌｌｌ
がチャネル外の領域中の各種の活性層下に７ｔ７〔する
という小失にＪ＾づく。
本発明をＣＳＢＨレーザの製造について説明してきたが
、本発明はこれに限定されないことは５然である。むし
ろ、本発明の技術はデバイスの活社部分を画成するため
に基板の選択的気相反応が必要な全ての半導体デバイス
の製造に使用できる。
例えば、本発明はダブルチャネルブレーナー直埋へテロ
構造（ＤＣＰＢＨ）レーザ（米国特許第４８８０２０８
号明細さｔ参［）の製造に使用することもできる。実施
例に記載されたように、選択的部分を剥離する必要はな
く、マスク中の開［１部により画成されるような｛ｒ．
ｒ：ｉの形状をとることができる。同様に、活ｗｂ領域
外に形成される付加的開口部も仔意の所望の形状をとる
ことができる。
また、１個のデバイスしか図示されて゛いないが、・般
的に、１枚の）．ｔ板Ｌに多数のデバイスが形成される
。このような場合、付加的開［”１部２３および２４の
都は隣接するデバイスのエッチングを妨古しないように
Ｉ・分な人きさでなければならない。
このような場合、ｆｊＦＪＩｉ部２３および２４の幅は
、通常のレーザ５Ｊ造川として、．少なくとも１００μ
ｍ１好ましくは３００μｍであることが椎奨される。
［発明の効果コ 以上説明したように、本発明によれば、第１の開「１部
から付加的開［１８Ｂまでの距ｆｌｉｄを適当に選択す
ることにより、半導体基板におけるチャネルのペーパー
エッチングおよび／または材料の気相成長をコントロー
ルすることができる。
【図面の簡単な説明】
第１図は従来技術によるレーザデバイスの断面図である
。 第２図および第３図は本発明の実施例による製造過程の
デバイスの断面図と平面図である。 第４図は製造の後の方の段階の断面図である。 第５図はＩ）ｑ記と同じ実施例におけるマスク｛１法の
関数としてのエッチング速度を示す特性図である。 第６図は前記と同じ実施例による製造の最終段階におけ
るデバイスの断而図である。 出頼人：アメリカン テレグラフ テレフォン カムパニー アンド ＦＩＧ．　１ ＦＩＧ．　４ ＦＩＧ．　２ ＦＩＧ．　３ ＦＩＧ．　６ −１７４−

Claims (11)

    【特許請求の範囲】
  1. （１）半導体基板の主要表面上にマスク層（２１）を形
    成し； デバイスの活性部分を画成する基板部分上のマスク層中
    に第１の開口部（２２）を形成し；そして、 基板を蒸気に暴露し、第１の開口部により露出された部
    分で反応を起こさせる； 工程からなるデバイスの製造方法において、デバイスの
    不活性部分からなる基板領域上のマスク層中に付加的開
    口部（２３および２４）を形成し、前記第１の開口部か
    らの付加的開口部の距離（ｄ）は前記第１の開口部にお
    ける気相反応の量をコントロールするような大きさであ
    る；ことを特徴とするデバイスの製造方法。
  2. （２）反応は基板をエッチングし、チャネル（１８）を
    形成するものである請求項１の製造方法。
  3. （３）開口部は基板の長さに沿って延びるストライプの
    形状をしている請求項１の製造方法。
  4. （４）前記エッチングに続いて、マスク中の前記開口部
    により露出された基板部分に気相エピタキシーにより複
    数の層（１２〜１５）を成長させる工程を更に含む請求
    項２の製造方法。
  5. （５）前記層のうちの一つの層（１３）はデバイスの活
    性部分に電気的バイアスが印加された時に発光すること
    ができる請求項４の製造方法。
  6. （６）エッチングはＨＣｌとＰＨ＿３からなるエッチン
    グ剤により行われる請求項２の製造方法。
  7. （７）チャネルの深さは第１の開口部からの付加的開口
    部の距離の平方根の一次関数である請求項２の製造方法
    。
  8. （８）付加的開口部により露出された部分も、第１の開
    口部からの付加的開口部の距離の平方根の一次関数であ
    る深さまでエッチングされる請求項７の製造方法。
  9. （９）第１の開口部からの付加的開口部の距離は、これ
    ら開口部の下に２：１の比率のエッチング深さを形成す
    るような大きさである請求項８の製造方法。
  10. （１０）基板はＩｎＰからなり、デバイスはチャネル基
    板直埋ヘテロ構造レーザである請求項１の製造方法。
  11. （１１）半導体基板の主要表面上にマスク層を形成し；
    デバイスの発光部分を画成するためのチャネルが形成さ
    れる基板部分のマスク層中に、基板の長さに沿って延び
    るストライプ状の第１の開口部を形成し； デバイスの不活性部分からなる基板部分のマスク層中に
    、第１の開口部と概ね平行なストライプ状の付加的開口
    部を形成し； 基板をペーパーエッチングすることにより、第１の開口
    部により露出された部分に第１のチャネルを形成し、か
    つ、付加的開口部により露出された部分に付加的チャネ
    ルを形成し、付加的チャネルの深さは第１のチャネルの
    深さよりも浅く、両チャネルの深さの比率は第１の開口
    部からの付加的開口部の距離により決定され；そして、 マスク中の開口部により露出された部分に気相エピタキ
    ーにより複数の層を成長させ、これらの層のうちの少な
    くとも１層は、デバイスの活性部分に電気的バイアスが
    印加された時に発光することができるものである； ことを特徴とする半導体レーザデバイスの製造方法。
JP2145570A 1989-06-06 1990-06-05 デバイスの製造方法 Expired - Lifetime JPH0770508B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US362128 1989-06-06
US07/362,128 US4980314A (en) 1989-06-06 1989-06-06 Vapor processing of a substrate

Publications (2)

Publication Number Publication Date
JPH0323634A true JPH0323634A (ja) 1991-01-31
JPH0770508B2 JPH0770508B2 (ja) 1995-07-31

Family

ID=23424796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2145570A Expired - Lifetime JPH0770508B2 (ja) 1989-06-06 1990-06-05 デバイスの製造方法

Country Status (2)

Country Link
US (1) US4980314A (ja)
JP (1) JPH0770508B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY104857A (en) * 1989-01-24 1994-06-30 Rohm Co Ltd Semiconductor lasers
US5563094A (en) * 1989-03-24 1996-10-08 Xerox Corporation Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same
GB8913070D0 (en) * 1989-06-07 1989-07-26 Bt & D Technologies Ltd Semiconductor device
US5179040A (en) * 1990-07-16 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor laser device
US5114877A (en) * 1991-01-08 1992-05-19 Xerox Corporation Method of fabricating quantum wire semiconductor laser via photo induced evaporation enhancement during in situ epitaxial growth
US5138625A (en) * 1991-01-08 1992-08-11 Xerox Corporation Quantum wire semiconductor laser
GB2299893B (en) * 1992-09-10 1997-01-22 Mitsubishi Electric Corp Method for producing a quantum wire structure
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US5346581A (en) * 1993-04-01 1994-09-13 At&T Bell Laboratories Method of making a compound semiconductor device
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
US6284606B1 (en) 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
KR100584376B1 (ko) * 2004-11-10 2006-05-26 삼성전자주식회사 산화 차단층들을 갖는 레이저 다이오드의 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288429A (ja) * 1985-06-16 1986-12-18 Nec Corp ガリウムヒ素結晶の気相エツチング方法
JPS63226989A (ja) * 1987-03-16 1988-09-21 Nec Corp 埋込み構造半導体レ−ザの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317085A (en) * 1979-09-12 1982-02-23 Xerox Corporation Channeled mesa laser
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
DE3277278D1 (en) * 1981-10-19 1987-10-15 Nec Corp Double channel planar buried heterostructure laser
FR2525033B1 (fr) * 1982-04-08 1986-01-17 Bouadma Noureddine Laser a semi-conducteur a plusieurs longueurs d'onde independantes et son procede de realisation
JPS5972787A (ja) * 1982-10-19 1984-04-24 Nec Corp 半導体レ−ザ
JPS60119729A (ja) * 1983-11-30 1985-06-27 Matsushita Electric Works Ltd メサエッチングの方法
JPS60136281A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 半導体レ−ザの製造方法
US4660208A (en) * 1984-06-15 1987-04-21 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Fe-doped MOCVD InP-based layer for current confinement
US4595454A (en) * 1984-06-15 1986-06-17 At&T Bell Laboratories Fabrication of grooved semiconductor devices
GB2160823B (en) * 1984-06-28 1987-05-28 Stc Plc Semiconductor devices and their fabrication
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
JPS61171136A (ja) * 1985-01-25 1986-08-01 Toshiba Corp 半導体結晶のメサエツチング方法
US4652333A (en) * 1985-06-19 1987-03-24 Honeywell Inc. Etch process monitors for buried heterostructures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288429A (ja) * 1985-06-16 1986-12-18 Nec Corp ガリウムヒ素結晶の気相エツチング方法
JPS63226989A (ja) * 1987-03-16 1988-09-21 Nec Corp 埋込み構造半導体レ−ザの製造方法

Also Published As

Publication number Publication date
US4980314A (en) 1990-12-25
JPH0770508B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US4935936A (en) Semiconductor structure with flared mesa burying layers
JP2595457B2 (ja) Ｒｗｇ型半導体レーザー装置及び製造方法
CA2072632A1 (en) Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
JPH06291416A (ja) 半導体レーザおよびその製造方法
JPH07263747A (ja) 半導体デバイスの作製方法
JPH0323634A (ja) デバイスの製造方法
JPH0758823B2 (ja) 幾何学的ドーピング法および同法により製造の電子デバイス
JP2008251649A (ja) 半導体発光素子およびその製造方法
JPH077232A (ja) 光半導体装置
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPS5884483A (ja) 埋め込みヘテロ構造半導体レ−ザ
JPS61242026A (ja) 特定格子定数の表面格子の製造方法
JPH0257701B2 (ja)
JPS60147119A (ja) 半導体素子の製造方法
JPH0677605A (ja) 半導体光素子及びその製造方法
KR100226850B1 (ko) 레이저 다이오드의 식각방법
JPS622719B2 (ja)
JPS595688A (ja) 半導体レ−ザ
JPH06188507A (ja) 量子細線半導体レーザおよびその製造方法
JPS61125099A (ja) 半導体レ−ザおよびその製造方法
JPH0637387A (ja) 半導体レーザ素子およびその製造方法
JPS63104485A (ja) 半導体装置の製造方法
JPH01215087A (ja) 半導体発光素子
KR19980084828A (ko) 반도체 레이저 다이오드 및 그 제조방법
JPS61144894A (ja) 半導体レ−ザ−の製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 15

EXPY Cancellation because of completion of term