JPS61242026A - 特定格子定数の表面格子の製造方法 - Google Patents

特定格子定数の表面格子の製造方法

Info

Publication number
JPS61242026A
JPS61242026A JP8784286A JP8784286A JPS61242026A JP S61242026 A JPS61242026 A JP S61242026A JP 8784286 A JP8784286 A JP 8784286A JP 8784286 A JP8784286 A JP 8784286A JP S61242026 A JPS61242026 A JP S61242026A
Authority
JP
Japan
Prior art keywords
lattice
etching
grating
lattice constant
step structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8784286A
Other languages
English (en)
Inventor
ラインハルト、メルツ
ゲルハルト、ハイゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS61242026A publication Critical patent/JPS61242026A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特定の格子定数の表面格子を結晶基板の表
面にマスクエツチングによって形成された段構造の下位
表面に形成させる方法に関するものである。
〔従来の技術〕
単一のエピタキシィ過程によってDFB−MCRWレー
ザーを実現するためには、一つのメサ構造の下位平面に
中央の上段区域に接して格子構造を作ることが必要とな
るa DFB−MORWし0年特許願第2229()7
号明細書参照)において提案されている。
メサ構造の下位表面に多重層マスクを使用して表面格子
を作ることは考えられることであるが。
この場合メサ構造をもつ基板には遠心作用によるフォト
レジストの塗布が不可能であるという問題を解決しなけ
ればならない。
〔発明が解決しようとする問題点〕
この発明の目的は簡単であり極めて廉1西なこの種の方
法を提供することである。
〔問題点の解決手段〕
この目的は特許請求の範囲第1項に特徴として挙げたよ
うに、特定の格子定数の表面格子が形成されている基板
の微細構造化された表面にこの表面に対して傾斜した方
向に最低のエツチング速度を示すエツチング剤による異
方性エツチングによって段構造が作られ、その際段構造
の低位表面を画定するマスク被覆無しの区域の−っにお
いて。
マスクされた微細構造化表面の異方性エツチング剤の作
用を受けた表面格子のレリーフがある程度の形状精度を
もち、特定の格子定数はそのまま保持して下方に移され
、エツチング過程が終ったとき所望の表面格子が下位面
に形成されているようKすることによって達成される。
この発明の方法性自己整合式であって、基板の微細構造
化表面の表面格子はその格子定数が下位面に作られる所
望の表面格子の格子定数に一致するという条件だけを満
たしていればよい、基板の微細構造化表面の表面格子の
溝のプロフィルは任意の形状が可能である。格子はある
程度の波形とするか矩形断面の溝とすることができる。
しかし特許請求の範囲第2項に従って、基板の微細構造
化表面の表面格子を段構造のエツチングに使用された異
方性エツチング剤と少くとも本質的に同等であるエツチ
ング剤を使用する湿化学エツチングによって作るのが有
利である。この場合基板の微細構造化表面の表面格子は
始めから所望表面格子と同じ溝プoフィルを持っている
。基板の微細構造化表面の表面格子はこの場合本質的に
変更無く下方に移されるから、下位表面区域には再現性
良く格子構造を作ることができる。
この発明による方法では構造化された表面のマスクで覆
われた区域が下位表面から階段形に引き離された上段面
として残される。この発明において段構造は一般にこの
ような段を示す構造を指している。微細構造化表面のレ
リーフ上に密着してその下の微細構造化表面に側方から
エツチング剤の侵入を阻止するマスクの下には、下方に
作られた表面格子と同じ位相位置を示す微細構造化表面
の表面格子が残される。この上位に残された表面格子は
MORWレーザーの場合ストライプ形であって、空間的
に変化する接触抵抗により注入電流の°変調が行われる
からゲイン結合に使用される。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
第1図に断面が三角形の溝が掘られている微細構造化表
面40を持つ基板3を示す、この基板はメサ構造を作る
ためストライプ形のエツチングマスク5で覆われる。こ
の図に示された比較的簡単な段構造はストライプ形の上
位置区域を一つだけ必要とするMORWレーザー製作用
のものである。この発明の方法が更に複雑な段構造の製
作にも適していることは明らかである。
第1図に示した微細構造化表面40は例えば次のように
して作られる。後で必要となるエピタ午シャル成長層を
備えるウェー/%3の表面に異方性エツチング剤を使用
する湿化学法により、プロフィルがV形の溝で構成され
る表面格子4が結晶の(111)面を表面に露出して形
成される。この表面格子は格子定数aをもち1表面40
の全体に拡がっている。エツチングマスクにはフォトレ
ジストが使用され干渉模様をもって照射される。
第2図に示すストライプ形上位面区域を持つ段構造とす
るため表面格子4の上に新たにフォトレジストを塗布し
、格子のレリーフ全体に密着させる。マスクを使用する
光照射によってフォトレジストのストライプ5を作り、
その縦方向を表面格子の溝に例えば垂直にする。このス
トライプ5の下に上位置区域30が形成される。フォト
レジスト・ストライプ5の長辺に境を接する表面格子4
の残りの区域20(第1図)は全面的に露出しているか
ら、段構造形成用のエツチング剤は自由にこの区域20
に作用することができる0表面40とその上に設けられ
たフォトレジスト・ストライプ5はこの場合、表面格子
4の形成に使用されたものと同種のエツチング剤を使用
してエッチされる。これによってこの格子がフォトレジ
スト・ストライプ5の横に続く区域20においてそのま
ま下方に向って移され、下位にある表面区域10に所望
の表面格子1が上段のストライプ形区域30に境を接し
て形成される。ストライプ形区域30に残されている表
面格子と下位区域100表面格子1は互に等しい位相位
置にあり、等しい格子定数aをもつ。
この種の段構造の実際の製作に際しては1例えばIII
−V族化合物半導体の基板3を硫酸、過酸化水素および
水−の混合液(例えば容積比25チの硫酸3部、同30
チの過酸化水素8部および水35部)でエッチする。
表面格子4の形成に対しては基板表面を約1分間上記の
エツチング剤でエッチし、段構造2の形成に対しては約
1乃至5分間エッチする。この場合蝕刻深さはα2〜t
4μmとなる。格子定数aはサブミクロン領域にあって
約0.3μmである。
エツチングは低温例えば0℃近くの温度で実施するのが
有利である。
【図面の簡単な説明】
第1図はこの発明の方法によってメサ構造の下位表面に
表面格子を作る基板3を示し、第2図はこの基板に作ら
れた下位面区域1と上位置区域30に表面格子を備える
メサ構造2を示す。 IG1 IG2

Claims (1)

  1. 【特許請求の範囲】 1)結晶材料の基板(3)の表面にマスクを使用する湿
    化学エッチングによつて作られた段構造(2)の低位表
    面区域(10)に特定格子定数(a)の表面格子(1)
    を形成させる方法において、特定の格子定数(a)の表
    面格子(4)が形成されている基板(3)の微細構造化
    表面(40)にこの表面に対して傾斜した方向に最低の
    エッチング速度を示すエッチング剤による異方性エッチ
    ングによつて段構造(2)が作られること、その際段構
    造の低位表面区域(10)を画定するマスク被覆無しの
    区域(20)の一つにおいてマスクされた微細構造化表
    面(40)の異方性エッチング剤の作用を受けた表面格
    子(4)のレリーフがある程度の形状精確さをもち特定
    の格子定数(a)はそのまま保持して下方に移され、エ
    ッチング過程が終ると所望の表面格子(1)が下位面に
    形成されていることを特徴とする特定格子定数の表面格
    子の製造方法。 2)基板(3)の微細構造化表面(40)の表面格子(
    4)が段構造のエッチングに使用されたものと少くとも
    本質的には同等である異方性エッチング剤を使用して湿
    化学エッチングによつて作られることを特徴とする特許
    請求の範囲第1項記載の方法。
JP8784286A 1985-04-19 1986-04-16 特定格子定数の表面格子の製造方法 Pending JPS61242026A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3514301 1985-04-19
DE3514301.0 1985-04-19

Publications (1)

Publication Number Publication Date
JPS61242026A true JPS61242026A (ja) 1986-10-28

Family

ID=6268683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8784286A Pending JPS61242026A (ja) 1985-04-19 1986-04-16 特定格子定数の表面格子の製造方法

Country Status (2)

Country Link
EP (1) EP0200874A1 (ja)
JP (1) JPS61242026A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031712A1 (ja) * 2014-08-26 2016-03-03 日本碍子株式会社 グレーティング素子
TWI568020B (zh) * 2014-06-12 2017-01-21 Osram Opto Semiconductors Gmbh Semiconductor wafers and methods for fabricating semiconductor wafers
CN108802881A (zh) * 2018-05-21 2018-11-13 苏州大学 一种高衍射效率光栅结构和制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282878B1 (de) * 1987-03-16 1995-06-14 Siemens Aktiengesellschaft Anordnung für ein integriert-optisches Spektrometer und Verfahren zur Herstellung eines solchen Spektrometers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217148A (en) * 1979-06-18 1980-08-12 Rca Corporation Compensated amorphous silicon solar cell
JPS5785271A (en) * 1980-11-10 1982-05-27 Atlantic Richfield Co Photovoltaic device and method of producing same
US4396793A (en) * 1982-04-12 1983-08-02 Chevron Research Company Compensated amorphous silicon solar cell
US4409424A (en) * 1982-06-21 1983-10-11 Genevieve Devaud Compensated amorphous silicon solar cell
JPH065765B2 (ja) * 1982-12-23 1994-01-19 株式会社半導体エネルギ−研究所 光電変換装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568020B (zh) * 2014-06-12 2017-01-21 Osram Opto Semiconductors Gmbh Semiconductor wafers and methods for fabricating semiconductor wafers
WO2016031712A1 (ja) * 2014-08-26 2016-03-03 日本碍子株式会社 グレーティング素子
JPWO2016031712A1 (ja) * 2014-08-26 2017-06-08 日本碍子株式会社 グレーティング素子
US10393931B2 (en) 2014-08-26 2019-08-27 Ngk Insulators, Ltd. Grating element
CN108802881A (zh) * 2018-05-21 2018-11-13 苏州大学 一种高衍射效率光栅结构和制备方法

Also Published As

Publication number Publication date
EP0200874A1 (de) 1986-11-12

Similar Documents

Publication Publication Date Title
JP2935415B2 (ja) 半導体構造
JPH01266782A (ja) オプトエレクトロニクまたはオプテイカルデバイスの製造方法
US4670093A (en) Method for manufacturing a surface grating of a defined grating constant on regions of a mesa structure
JPH0323634A (ja) デバイスの製造方法
US5567659A (en) Method of etching patterns in III-V material with accurate depth control
JPS61242026A (ja) 特定格子定数の表面格子の製造方法
JPH01214089A (ja) 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス
JP3287331B2 (ja) 半導体光素子の製造方法
JP2000193813A (ja) 回折格子の形成方法、回折格子及び光半導体素子
JPS62232129A (ja) 特定格子定数の表面格子の製造方法
JPS6338279A (ja) 半導体レーザ装置の製造方法
JPH0824208B2 (ja) 半導体レ−ザの製造法
JPS61212803A (ja) 回折格子の製造方法
JPS60147119A (ja) 半導体素子の製造方法
JPS624386A (ja) 化合物半導体装置の製造方法
JPS5947480B2 (ja) 半導体装置の製造方法
JPS60216304A (ja) 回折格子の製造方法
DE19640420A1 (de) Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung
JPH11163457A (ja) 半導体レーザの回折格子形成方法
JPS6353931A (ja) 微細溝形成法
JPS61184894A (ja) 半導体光素子
JPS61134096A (ja) 分布帰還型半導体レ−ザ
JPH03165086A (ja) リッジレーザの製造方法
JPH04133315A (ja) 半導体装置の製造方法
JPS6032383A (ja) 周期構造体の製造方法