JP2935415B2 - 半導体構造 - Google Patents

半導体構造

Info

Publication number
JP2935415B2
JP2935415B2 JP33601895A JP33601895A JP2935415B2 JP 2935415 B2 JP2935415 B2 JP 2935415B2 JP 33601895 A JP33601895 A JP 33601895A JP 33601895 A JP33601895 A JP 33601895A JP 2935415 B2 JP2935415 B2 JP 2935415B2
Authority
JP
Japan
Prior art keywords
layer
mesa structure
semiconductor
buried
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33601895A
Other languages
English (en)
Other versions
JPH09186402A (ja
Inventor
アンドリュー・ダブリュー ネルソン
リチャード・イー ホッブス
ジョン・ダブリュー デブリン
チャールズ・ジー・ディー レントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPH09186402A publication Critical patent/JPH09186402A/ja
Application granted granted Critical
Publication of JP2935415B2 publication Critical patent/JP2935415B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体構造に関す
る。特に、半導体レーザ等の光学電子素子に関する。 【0002】 【従来の技術】ある種の光学電子素子は、半導体基板上
にメサ構造が設けられ、このメサ構造の両側に埋め込み
層が設けられた中心構造をもつ。このような素子は、ミ
カミ他、「1.5 μm GaInP/InP ベリイド・ヘテロスト
ラクチャー・レーザ・ファブリケーテド・バイ・ハイブ
リッド・コンビネーション・オブ・リキッド−・アンド
・ベーパ−フェーズ・エピタキシ」、エレクトロニクス
・レターズ第18巻第5号(1982年3月4日)第2
37頁ないし第239頁 (O.Mikami et al, "1.5μm Ga
InP/InP Buried Heterostructure Lasers Fabricated b
y Hy-brid Combination of Liquid- and Vapour-Phase
Epitaxy", Elec-tronics Letters, 18(5)(4.3.82) pp 2
37-239)に説明されている。ここで「メサ構造」とは、
側面が急峻で上面が平坦な直線状のストライプをいう。 【0003】このような素子は、電流が通過するpn接
合(一般にはpからnに流れる)と、光が閉じ込められ
る導波領域とを備える。導波領域は「活性層」を含み、
その内部で、放射性再結合により電子と正孔とが結合し
て光子を発生する。活性層のこのようなプロセスを適度
に「閉じ込め」るために、活性層は、そのバンドギャッ
プおよび屈折率が構造内の他の半導体領域に対して適当
な関係になっている必要がある。導波領域の両側で向か
い合ってこの導波領域に接している材料層は、「閉じ込
め層」と呼ばれている。 【0004】半導体光素子は、主に、光ファイバ通信シ
ステムの分野で利用される。一般には、周期表の3族お
よび5族から選択された元素の材料により構成される。
近年製造されているシリカ光ファイバは、損失の極小値
が1.3μmおよび1.55μmの波長近傍にあり、
1.55μmの極小値がより小さい。したがって、1.
1ないし1.65μm、特に1.3ないし1.6μmの
波長範囲で動作する素子が特に必要である(これらの波
長は、文脈から異なることが示される場合を除いてすべ
ての波長がそうであるように、真空中の波長である)。
この赤外領域で動作する半導体レーザは、通常は、イン
ジウム・リンInPおよび四元系材料のインジウム・ガ
リウム・ヒ素リンInx Ga1-x Asy 1-y の領域を
含む。xおよびyの値を適切に選択することにより、種
々の領域と格子定数を整合させることができ、この一方
で、材料のバンドギャップを変化させることができる
(バンドギャップは、例えばホトルミネッセンスにより
実験的に決定することができる)。さらに、インジウム
・リンおよび四元系材料には、必要に応じてpまたはn
型になるように不純物を添加できる。 【0005】公知の素子のうち最上部にメサ構造が設け
られた半導体レーザについて説明すると、このような半
導体レーザは、メサ構造内に活性層を有する。メサ構造
の電極は、基板のメサ構造から最も離れた端面に設けら
れる。必要な「閉じ込め」は、鉛直方向には半導体材料
の屈折率の変化により光学的に提供され、水平方向には
埋め込み層により光学的および電気的に提供される。埋
め込み層は、電極間のすべての電流がメサ構造を通過
し、したがって活性層を通過するようにする。ひとつの
形態として、埋め込み層が、素子の使用時には電極間の
電流を導通しない半導体接合となるようにする。 【0006】電極間の半導体層がpn接合により構成さ
れ、埋め込み層が、基板との組み合わせにより同じ方向
にnpn接合を構成する場合には、良好な電気的閉じ込
めが達成される。使用時には、埋め込み層および基板
は、双方向に、逆バイアスとなる半導体接合を含む。こ
の代わりに、埋め込み層および基板が、一方向または双
方向に多重に逆バイアスされる半導体接合となる構造と
してもよい。 【0007】他の形態として、埋め込み層が「半絶縁」
材料、例えば鉄FeがドープされたInPを含むことも
できる。このような材料は、例えばドープされていない
InPに比較して大きな抵抗を有する。この形態におけ
る埋め込み層は、実質的に完全に電流の流れを防ぎ、低
容量である利点がある。低容量であることにより素子の
速度が増加する。 【0008】従来は、このタイプの素子は、液相エピタ
キシ(LPE)法により製造されていた。しかし、この
技術は、溶融体内での対流、埋め込み層の厚さの制御が
不正確であること、製造中のメサ構造が溶け出すこと等
の問題がある。これらの問題により、特に、大きな領域
での均一性を保つことができず、この技術で大量生産を
行うことは容易ではない。 【0009】ミカミ他の論文には、抵抗性の埋め込み層
を含む素子の製造方法が開示されている。メサ構造を構
成する層は、InPおよび四元系の層を含み、LPEに
より半導体ウェハ上に成長し、窒化ケイ素Si3 4
マスク・ストライプの両側を化学エッチングすることよ
りメサ構造が形成される。埋め込み層は高抵抗のインジ
ウム・リンInPで構成され、メサ構造の両側に、気相
エピタキシ(VPE)により成長させられる。VPE成
長の段階ではSi34 ストライプは残っており、メサ
構造自身の表面における成長を防ぎ、この後に除去され
る。 【0010】ミカミ他により製造された二つのレーザの
特性は、 1. 活性層の厚さ0.2 μm、 活性層の幅4μm、 パルスしきい電流が約85mA、 2. 活性層の厚さ0.2μm、 活性層の幅10μm、 パルスしきい電流は約800mAないし500m
A、 波長1.525μmで単一縦モード出力 であると主張されている。 【0011】ミカミ他のLPE−VPEハイブリッド技
術は、製造中におけるメサ構造からの溶け出しの問題を
解決できるが、まだ欠点が残っている。LPE成長の工
程を含むため大量生産に適さず、埋め込み層内に大きな
漏れ電流が観測され、Si34 ストライプの幅が狭い
ときには、埋め込み層が架橋してしまう傾向がある。 【0012】別の成膜技術として有機金属気相エピタキ
シ(MOVPE)が公知であり、この技術は素子の大量
生産に有望である。この技術は、原子的なスケールでの
界面の急激な変化、正確な組成制御および大きな領域に
わたる厚さおよび組成の均一性という強く望まれている
特徴を組み合わせて提供する。 【0013】 【発明が解決しようとする課題】残念ながら、ミカミの
技術におけるLPE・VPE成長工程をMOVPE工程
で単純に置き換えることの可能性は見出されていない。
これが可能ならば、埋め込み層の逆バイアス接合により
さらに電流閉じ込めの良好な構造を作ることができ、さ
らに、大きな出力パワーが得られる。メサ構造の層を成
長させるためにMOVPEを使用できるが、ミカミの技
術では、埋め込み層の連続的成長がVPEの成長特性に
依存する。ミカミの技術における化学エッチング工程
は、断面形状が特徴的なメサ構造を作り出す。MOVP
Eを使用し、そのようなメサ構造上に埋め込み層を成長
させると、埋め込み層が横に成長するのではなく、イン
ジウム・リンInPの「耳」が直立に成長してしまい、
メサ構造の側面を連続的に被覆することができない。 【0014】低圧「有機金属化学気相成長(LP−MO
CVD)」エピタキシャル成長工程だけを用いて埋め込
みメサ構造のレーザを製造する方法の概略が、「ベリイ
・ロー・スレッショルド・ベリイド・リッジ・ストラク
チャ・レーザズ・エミッティング・アト1.3μmグロ
ウン・バイ・ロー・プレッシャ・メタルオーガニック・
ケミカル・ベイパ・デポジッション」、エム・ラゼギ
他、アプライド・フィジクス・レターズ第46巻(2)
(1985年1月15日)第131頁ないし第133頁
("Very Low Threshold Buried Ridge Structure Laser
s Emittingat 1.3μm Grown by Low Pressure Metalorg
anic Chemical Vapour Deposition" by M.Razeghi et a
l, Applied Physics Letters, 46 (2)(15.1.85) pages
131-133)に説明されている(MOCVDはMOVPEの
別な用語である)。この方法は、InP基板上に、n型
にドープされたInP閉じ込め層と、ドープされていな
いGaAsInP活性層と、エッチング中に活性層近傍
に欠陥が生じることを防ぐためのp型にドープされたI
nP層とを成長させる工程を含む。マスクを用いたエッ
チングにより、活性層を小さくしてメサ構造に形成す
る。マスクを除去した後に、メサ構造をp型にドープさ
れたInP層およびp型にドープされたGaInAsキ
ャップ層で覆う。 【0015】上述の方法では、すべての成長工程を低圧
MOVPEにより実行するため、大量生産に有利であ
る。さらに、ひとつの成長技術だけを利用するので非常
に便利である。しかし、製造された素子は、活性領域の
両側の大面積のpnヘテロ接合と、活性領域自身の比較
的小さい領域を通過するpnヘテロ接合との間に生じる
本来的な電位差に依存するか、または、さらに複雑な製
造プロセスを含む。連続発振動作で観測された最も小さ
いしきい電流が11mAであったことが述べられている
が、269素子について測定して得られた値は、17.
9mA以上50.0mA以内の範囲で変化した。これら
の素子の44.6%はしきい電流が45mAを越えてい
た。さらに、光パワー放射はたった15mA程度であっ
た。 【0016】本発明は、すべての成長工程を有機金属気
相エピタキシにより実行することのできる改善された半
導体構造を提供することを目的とする。 【0017】 【課題を解決するための手段】本発明の半導体構造は、
メサ構造が設けられた基板を備え、このメサ構造の最上
層がインジウム・リンInPにより形成された半導体構
造において、メサ構造の側面は実質的に窪みの無い形状
であり、側面は埋め込み層により埋め込まれ、これらの
埋め込み層の最上面はメサ構造の最上面から上方に伸び
て朝顔状の溝を形成する構造であり、埋め込み層は有機
金属エピタキシにより形成された形状的特徴をもつ層で
あることを特徴とする。 【0018】本明細書では、構造または素子の特定の方
向を意味する「上」等の用語を用いて構造および素子を
説明する。このような用語の使用は説明の便利のためで
あり、構造または素子の特定の方向を制限するものでは
ない。 【0019】本発明の半導体構造は、メサ構造の最上部
の材料としてインジウム・リンInPを設けたままで、
すべての成長工程にMOVPEを使用して製造できる利
点がある。インジウム・リンInPは特に良好な光学的
および電気的な閉じ込め特性を示す。 【0020】MOVPEにより埋め込み層を成長させる
ために、メサ構造の側面が実質的に窪んでいないことが
重要である。特に、メサ構造の最上層は、側面に〔11
1〕A面が現れないことが望ましい。双方の側面のどの
部分も、メサ構造の最上面の幅の10%以上に側面から
張り出す(オーバハングとなる)べきではない。さらに
望ましくは、どのようなオーバハングもメサ構造の最上
面の幅の5%以上になってはならず、または、オーバハ
ングが無く、メサ構造の側面が垂直または最上面に向か
って細くなる形状でなければならない。 【0021】このような半導体構造を製造するには、
〔i〕インジウム・リンInP の最上層を含む半導体ウェ
ハ上に有機金属気相成長を抑制する成長抑制材料の層を
堆積させる工程と、〔ii〕上記成長抑制材料を選択的
にエッチングして、上記ウェハの〈110〉結晶方向に
上記成長抑制材料のストライプを形成する工程と、〔i
ii〕上記ストライプの下に、実質的に窪みのない側面
を有するメサ構造を形成する工程と、〔iv〕有機金属
気相エピタキシにより埋め込み層を成長させて上記メサ
構造の側面を埋める工程と、〔v〕上記成長抑制材料の
ストライプを除去する工程とを含むことがよい。 【0022】このようにして初期半導体構造を製造する
ことにより、成長抑制材料のストライプを自己配置(セ
ルフ・アライン)により製造でき、メサ構造上の中央に
配置することができる。 【0023】成長抑制材料としては、例えばシリカを用
いる。 【0024】成長抑制材料は、その幅がメサ構造の最上
面の幅と実質的に等しいことが望ましい。これは、埋め
込み層の成長に有利である。例えば、ストライプは、そ
の幅がメサ構造の最上面の幅より0.4μm以上は広く
ないように、またはメサ構造の最上面の幅より狭くす
る。 【0025】ある場合には、成長抑制材料のストライプ
を実現することが困難である。シリカ等のある種の材料
では、その表面の成長抑制特性を増大させる方法とし
て、600℃以上700℃以下の範囲の温度で少なくと
も1分間、ホスフィンPH3 の存在下に上記表面を置く
方法が提案されている。この方法では、処理時間を3分
または5分以上にすることが望ましい。 【0026】上述の〔ii〕および〔iii〕の工程を
実行するには一以上の方法がある。第一の方法は、
(a)成長抑制材料の層の上にレジスト材料のマスクを
形成する工程と、(b)このマスクを用いて、このマス
クがアンダカットされるように成長抑制材料の層をエッ
チングする工程と、(c)マスクのアンダカットされた
部分が落下して半導体ウェハに接するように、マスクの
レジスト材料を溶融再固化する工程と、(d)レジスト
・マスクを用いて半導体ウェハの基板をエッチングして
メサ構造を形成する工程と、(e)レジスト材料のマス
クを除去する工程とを含む。 【0027】第二の方法は、(f)成長抑制材料の層上
にレジスト材料のマスクを形成する工程と、(g)記成
長抑制材料の層をレジスト材料のマスクにより選択的に
エッチングして二層マスクを形成する工程と、(h)こ
の二層マスクを用いて半導体ウェハをエッチングしてメ
サ構造を形成する工程と、(i)レジスト材料のマスク
を除去する工程とを含み、〔i〕の工程の前に、ウェハ
の最上面を酸化させてこのウェハの最上面と有機金属成
長抑制材料との間に生じる界面の完全性を劣化させる。 【0028】酸化は酸化性の気体または混合気体、例え
ば窒素N2 と酸素O2 との混合気体をウェハの最上面上
に流すことにより実行される。 【0029】本発明の特に重要な応用は、単一伝搬モー
ドで動作するレーザの製造である。これらのレーザは、
光通信システムにおいて非常に重要である。このような
レーザを本発明の方法により製造された半導体構造から
製造でき、メサ構造の最上面の幅を5μm以下に制限す
ることができる。 【0030】本発明の実施例について、単一伝搬モード
の半導体レーザおよびその製造方法を例に、添付図面を
参照して説明する。 【0031】 【発明の実施の形態】図1ないし図5は埋め込み型ダブ
ル・ヘテロ構造の半導体レーザを製造するための方法を
説明する図であり、図6は最終的に得られる構造を示
す。これらの図はそれぞれ、ウェハの一部だけを示し、
その部分を使用するひとつのレーザだけの製造の段階を
示す。これらの図は寸法通りではない。どの図面も断面
を示しているが、明確のためにハッチングは省略した。 【0032】図6を参照すると、完成したレーザは、基
板2上に層状のメサ構造3、4、5を備える。メサ構造
3、4、5の側壁は、最上面15に向かって傾斜してい
る。これらの側壁は埋め込み層8、9により埋め込ま
れ、埋め込み層9の最上面17はメサ構造の最上面15
から上方向に伸びて朝顔形の溝を形成する。 【0033】図1はレーザの製造に使用するためのダブ
ル・ヘテロ構造ウェハを示す。レーザの製造の第一段階
は、このダブル・ヘテロ構造のウェハ1を製造すること
である。ベース層2は、イオウSがドープされた厚さ2
00μm、結晶面が〔100〕のInP層であり、その
n型ドーピング・レベルは約8×1018cm-3である。
ベース層上には、以下の三つの層3、4、5、すなわ
ち、ほぼ2×1018cm-3のn型にイオウSがドープさ
れた厚さ0.5μmのInP層3、0.14μmのドー
プされていないGaInAsP層4、およびほぼ5×1
17cm-3のp型にカドミウムCdがドープされたIn
P層5を成長させる。GaInAsP層4のバンドギャ
ップは、ホトルミネッセンスにより測定され、1.52
μmと等価である。層3、4、5は格子が整合してお
り、通常の成長条件でMOVPEにより成長させた。 【0034】図2は図1に示したウェハから初期半導体
構造を製造する方法を説明する図であり、(a)〜
(f)により各工程を示す。 【0035】図2(a)を参照すると、五番目の層6と
して二酸化ケイ素SiO2 の層を堆積させている。この
層は、化学気相成長(CVD)によるシランSiH4
酸素O2 との混合気体の反応により、100nmないし
300nmの厚さに成長させている。この成長は450
℃で実施される。 【0036】図2(b)を参照すると、ウェイコートW
43(Waycoat W43)というネガ型ホトレジ
ストを用いて、ウェハ1に対して〈110〉方向に伸び
る幅5μmのストライプを含むマスク7を形成する。マ
スク7を通常の方法により露光および現像し、この後
に、次の工程でレジストが持ち上がらないように、15
0℃で45分間ベーキングする。 【0037】図2(c)を参照すると、マスク7を用い
て、秒読み「サイロクス・エッチング(silox etch)」
により、二酸化ケイ素SiO2 (シリカ)をエッチング
する。エッチングは等方的であり、アンダカットと深さ
との比が1:1にアンダカットされる。マスク7は透明
であり、顕微鏡により周期的に観測することによりマス
ク7の下に残っているシリカの量を決定することがで
き、シリカ・ストライプ16が1μm幅になるまでエッ
チングを続ける。このエッチング剤によりシリカだけが
エッチングされ、下の層は影響を受けない。エッチッグ
直後に、標本をデシケータ内に10℃で少なくとも半日
間置き、アンダカットされたレジストの下に閉じ込めら
れた水を除去する。これを実施せずに水が残った場合に
は、次の処理段階の後にレジストの端部が不均一にな
る。 【0038】図2(d)を参照すると、1μm幅のシリ
カ・ストライプ16を密封するため、この標本を150
℃で5分間加熱する。これによりホトレジスト・マスク
7のストライプが軟化して流れ、アンダカットの部分が
半導体表面上に落下し、SiO2 ストライプ16を密封
し、実効的なマスク幅を約5μmに戻す。 【0039】図2(e)を参照すると、次の段階では、
溶融再固化したホトレジストをマスク7′として用い
て、メサ構造のエッチングを行う。ウェハ基板の四元系
層がメサ構造内の活性層を形成する。メサ構造の側部を
滑らかにする必要がある。こうすると、継続する成長の
信頼性および再現性を増大させることができる。さら
に、滑らかな側部により、完成後のレーザの性能が改善
される。メサ構造の側部を滑らかにするために、活性層
を含むダブル・ヘテロ構造ウェハの異なる層2、3、
4、5を、実質的に等しい速度でエッチングするエッチ
ング剤を用いるべきである。本方法では、20℃のメタ
ノールに臭素を 0.2%溶解させたものを用いるが、
他のエンチング剤、例えば酢酸に臭素を溶解させたもの
を使用することもできる。これにより、活性層4の高さ
の肩状部が比較的小さいメサ構造が形成される。 【0040】エッチング中にホトレジスト・マスク7′
がアンダカットされ、その量を再び顕微鏡を使用して監
視する。メサ構造の最上面15が幅1.2μmないし
1.5μmの範囲になるまでエッチングを続ける。この
寸法範囲は、完成したレーザの正しい動作のために必要
である。 【0041】SiO2 のストライプ16およびメサ構造
の寸法は変更することができるが、望ましくは、信頼性
のために、SiO2 のストライプ16の幅は、メサ構造
の最上面15の幅と1.4μmを越えて異なるべきでは
ない。 【0042】メサ構造のエッチングにレジスト・マスク
7′を使用すると、シリカ・マスクとは対照的に、レジ
スト・マスク7′がウェハの材料に強く発着するわけで
はないので、傾斜したメサ構造が形成されると考えられ
る。シリカ・マスクを使用した場合には、側面が大きく
窪んだメサ構造が形成される傾向がある。上記のホトレ
ジスト材料以外のレジスト材料でも満足できるだろう。
ただし、シリカ・ストライプ16を密封するために、加
熱または他の方法により、レジスト・マスク7の材料を
溶融再固化できなければならない。 【0043】図2(f)を参照すると、メサ構造をエッ
チングした後に、ホトレジスト・マスク7′を除去す
る。この除去は、インダスト・リ・ケム・ラボラトリ製
レジスト・ストリップ J100(Indust-Ri-Chem Lab
resist strip J100)およびメタノールを用いて行い、
シリカ・ストライプ16をそのまま残す。次にこの標本
を硫酸H2 SO4 を用いて洗浄し、イオンを除去した水
でリンスし、送風乾燥させた。この段階の標本を初期半
導体構造と呼び、この上に埋め込み層を成長させる。初
期半導体構造はメサ構造が設けられた基板であり、メサ
構造上の中央にシリカのストライプ16が設けられてい
る。 【0044】図3は初期半導体構造を製造する別の方法
を説明する図であり、(a)〜(f)により各工程を示
す。 【0045】この場合にも、図1に示したダブル・ヘテ
ロ構造のウェハ1から開始する。この第二の方法では、
最初の段階にウェハの最上面を酸化し、この後に成長抑
制材料のシリカとの間に生じる界面を無効にする。 【0046】表面を酸化させるために、ウェハ1上に数
分間、一般には10分以下の間、窒素および酸素の混合
気体を流す。1部の酸素O2 に窒素N2 を約5部混合し
た気体が適しているが、気体を流す時間および混合比は
相互に依存し、その組み合わせは一般に実験により定め
られる。例えば、酸素O2 の比率が非常に小さいときに
有効であるかもしれない。 【0047】図3(a)を参照すると、標本に影響しな
いように、ウェハ1の酸化された最上面に直接に0.2
7μmのシリカ6を堆積させる。 【0048】図3(b)を参照すると、ウェイコートの
ネガ型ホトレジストを再び用いて、ウェハ1に対して
〈110〉方向に伸びるストライプを含むマスク7を形
成する。この場合には、ストライプの幅は5μm以下、
例えば4ないし4.5μmとし、メサの深さが1.5μ
mになるようにする。この後に、シリカ層6のエッチン
グに先立って、上述したようにマスクをベーキングす
る。 【0049】図3(c)を参照すると、マスク7を用い
てシリカ層をエッチングし、二層マスク16、7を形成
する。 【0050】図3(d)を参照すると、この段階で、上
述したように臭素Brの2%メタノール溶液を用いてエ
ッチングする。エッチングは、所望の深さが得られるよ
うに、あらかじめ選択された時間にわたり実行する。こ
の結果、メサ構造が二層マスク16、7を保持し、マス
クがメサ構造の側面に張り出す (オーバハングとな
る) 。 【0051】張り出したシリカによりレーザ製造の後の
段階で困難が生じるので、これを除去する。最初に、レ
ジスト・マスク7がシリカ・ストライプ16に密着する
ように標本を再びベークするが、レジスト・マスク7の
プロファイルには特別の変化はない。この後に、張り出
したシリカをこのシリカが表面に出ている下側からエッ
チングするに十分な時間にわたり、標本を緩衝剤が添加
されたフッ化水素HFに浸す。 【0052】図3(e)を参照すると、上述のようにし
て張り出したシリカをエッチングすることにより、シリ
カ・ストライプ16の幅をメサ構造の最上面15の幅よ
りわずかに狭くする。ストライプ16の側面は、レジス
ト・マスク7に向かって外側に傾斜している。この傾斜
の特徴は、レジスト・マスク7をシリカ・ストライプ1
6に密着させる再ベーキングの結果であり、この後に埋
め込み層を成長させるときに有利である。 【0053】図3(f)を参照すると、張り出したシリ
カをエッチングした後に、インダスト・リ・ケム・ラボ
ラトリ製レジスト・ストリップJ100およびメタノー
ルを用いてレジスタ・マスク7を除去する。これによ
り、上部にシリカのストライプ16が設けられたメサ構
造が残り、エッチング端の部分には、メサ構造の最上面
15が少し表面に現れている。 【0054】比較的浅いメサ構造をエッチングするよう
な異なる条件では、シリカ・ストライプ16はメサ構造
からそれほど張り出しておらず、張り出した材料を除去
するための上述のエッチング工程は必要ない場合もあ
る。シリカ・ストライプ16がメサ構造から少し張り出
している場合でも、埋め込み層8、9を適切に成長させ
ることができることがわかった。すなわちシリカ・スト
ライプ16は、埋め込み層8、9を成長させるときに、
メサ構造の近傍の空隙を拡大させることがない。実際上
は、シリカ・ストライプ16の幅を0.4μm以下にす
るか、またはメサ構造の最上面15の幅より狭くするべ
きである。 【0055】初期半導体構造を作成する上述した二つの
方法、すなわち図2および図3をそれぞれ参照して説明
した方法のどちらでも傾斜したメサ構造が得られるが、
メサ構造の側壁が実質的に窪んでいないことだけが必要
である。例えば側面のどの部分も、メサ構造の最上面1
5の幅の10%以上にオーバハングとなってはいけな
い。望ましくは、どのオーバハングもメサ構造の最上面
15の幅の5%以上になってはいけない。メサ構造の側
壁がオーバハングとなっている場合には、その後のMO
VPE工程において、満足な埋め込み層を成長させるこ
とができない。 【0056】図4は埋め込み層が成長した後の初期半導
体構造を含む半導体構造を示す。この工程では、初期半
導体構造上に、埋め込み層8、9、すなわち、ほぼ5×
1017cm-3にカドミウムCdがドープされた0.4
μmの厚さのp型InP層8と、ほぼ1×1017cm-3
にイオウSがドープされた0.8μmの厚さのn型In
P層9とを二段階に成長させる。成長条件は通常のMO
VPEと同じであるが、成長を開始する前に、標本をホ
スフィンPH3 の存在下で650℃で5秒間加熱する。
この処理は、1μm程度の幅でもMOVPE成長抑制材
料となるシリカの作用を増大させるためのものである。 【0057】ホスフィンPH3 の存在下で標本を加熱す
る時間は、その条件により変化することに注意すべきで
ある。例えば、ホスフィンPH3 の濃度が増加した場合
には、時間を3分、さらには1分に減らす。 【0058】得られた層8、9は、図4に示すように、
第一の層8がメサ構造の高さに達するように成長し、第
二の層9が、メサ構造の最上面15のむきだしの部分
に、シリカ・ストライプ16に隣接して成長する。しか
し、これが重要であるが、ホスフィンPH3 の存在下で
シリカ・ストライプ16を処理したので、第二の層9が
メサ構造を覆うことはなく、ストライプ16の両側に外
側に傾斜した端面17が形成され、V型溝の底にストラ
イプ16がむきだしのまま残される。 【0059】シリカ・ストライプ16は、埋め込み層
8、9の形成時に、その表面上のすべての成長を完全に
防ぐわけではないが、第二の埋め込み層9が朝顔状の溝
を形成する量に対して、シリカ・ストライプ16を次の
工程で取り除くことができる程度の量である。 【0060】図5は図4に示した構造を被覆した構造を
示す。埋め込み層8、9が完成したときに、シリカ・ス
トライプ16を除去し、二つのエピタキシャル層、すな
わち被覆層10、11を成長させる。シリカ・ストライ
プ16は、フッ化水素HFの40%水溶液内で除去さ
れ、二つの被覆層10、11は、それ以前のエピタキシ
ャル層と同様に、MOVPEにより成長する。このとき
にも通常の正常条件で実行する。被覆層10、11は、
ほぼ2×1018cm-3にカドミウムCdがドープされた
1μmの厚さのp型InP 層10と、ほぼ4×1019
cm-3に亜鉛Znがドープされた0.15μmの厚さの
p型GaInAs層11とを含む。 【0061】図5に示されているように、被覆層10、
11は、その最上面が、メサ構造およびその隣接する埋
め込み層8、9の領域で平坦な面20となっている。こ
の平坦な面20の幅は、メサ構造の活性層の幅の3倍以
上になっている(平坦な面20は、一般には上述した方
法により形成されるが、必ずしもこの方法により形成す
る必要はない) 。 【0062】再び図6を参照すると、最終的なレーザ構
造は、メサ構造の上のシリカ層12に電極窓18を設
け、この窓18とレーザの反対側の面とに電極13、1
4、19を設ける通常の工程により完成する。窓18に
設けられた電極13、14は、スパッタリングにより形
成され、Ptバリヤ層を含むTiAuトンネリング・シ
ョットキイ電極であり、この一方でレーザの反対側の面
の電極19は、スパッタリングにより形成されたTi−
Au合金電極である。 【0063】この最終的なレーザ構造は、窓18の電極
13、14にヒートシンク(図示せず)をろう付けする
ことにより、このヒートシンク上に取り付けられる。表
面20が平坦であることから、ろう材の必要量は、電極
窓18により形成された段差を埋める程度でよい。この
ようにして、ヒートシンクをメサ構造の半導体材料に近
接させることができる。 【0064】以上の方法により製造されたレーザの典型
的動作特性の例を図7に示す。連続発振動作では、20
℃において15mAのしきい電流が得られ、28mWの
出力パワーが得られた。パルス発振動作では、39mW
の出力パワーが得られた。 【0065】上述の方法により製造されたレーザをさら
に試験したところ、上述のしきい値に矛盾しない6Ωの
微分抵抗が測定され、注入電流が埋め込み層8、9を流
れることによる損失を無視できることが示された。これ
は、埋め込み層8、9のpn接合の位置および完全性が
良好であることを直接に証明する。しきい電流の温度依
存性は、発振波長1.5μmのInGaPレーザに典型
的な50Kの温度におけるTo値により特徴付けられ、
測定されたこのレーザの外部量子効率は20%であっ
た。接合面と直交する方向に38°、平行方向に32°
の円形に近い遠視野像が得られ、本発明の方法が導波路
の大きさを正確に制御できることを反映している。 【0066】図8は完成したレーザの電流パルス変調に
対するパルス応答を示す。この測定は、テクトロニクス
社製S6サンプリング・ヘッドを使用して行った。図8
に示すように、20mAにバイアスし、20mAの電流
で変調された素子のパルス応答は、立ち上がり(10
%)および立ち下がり(90%)時間がそれぞれ750
ピコ秒および1ナノ秒であった。これは、少なくとも5
65メガビット/秒の装置が可能であることを示す。 【0067】本発明の方法を単一のレーザを製造する場
合を参照して説明したが、実際の製造時には、ダブルヘ
テロ構造の共通のウェハを用いて複数のレーザを製造す
ることができる。この方法による大面積化の可能性を研
究するために、レーザのメサ構造が200μmの周期で
並列に間隔をあけて設けられたウェハの4cm2 の領域
から、ランダムに105個のレーザを選択した。個々の
レーザは、劈開およびスクライビングにより得られ、素
子の典型的な寸法は幅200μm、長さ400μmであ
った。81個のレーザが動作した。これらの81個の動
作レーザについて、しきい電流I0 の度数分布を図9に
示す。動作する素子の70%以上、すなわち105個の
標本総数の54%以上は、そのしきい電流が30mA以
下であり、本方法の大規模均一性が明白である。 【0068】以上の説明ではレーザの一つの構造につい
てのみ説明した。他の構造でも有効であるものもあり、
例えば、種々の層の厚さを変化させることもできる。特
に、最初の埋め込み層をより浅く成長させることによ
り、埋め込み層内のpn接合の位置をメサ構造内のpn
接合に近づけることができる。これは、現実には再現性
を得ることが困難となるが、活性層に対してより有効な
電気的閉じ込めを行うことができる。さらに、層数をよ
り少なくまたは多く設けることもでき、例えば、活性層
の上および下に四元系層を付加し、分布帰還格子を設け
ることができる。付加した層を用いて、埋め込み層内に
第二のpn接合を設けることもできる。 【0069】本発明では、メサ構造の最上面内に簡単に
波型を設けることができ、分布帰還レーザとして利用す
ることができる。また、半導体レーザだけでなく、光検
出器、光導波路等の素子構造としても用いることができ
る。 【0070】 【発明の効果】以上説明したように、本発明の半導体構
造は、すべての結晶成長工程を有機金属気層エピタキシ
により実現するのに適した構造であり、大量生産に適し
ている。
【図面の簡単な説明】 【図1】レーザの製造に使用するためのダブル・ヘテロ
構造ウェハを示す図。 【図2】図1に示したウェハから初期半導体構造を製造
する方法を説明する図。 【図3】図1に示したウェハから初期半導体構造を製造
する別の方法を説明する図。 【図4】埋め込み層が成長した後の初期半導体構造を含
む半導体構造を示す図。 【図5】被覆層で被覆された図4の構造を示す図。 【図6】完成したレーザの構造を示す図。 【図7】完成したレーザのバイアス電流に対する出力パ
ワーをmW単位で示すグラフ。 【図8】完成したレーザの電流パルス変調に対するパル
ス応答を示す図。 【図9】複数のレーザについて測定したしきい電流の度
数分布を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホッブス リチャード・イー 英国アイピー13 6エイユー・サフォー ク・エヌアールウッドブリッジ・ブレド フィールド・パンプクローズ1番地 (72)発明者 デブリン ジョン・ダブリュー 英国アイピー2 9エスエクス・イプス ウィッチ・ローワンヘイズクローズ15番 地 (72)発明者 レントン チャールズ・ジー・ディー 英国アイピー23 7エイチゼッド・サフ ォーク・アイ・クランレイグランジ(番 地なし) (56)参考文献 特開 昭60−62180(JP,A) 特開 昭58−157188(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 G02B 6/122 H01L 31/10

Claims (1)

  1. (57)【特許請求の範囲】 1.メサ構造が設けられた基板(2)を備え、 このメサ構造の最上層(5)がインジウム・リンInP
    により形成された半導体構造において、 上記メサ構造の側面は上部よりも下部が細くなるような
    窪みを実質的に含まない形状であり、 上記側面は埋め込み層(8、9 )により埋め込まれ、 これらの埋め込み層の最上面(17)は上記メサ構造の
    最上面(15)から上方に伸びて朝顔状の溝を形成する
    構造であり、 上記埋め込み層(8、9)は有機金属気相エピタキシに
    より形成された形状的特徴をもつ層であることを特徴と
    する半導体構造。 2.メサ構造はその最上面(15)の方向に先が細くな
    る構造である請求項1記載の半導体構造。 3.メサ構造は活性層(4)を含む請求項1または2記
    載の半導体構造。 4.活性層(4)はガリウム・インジウム・ヒ素リンを
    含む請求項3記載の半導体構造。 5.基板(2)は少なくともひとつのインジウム・リン
    層を含む請求項1ないし4のいずれか記載の半導体構
    造。 6.埋め込み層(8、9)はインジウム・リンを含む請
    求項1ないし6のいずれか記載の半導体構造。 7.埋め込み型ヘテロ構造のレーザとして形成された請
    求項1ないし6のいずれか記載の半導体構造。
JP33601895A 1985-07-03 1995-11-29 半導体構造 Expired - Lifetime JP2935415B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8516853 1985-07-03
GB858516853A GB8516853D0 (en) 1985-07-03 1985-07-03 Manufacture of semiconductor structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61503815A Division JP2547001B2 (ja) 1985-07-03 1986-07-03 半導体構造の製造方法

Publications (2)

Publication Number Publication Date
JPH09186402A JPH09186402A (ja) 1997-07-15
JP2935415B2 true JP2935415B2 (ja) 1999-08-16

Family

ID=10581741

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61503815A Expired - Lifetime JP2547001B2 (ja) 1985-07-03 1986-07-03 半導体構造の製造方法
JP33601895A Expired - Lifetime JP2935415B2 (ja) 1985-07-03 1995-11-29 半導体構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61503815A Expired - Lifetime JP2547001B2 (ja) 1985-07-03 1986-07-03 半導体構造の製造方法

Country Status (9)

Country Link
US (2) US4864581A (ja)
EP (1) EP0227783B1 (ja)
JP (2) JP2547001B2 (ja)
CA (1) CA1261483A (ja)
DE (1) DE3689067T2 (ja)
ES (1) ES2000643A6 (ja)
GB (1) GB8516853D0 (ja)
HK (1) HK134996A (ja)
WO (1) WO1987000348A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8622767D0 (en) * 1986-09-22 1986-10-29 British Telecomm Semiconductor structures
US5145807A (en) * 1988-05-11 1992-09-08 Mitsubishi Kasei Corporation Method of making semiconductor laser devices
US5045496A (en) * 1988-05-13 1991-09-03 Rockwell International Corporation Semi-insulating cobalt doped indium phosphide grown by MOCVD
US5111469A (en) * 1989-08-15 1992-05-05 Sony Corporation Semiconductor laser
JP2827326B2 (ja) * 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
DE3934998A1 (de) * 1989-10-20 1991-04-25 Standard Elektrik Lorenz Ag Elektrisch wellenlaengenabstimmbarer halbleiterlaser
US5179040A (en) * 1990-07-16 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor laser device
JPH0474488A (ja) * 1990-07-16 1992-03-09 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP3108183B2 (ja) * 1992-02-10 2000-11-13 古河電気工業株式会社 半導体レーザ素子とその製造方法
US5307357A (en) * 1992-11-05 1994-04-26 International Business Machines Corporation Protection means for ridge waveguide laser structures using thick organic films
JPH0722691A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 半導体レーザとその製造方法
JP2960838B2 (ja) * 1993-07-30 1999-10-12 シャープ株式会社 半導体装置及びその製造方法
US5721751A (en) * 1993-10-28 1998-02-24 Nippon Telegraph & Telephone Corporation Semiconductor laser
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法
US5663976A (en) * 1995-10-16 1997-09-02 Northwestern University Buried-ridge laser device
SE9700931D0 (sv) * 1997-03-14 1997-03-14 Ericsson Telefon Ab L M Buried heterostructure laser
US6141365A (en) * 1997-12-31 2000-10-31 Lasertron Semiconductor laser with kink suppression layer
JP3535002B2 (ja) * 1998-02-09 2004-06-07 日本電信電話株式会社 半導体レ―ザの良否判別法
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
US6365968B1 (en) 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US7431923B2 (en) * 2005-01-03 2008-10-07 Arius Research Inc. Cytotoxicity mediation of cells evidencing surface expression of CD63
US7442777B2 (en) * 2000-11-29 2008-10-28 Arius Research Inc. Cytotoxicity mediation of cells evidencing surface expression of CD63
JP4627132B2 (ja) * 2001-09-13 2011-02-09 シャープ株式会社 半導体レーザ装置および光ディスク記録再生装置
JP2003234541A (ja) * 2001-12-07 2003-08-22 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
US7494919B2 (en) * 2005-01-12 2009-02-24 International Business Machines Corporation Method for post lithographic critical dimension shrinking using thermal reflow process
JP4853008B2 (ja) * 2005-12-14 2012-01-11 住友電気工業株式会社 半導体光素子を作製する方法
JP5653609B2 (ja) * 2008-12-01 2015-01-14 古河電気工業株式会社 光半導体装置、光ファイバ増幅器用励起光源及び光半導体装置の製造方法
WO2013103930A2 (en) * 2012-01-06 2013-07-11 1366 Technologies, Inc. Methods to selectively treat portions of a surface using a self-registering mask
WO2020026330A1 (ja) * 2018-07-31 2020-02-06 三菱電機株式会社 半導体レーザ装置の製造方法、および半導体レーザ装置
JP7076572B2 (ja) * 2018-11-19 2022-05-27 三菱電機株式会社 光半導体装置および光半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425650A (en) * 1980-04-15 1984-01-10 Nippon Electric Co., Ltd. Buried heterostructure laser diode
GB2115608B (en) * 1982-02-24 1985-10-30 Plessey Co Plc Semi-conductor lasers
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
JPS5957486A (ja) * 1982-09-27 1984-04-03 Nec Corp 埋め込み形半導体レ−ザ
JPS59129486A (ja) * 1983-01-14 1984-07-25 Toshiba Corp 半導体レーザ装置の製造方法
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
JPS6062180A (ja) * 1983-09-16 1985-04-10 Oki Electric Ind Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
US4864581A (en) 1989-09-05
US4935936A (en) 1990-06-19
HK134996A (en) 1996-08-02
EP0227783B1 (en) 1993-09-22
GB8516853D0 (en) 1985-08-07
DE3689067T2 (de) 1994-04-28
JPH09186402A (ja) 1997-07-15
WO1987000348A1 (en) 1987-01-15
CA1261483A (en) 1989-09-26
ES2000643A6 (es) 1988-03-16
JP2547001B2 (ja) 1996-10-23
JPS63500279A (ja) 1988-01-28
DE3689067D1 (de) 1993-10-28
EP0227783A1 (en) 1987-07-08

Similar Documents

Publication Publication Date Title
JP2935415B2 (ja) 半導体構造
JPH05304337A (ja) 半導体素子の製造方法
JPH06237046A (ja) Rwg型半導体レーザー装置及び製造方法
US5023880A (en) Semiconductor laser device
JP4158383B2 (ja) 半導体光集積素子
JP3053357B2 (ja) 平面埋込型レーザダイオードの製造方法
US5748659A (en) Semiconductor laser device
JPH06314841A (ja) 半導体レーザ及びその製造方法
JP2003283047A (ja) リッジ導波路型分布帰還レーザ
US5518954A (en) Method for fabricating a semiconductor laser
JPH0645687A (ja) 光半導体素子の製造方法
US5887011A (en) Semiconductor laser
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JPS6258692A (ja) 半導体発光装置の製造方法
JPH0530315B2 (ja)
KR101660733B1 (ko) 질화물 반도체 소자 및 그 제조방법
JPH05190977A (ja) 半導体レーザ
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
KR100265801B1 (ko) 레이저 다이오드 및 그의 제조 방법
JPS6361793B2 (ja)
CN118117442A (zh) Vcsel器件的制作方法及vcsel器件
JP2736382B2 (ja) 埋め込み型半導体レーザおよびその製造方法
KR100259006B1 (ko) 반도체 레이저소자의 제조방법
KR19980084828A (ko) 반도체 레이저 다이오드 및 그 제조방법
JPS5961085A (ja) 半導体レ−ザの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term