JP2000193813A - 回折格子の形成方法、回折格子及び光半導体素子 - Google Patents
回折格子の形成方法、回折格子及び光半導体素子Info
- Publication number
- JP2000193813A JP2000193813A JP37161198A JP37161198A JP2000193813A JP 2000193813 A JP2000193813 A JP 2000193813A JP 37161198 A JP37161198 A JP 37161198A JP 37161198 A JP37161198 A JP 37161198A JP 2000193813 A JP2000193813 A JP 2000193813A
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- forming
- resist
- substrate
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、工程数の少ないプロセスによっ
て、高さの異なる回折格子を作製できる、回折格子の形
成方法、回折格子及び光半導体素子を提供する。 【解決手段】 本発明に係る回折格子の形成方法は、周
期的な凹凸を有する回折格子の形成方法において、基板
上に周期が一定で被覆幅の異なるストライプ状のマスク
パターンを形成する工程と、前記基板を構成する材料に
対して化学的異方選択性を有するエッチング方法を用い
て前記マスクパターンを該基板に転写する工程と、を少
なくとも備えたことを特徴とする。好適には、前記被覆
幅の異なるストライプ状のマスクパターンは、電子ビー
ム露光法を用い、ドーズ量を変化させることによって形
成される。また前記マスクパターンは、回折格子部分を
なすレジスト被覆領域を該レジストで被覆されていない
領域で囲み、該レジスト被覆領域を各々孤立させること
によって形成される形態が好ましい。
て、高さの異なる回折格子を作製できる、回折格子の形
成方法、回折格子及び光半導体素子を提供する。 【解決手段】 本発明に係る回折格子の形成方法は、周
期的な凹凸を有する回折格子の形成方法において、基板
上に周期が一定で被覆幅の異なるストライプ状のマスク
パターンを形成する工程と、前記基板を構成する材料に
対して化学的異方選択性を有するエッチング方法を用い
て前記マスクパターンを該基板に転写する工程と、を少
なくとも備えたことを特徴とする。好適には、前記被覆
幅の異なるストライプ状のマスクパターンは、電子ビー
ム露光法を用い、ドーズ量を変化させることによって形
成される。また前記マスクパターンは、回折格子部分を
なすレジスト被覆領域を該レジストで被覆されていない
領域で囲み、該レジスト被覆領域を各々孤立させること
によって形成される形態が好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、回折格子の形成方
法、回折格子及び光半導体素子に係る。より詳細には、
工程数の少ないプロセスによって、高さの異なる回折格
子を作製できる、回折格子の形成方法、回折格子及び光
半導体素子に関する。
法、回折格子及び光半導体素子に係る。より詳細には、
工程数の少ないプロセスによって、高さの異なる回折格
子を作製できる、回折格子の形成方法、回折格子及び光
半導体素子に関する。
【０００２】
【従来の技術】近年、光通信や光情報処理の光源として
スペクトル幅が狭く、単一モード動作を行う分布帰還
（ＤＦＢ）型半導体レーザが用いられるようになってき
ている。この分布掃還（ＤＦＢ）型半導体レーザの特
性、特に軸方向の電界強度分布の改善を目的として、不
均一な結合係数を有する回折格子の形成が試みられてい
る。
スペクトル幅が狭く、単一モード動作を行う分布帰還
（ＤＦＢ）型半導体レーザが用いられるようになってき
ている。この分布掃還（ＤＦＢ）型半導体レーザの特
性、特に軸方向の電界強度分布の改善を目的として、不
均一な結合係数を有する回折格子の形成が試みられてい
る。
【０００３】特開平８−２７９６５１号公報には、共振
器の前面側の回折格子の高さを後面側の回折格子よりも
高くし、結合係数を前面側で大きくする事で共振器長方
向の電界分布を平坦化し、アナログ変調歪みが低滅でき
ることが記載されている。同公報による高さの異なる回
折格子の形成方法を、図５を用いて説明する。
器の前面側の回折格子の高さを後面側の回折格子よりも
高くし、結合係数を前面側で大きくする事で共振器長方
向の電界分布を平坦化し、アナログ変調歪みが低滅でき
ることが記載されている。同公報による高さの異なる回
折格子の形成方法を、図５を用いて説明する。
【０００４】まず、基板６００上に周期２０２．５ｎｍ
のレジストパターン６０２を形成する［図５（ａ）］。
次に、このパターニングされたフォトレジスト６０２を
マスクとしてエッチングを行い、高さ１０ｎｍの回折格
子６０８ａを形成する［図５（ｂ）］。次いで、ポジ型
レジスト６０４を塗布し、回折格子の一部の領域にのみ
露光するようなマスク６０７を用いて露光・現像を行う
［図５（ｃ）］。こうして、ネガ型とポジ型の各フォト
レジスト６０２、６０４が重積された領域が存在するレ
ジストパターン６０６を形成する［図５（ｄ）］。しか
る後に、このレジストパターン６０６をマスクとして先
に形成した高さ１０ｎｍの回折格子６０８ａの一部分に
対してのみ更にエッチングを行った後、レジストパター
ン６０６を除去することにより、部分的に高さの高い
（同公報では２２ｎｍとしている）回折格子６０８ｂを
形成する［図５（ｅ）］。
のレジストパターン６０２を形成する［図５（ａ）］。
次に、このパターニングされたフォトレジスト６０２を
マスクとしてエッチングを行い、高さ１０ｎｍの回折格
子６０８ａを形成する［図５（ｂ）］。次いで、ポジ型
レジスト６０４を塗布し、回折格子の一部の領域にのみ
露光するようなマスク６０７を用いて露光・現像を行う
［図５（ｃ）］。こうして、ネガ型とポジ型の各フォト
レジスト６０２、６０４が重積された領域が存在するレ
ジストパターン６０６を形成する［図５（ｄ）］。しか
る後に、このレジストパターン６０６をマスクとして先
に形成した高さ１０ｎｍの回折格子６０８ａの一部分に
対してのみ更にエッチングを行った後、レジストパター
ン６０６を除去することにより、部分的に高さの高い
（同公報では２２ｎｍとしている）回折格子６０８ｂを
形成する［図５（ｅ）］。
【０００５】しかしながら、上記公報に開示された回折
格子の形成方法には以下に示すような問題点が存在す
る。
格子の形成方法には以下に示すような問題点が存在す
る。
【０００６】（１）まずネガ型レジストを用いてフォト
リソ及びエッチングを行い、しかる後にポジ型レジスト
を用いてフォトリソ及びエッチングを行わなければなら
ず、通常の回折格子形成工程に比べてフォトリソ及びエ
ッチングの工程が増加しており、煩雑であり、製造時問
の長時間化や歩留まりの低下、ひいては製造コストの著
しい増大を引き起こす。
リソ及びエッチングを行い、しかる後にポジ型レジスト
を用いてフォトリソ及びエッチングを行わなければなら
ず、通常の回折格子形成工程に比べてフォトリソ及びエ
ッチングの工程が増加しており、煩雑であり、製造時問
の長時間化や歩留まりの低下、ひいては製造コストの著
しい増大を引き起こす。
【０００７】（２）この手法を用いて高さが数段階変化
するような回折格子を形成する為には高さの数だけフォ
トリソ及びエッチング工程が増加し、上記（１）の問題
点がさらに顕在化する。
するような回折格子を形成する為には高さの数だけフォ
トリソ及びエッチング工程が増加し、上記（１）の問題
点がさらに顕在化する。
【０００８】（３）いったん形成された回折格子に対し
て一部分のみエッチングを行うために、最初に形成した
回折格子の周期に比べて大きな周期でエッチングマスク
を回折格子上に形成しているので、後で形成した大きい
パターン近傍では回折格子の深さが大きいパターンの影
響を受けて、大きいパターンの近傍では深さが深くなっ
てしまう。しかし、同公報ではこの点について何ら記載
されていない。
て一部分のみエッチングを行うために、最初に形成した
回折格子の周期に比べて大きな周期でエッチングマスク
を回折格子上に形成しているので、後で形成した大きい
パターン近傍では回折格子の深さが大きいパターンの影
響を受けて、大きいパターンの近傍では深さが深くなっ
てしまう。しかし、同公報ではこの点について何ら記載
されていない。
【０００９】
【発明が解決しようとする課題】本発明の目的は、上記
問題点を鑑みて為されたものであり、工程数の少ないプ
ロセスによって、高さの異なる回折格子を作製できる、
回折格子の形成方法、回折格子及び光半導体素子を提供
することである。
問題点を鑑みて為されたものであり、工程数の少ないプ
ロセスによって、高さの異なる回折格子を作製できる、
回折格子の形成方法、回折格子及び光半導体素子を提供
することである。
【００１０】
【課題を解決するための手段】本発明に係る回折格子の
形成方法は、周期的な凹凸を有する回折格子の形成方法
において、基板上に周期が一定で被覆幅の異なるストラ
イプ状のマスクパターンを形成する工程と、前記基板を
構成する材料に対して化学的異方選択性を有するエッチ
ング方法を用いて前記マスクパターンを該基板に転写す
る工程と、を少なくとも備えたことを特徴とする。
形成方法は、周期的な凹凸を有する回折格子の形成方法
において、基板上に周期が一定で被覆幅の異なるストラ
イプ状のマスクパターンを形成する工程と、前記基板を
構成する材料に対して化学的異方選択性を有するエッチ
ング方法を用いて前記マスクパターンを該基板に転写す
る工程と、を少なくとも備えたことを特徴とする。
【００１１】上記構成の方法によれば、周期が一定で被
覆幅の異なるストライプ状のマスクパターンを基板上に
設け、該基板を構成する材料に対して化学的異方選択性
を有するエッチングを行うため、エッチングの深さがマ
スクパターンに依存して得られる。従って、一回のフォ
トリソ工程とエッチング工程からなる簡単なプロセスに
よって、高さの異なる回折格子を作製することができ
る。
覆幅の異なるストライプ状のマスクパターンを基板上に
設け、該基板を構成する材料に対して化学的異方選択性
を有するエッチングを行うため、エッチングの深さがマ
スクパターンに依存して得られる。従って、一回のフォ
トリソ工程とエッチング工程からなる簡単なプロセスに
よって、高さの異なる回折格子を作製することができ
る。
【００１２】以下では、本発明に係る回折格子の形成方
法を示した概念図である図１を用い、上記作用について
詳しく説明する。
法を示した概念図である図１を用い、上記作用について
詳しく説明する。
【００１３】まず、図１（ａ）に示すように、例えばＩ
ｎＰからなる基板１００上に周期が一定で被覆幅の異な
るマスクパターン１０４を形成する。光半導体素子で使
用される回折格子のような微細な周期を作製する際は、
このような被覆幅の異なるパターンを形成するためには
電子ビーム露光法が好適である。ドーズ量（電子照射
量）を変化させてパターン描画を行い、電子ビーム照射
の近接効果を積極的に利用することによって、所望のパ
ターンを形成することが可能である。
ｎＰからなる基板１００上に周期が一定で被覆幅の異な
るマスクパターン１０４を形成する。光半導体素子で使
用される回折格子のような微細な周期を作製する際は、
このような被覆幅の異なるパターンを形成するためには
電子ビーム露光法が好適である。ドーズ量（電子照射
量）を変化させてパターン描画を行い、電子ビーム照射
の近接効果を積極的に利用することによって、所望のパ
ターンを形成することが可能である。
【００１４】次に、得られた被覆幅の異なるマスクパタ
ーンを用いて基板１００に対してエッチングを行うが、
その際、図１（ｂ）に示すように回折格子の断面形状が
メサ状になるようにパターン形成方向及びエッチング方
法を選択する。このメサ形状は基板の結晶面に対してエ
ッチング速度が異なる為に生じ、いったんエッチング速
度の遅い結晶面が露出するとこの形状を保ちながらエッ
チングが進行し、またマスクパターンによって被覆され
ている部分にもアンダーカットが進行するために適当な
時間エッチングを行えば図１（ｃ）に示すようにマスク
の被覆領域の回折格子と垂直な方向への長さに対応した
深さを有する回折格子が形成される。また、このとき、
エッチングマスクとして用いる材料と基板との密着性も
深く関連している。
ーンを用いて基板１００に対してエッチングを行うが、
その際、図１（ｂ）に示すように回折格子の断面形状が
メサ状になるようにパターン形成方向及びエッチング方
法を選択する。このメサ形状は基板の結晶面に対してエ
ッチング速度が異なる為に生じ、いったんエッチング速
度の遅い結晶面が露出するとこの形状を保ちながらエッ
チングが進行し、またマスクパターンによって被覆され
ている部分にもアンダーカットが進行するために適当な
時間エッチングを行えば図１（ｃ）に示すようにマスク
の被覆領域の回折格子と垂直な方向への長さに対応した
深さを有する回折格子が形成される。また、このとき、
エッチングマスクとして用いる材料と基板との密着性も
深く関連している。
【００１５】また、前記マスクパターンは、回折格子部
分をなすレジスト被覆領域を該レジストで被覆されてい
ない領域で囲み、該レジスト被覆領域を各々孤立させる
ことによって形成されたので、回折格子の周辺部におい
ても所望の深さの回折格子を作製することができる。
分をなすレジスト被覆領域を該レジストで被覆されてい
ない領域で囲み、該レジスト被覆領域を各々孤立させる
ことによって形成されたので、回折格子の周辺部におい
ても所望の深さの回折格子を作製することができる。
【００１６】本発明に係る第一の光半導体素子は、上述
した回折格子の形成方法により作製された回折格子を備
えたことを特徴とする。
した回折格子の形成方法により作製された回折格子を備
えたことを特徴とする。
【００１７】本発明に係る回折格子は、周期的な凹凸を
有する回折格子において、前記凹凸の周期が一定であ
り、凸部と凹部のストライプ幅の割合及び凸部に対する
凹部の深さが不均一な構造からなるので、分布掃還（Ｄ
ＦＢ）型半導体レーザの特性、特に軸方向の電界強度分
布の改善を目的として利用できる、不均一な結合係数を
有する回折格子が得られる。その際、前記深さを前記ス
トライプ幅の割合に対応して変化させることにより、そ
の作用を高めることができる。
有する回折格子において、前記凹凸の周期が一定であ
り、凸部と凹部のストライプ幅の割合及び凸部に対する
凹部の深さが不均一な構造からなるので、分布掃還（Ｄ
ＦＢ）型半導体レーザの特性、特に軸方向の電界強度分
布の改善を目的として利用できる、不均一な結合係数を
有する回折格子が得られる。その際、前記深さを前記ス
トライプ幅の割合に対応して変化させることにより、そ
の作用を高めることができる。
【００１８】本発明に係る第二の光半導体素子は、上記
回折格子を備えたことを特徴とする。
回折格子を備えたことを特徴とする。
【００１９】
【発明の実施の形態】以下では、本発明に係る回折格子
の形成方法について、図面を参照して述べる。
の形成方法について、図面を参照して述べる。
【００２０】（第一の実施の形態）第一の実施形態は、
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
光半導体素子の製造に利用した一例である。以下では、
図２を参照して説明するが、括弧付きの番号は作製手順
を示す。
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
光半導体素子の製造に利用した一例である。以下では、
図２を参照して説明するが、括弧付きの番号は作製手順
を示す。
【００２１】（１）まず、図２（ａ）に示すようにＩｎ
Ｐからなる基板１００上に電子線レジスト１０２を２０
０ｎｍの厚さに均一に塗布した。この電子線レジストと
して本例では日本ゼオン社製のポジ型レジストであるＺ
ＥＰ５２０を用いた。
Ｐからなる基板１００上に電子線レジスト１０２を２０
０ｎｍの厚さに均一に塗布した。この電子線レジストと
して本例では日本ゼオン社製のポジ型レジストであるＺ
ＥＰ５２０を用いた。
【００２２】（２）次に、図２（ｂ）に示すように電子
ビーム露光を行い、現像してレジストの線幅の異なる回
折格子パターンを形成した。レジストパターンは［０１
１］方向に平行なストライプパターンとし、この回折格
子の周期は２４０ｎｍとした。また、電子ビームを用い
てパターンを描画する際に、ドーズ量（電子照射量）を
変化させてレジスト線幅の異なるパターンを得た。ドー
ズ量を０．３２ｎＣ／ｃｍから０．４５ｎＣ／ｃｍの範
囲で変えることによって、レジスト線幅として７０ｎｍ
から１４５ｎｍを得ることができた。
ビーム露光を行い、現像してレジストの線幅の異なる回
折格子パターンを形成した。レジストパターンは［０１
１］方向に平行なストライプパターンとし、この回折格
子の周期は２４０ｎｍとした。また、電子ビームを用い
てパターンを描画する際に、ドーズ量（電子照射量）を
変化させてレジスト線幅の異なるパターンを得た。ドー
ズ量を０．３２ｎＣ／ｃｍから０．４５ｎＣ／ｃｍの範
囲で変えることによって、レジスト線幅として７０ｎｍ
から１４５ｎｍを得ることができた。
【００２３】（３）しかる後にこのレジストパターンを
マスクとし、臭化水素系エッチャントを用いて２０秒間
のエッチングを行った。その後、基板１００上の電子線
レジスト１０２をアセトンを用いて剥離し、図２（ｃ）
のような高さが３０ｎｍから８０ｎｍに渡って変化して
いる回折格子１０６を得た。しかしながら回折格子パタ
ーンの数μｍ程度の周辺部では所望の高さよりも高くな
っていた。
マスクとし、臭化水素系エッチャントを用いて２０秒間
のエッチングを行った。その後、基板１００上の電子線
レジスト１０２をアセトンを用いて剥離し、図２（ｃ）
のような高さが３０ｎｍから８０ｎｍに渡って変化して
いる回折格子１０６を得た。しかしながら回折格子パタ
ーンの数μｍ程度の周辺部では所望の高さよりも高くな
っていた。
【００２４】尚、本例では電子線レジストとして日本ゼ
オン社製ＺＥＰ５２０を用いているが、これに限定され
るものではなく、ＰＭＭＡレジストなどを用いる場合で
も同様に適用可能である。使用するレジストの感度など
に応じてドーズ量を適宜選択すれば良い。また、エッチ
ャントとして臭化水素系エッチャントを用いているが、
基板材料によって適宜選択すれば良く、本例に限定され
るものではない。
オン社製ＺＥＰ５２０を用いているが、これに限定され
るものではなく、ＰＭＭＡレジストなどを用いる場合で
も同様に適用可能である。使用するレジストの感度など
に応じてドーズ量を適宜選択すれば良い。また、エッチ
ャントとして臭化水素系エッチャントを用いているが、
基板材料によって適宜選択すれば良く、本例に限定され
るものではない。
【００２５】（第二の実施の形態）第二の実施形態は、
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
光半導体素子の製造に利用した他の一例であり、回折格
子パターンの周辺に電子ビーム露光を行って周辺部にレ
ジストのない領域を設け、回折格子部分のレジストパタ
ーンを完全に孤立させた点が第一の実施形態と異なる。
以下では、図３を参照して説明するが、括弧付きの番号
は作製手順を示す。
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
光半導体素子の製造に利用した他の一例であり、回折格
子パターンの周辺に電子ビーム露光を行って周辺部にレ
ジストのない領域を設け、回折格子部分のレジストパタ
ーンを完全に孤立させた点が第一の実施形態と異なる。
以下では、図３を参照して説明するが、括弧付きの番号
は作製手順を示す。
【００２６】（１）まず、図３（ａ）に示すようにＩｎ
Ｐ基板１００上に電子線レジスト１０２を２００ｎｍの
厚さに均一に塗布した。この電子線レジストとして本例
では日本ゼオン社製のポジ型レジストであるＺＥＰ５２
０を用いた。
Ｐ基板１００上に電子線レジスト１０２を２００ｎｍの
厚さに均一に塗布した。この電子線レジストとして本例
では日本ゼオン社製のポジ型レジストであるＺＥＰ５２
０を用いた。
【００２７】（２）次に、図３（ｂ）に示すように電子
ビーム露光を行い、レジスト１０２を現像することによ
って、線幅の異なる回折格子として機能するレジストパ
ターン１０４を形成した。このレジストパターン１０４
は［０１１］方向に平行なストライプパターンとし、回
折格子の周期は２４０ｎｍとした。また、電子ビームを
用いてパターンを描画する際に、ドーズ量（電子照射
量）を変化させてレジスト線幅の異なるパターンを得
た。ドーズ量を０．３２ｎＣ／ｃｍから０．４５ｎＣ／
ｃｍの範囲で変えることによって、レジスト線幅として
７０ｎｍから１４５ｎｍを得ることができた。
ビーム露光を行い、レジスト１０２を現像することによ
って、線幅の異なる回折格子として機能するレジストパ
ターン１０４を形成した。このレジストパターン１０４
は［０１１］方向に平行なストライプパターンとし、回
折格子の周期は２４０ｎｍとした。また、電子ビームを
用いてパターンを描画する際に、ドーズ量（電子照射
量）を変化させてレジスト線幅の異なるパターンを得
た。ドーズ量を０．３２ｎＣ／ｃｍから０．４５ｎＣ／
ｃｍの範囲で変えることによって、レジスト線幅として
７０ｎｍから１４５ｎｍを得ることができた。
【００２８】（３）また、この回折格子であるレジスト
パターン１０４の周辺に電子ビーム露光を行って周辺部
にレジストのない領域（すなわち、ＩｎＰ基板１００が
露出した領域）を設け、図３（ｃ）に示すように回折格
子部分のレジストパターンを完全に孤立させた。但し、
図３（ｃ）のみレジストパターンを基板の上空から見た
模式的な平面図であり、レジスト１０２によって被覆さ
れている部分と基板１００が露出している部分があるこ
とを示している。回折格子として機能するレジストパタ
ーン１０４周辺に設けた基板１００が露出している領域
の幅Ｗ１及びＷ２は本例では共に５μｍとしたが、これ
は使用するエッチャント、もしくはエッチング方法によ
って変わり得るものであり、この数値に限定されるもの
ではない。
パターン１０４の周辺に電子ビーム露光を行って周辺部
にレジストのない領域（すなわち、ＩｎＰ基板１００が
露出した領域）を設け、図３（ｃ）に示すように回折格
子部分のレジストパターンを完全に孤立させた。但し、
図３（ｃ）のみレジストパターンを基板の上空から見た
模式的な平面図であり、レジスト１０２によって被覆さ
れている部分と基板１００が露出している部分があるこ
とを示している。回折格子として機能するレジストパタ
ーン１０４周辺に設けた基板１００が露出している領域
の幅Ｗ１及びＷ２は本例では共に５μｍとしたが、これ
は使用するエッチャント、もしくはエッチング方法によ
って変わり得るものであり、この数値に限定されるもの
ではない。
【００２９】（４）しかる後にレジストパターン１０４
をマスクとし、臭化水素系エッチャントを用いて２０秒
間のエッチングを行った。その後、基板上のレジストを
アセトンを用いて剥離し、図３（ｄ）のような高さが３
０ｎｍから８０ｎｍにわたって変化している回折格子１
０６を得た。また、回折格子近傍に５μｍ幅の基板露出
部を設けたことで、回折格子の周辺部においても所望の
深さの回折格子を得ることができた。
をマスクとし、臭化水素系エッチャントを用いて２０秒
間のエッチングを行った。その後、基板上のレジストを
アセトンを用いて剥離し、図３（ｄ）のような高さが３
０ｎｍから８０ｎｍにわたって変化している回折格子１
０６を得た。また、回折格子近傍に５μｍ幅の基板露出
部を設けたことで、回折格子の周辺部においても所望の
深さの回折格子を得ることができた。
【００３０】（第三の実施の形態）第三の実施形態は、
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
分布帰還型半導体レーザの製造に利用した一例である。
以下では、図４を参照して説明するが、括弧付きの番号
は作製手順を示す。
本発明に係る回折格子の形成方法を、１．５５μｍ帯の
分布帰還型半導体レーザの製造に利用した一例である。
以下では、図４を参照して説明するが、括弧付きの番号
は作製手順を示す。
【００３１】（１）まず、第二の実施形態と同様にして
基板１００上に深さの異なる回折格子１０６を形成し
た。
基板１００上に深さの異なる回折格子１０６を形成し
た。
【００３２】（２）次に、グレーティング加工された基
板１００上に結晶の再成長を行った。再成長方法として
はＭＯＣＶＤ法を用い、まず、ｎ型ＩｎＰからなるクラ
ッド層１０８を形成する。必要に応じて、再成長を開始
する前に、サーマルクリーニングを行なったり超格子バ
ッファ層（不図示）を挿入するなどの工夫を併用しても
よい。続けて、ノンドープＩｎＧａＡｓＰからなる活性
層１１０（バンドギャップ波長：λｇ＝１．５μｍ）、
ｐ型ＩｎＰからなるクラッド層１１２、最後にｐ型Ｉｎ
ＧａＡｓＰからなるキャップ層１１４を形成して、一連
の再成長エピタキシャルプロセスを終えた。
板１００上に結晶の再成長を行った。再成長方法として
はＭＯＣＶＤ法を用い、まず、ｎ型ＩｎＰからなるクラ
ッド層１０８を形成する。必要に応じて、再成長を開始
する前に、サーマルクリーニングを行なったり超格子バ
ッファ層（不図示）を挿入するなどの工夫を併用しても
よい。続けて、ノンドープＩｎＧａＡｓＰからなる活性
層１１０（バンドギャップ波長：λｇ＝１．５μｍ）、
ｐ型ＩｎＰからなるクラッド層１１２、最後にｐ型Ｉｎ
ＧａＡｓＰからなるキャップ層１１４を形成して、一連
の再成長エピタキシャルプロセスを終えた。
【００３３】但し、本例においては再成長方法としては
ＭＯＣＶＤ法を用いたが、本発明における再成長方法は
これに限定されるものではない。他のＬＰＥ法、ＭＢＥ
法などの方法を用いて同様の再成長ができることは言う
までもなく、必要に応じて適当な方法を適宜選択して用
いれば良い。
ＭＯＣＶＤ法を用いたが、本発明における再成長方法は
これに限定されるものではない。他のＬＰＥ法、ＭＢＥ
法などの方法を用いて同様の再成長ができることは言う
までもなく、必要に応じて適当な方法を適宜選択して用
いれば良い。
【００３４】（３）次に、チャンネル導波路を形成する
ため、フォトリソグラフィーによりストライプマスクを
形成し、ＲＩＢＥによってメサ形状のチャンネルストラ
イプを形成した。
ため、フォトリソグラフィーによりストライプマスクを
形成し、ＲＩＢＥによってメサ形状のチャンネルストラ
イプを形成した。
【００３５】（４）次に、ストライプ周辺のみをＭＯＣ
ＶＤ法により選択成長させ、横方向の電流狭窄層（不図
示）で埋め込みを行った。
ＶＤ法により選択成長させ、横方向の電流狭窄層（不図
示）で埋め込みを行った。
【００３６】（５）最後に、基板１００を所望の厚さに
ラッピング研磨した後、上部電極１１６、下部電極１１
８としてＡｕ膜と（Ａｕ−Ｚｎ）膜を積層させた金属膜
を蒸着し、これらをアロイ処理しオーミック化を行っ
た。
ラッピング研磨した後、上部電極１１６、下部電極１１
８としてＡｕ膜と（Ａｕ−Ｚｎ）膜を積層させた金属膜
を蒸着し、これらをアロイ処理しオーミック化を行っ
た。
【００３７】（６）上記工程（１）〜（５）によって得
られた試料をバー状に劈開してから、ＥＢ蒸着を用いて
後端面には高反射膜１２０を、前端面には低反射膜１２
２を形成した。その後、チップ化し、ステムにダイボン
ディング、ワイヤボンディングを施し、半導体レーザデ
バイスを完成させた。
られた試料をバー状に劈開してから、ＥＢ蒸着を用いて
後端面には高反射膜１２０を、前端面には低反射膜１２
２を形成した。その後、チップ化し、ステムにダイボン
ディング、ワイヤボンディングを施し、半導体レーザデ
バイスを完成させた。
【００３８】上記工程により作製した回折格子はその深
さが変化しており、結合係数が共振器の軸方向に変化し
ているために、電界強度分布が平坦化され、アナログ変
調歪みの低減が確認された。
さが変化しており、結合係数が共振器の軸方向に変化し
ているために、電界強度分布が平坦化され、アナログ変
調歪みの低減が確認された。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
一回のフォトリソ工程とエッチング工程からなる簡単な
プロセスによって、高さの異なる回折格子を作製でき
る、回折格子の形成方法、回折格子及び光半導体素子の
提供が可能となる。
一回のフォトリソ工程とエッチング工程からなる簡単な
プロセスによって、高さの異なる回折格子を作製でき
る、回折格子の形成方法、回折格子及び光半導体素子の
提供が可能となる。
【図１】本発明に係る回折格子の形成方法を示した概念
図である。
図である。
【図２】本発明に係る回折格子の形成方法を、１．５５
μｍ帯の光半導体素子の製造に利用した一例を示す模式
的な断面図である。
μｍ帯の光半導体素子の製造に利用した一例を示す模式
的な断面図である。
【図３】本発明に係る回折格子の形成方法を、１．５５
μｍ帯の光半導体素子の製造に利用した他の一例を示す
模式的な断面図及び平面図である。
μｍ帯の光半導体素子の製造に利用した他の一例を示す
模式的な断面図及び平面図である。
【図４】本発明に係る回折格子の形成方法を、１．５５
μｍ帯の分布帰還型半導体レーザの製造に利用した一例
を示す模式的な断面図である。
μｍ帯の分布帰還型半導体レーザの製造に利用した一例
を示す模式的な断面図である。
【図５】従来技術による回折格子の形成方法を示した概
念図である。
念図である。
１００ ＩｎＰからなる基板、 １０２ 電子線レジスト、 １０４ 被覆幅の異なるマスク（レジスト）パターン、 １０６ 高さの変化している回折格子、 １０８ ｎ型ＩｎＰからなるクラッド層、 １１０ ノンドープＩｎＧａＡｓＰからなる活性層、 １１２ ｐ型ＩｎＰからなるクラッド層、 １１４ ｐ型ＩｎＧａＡｓＰからなるキャップ層、 １１６ 上部電極、 １１８ 下部電極、 １２０ 高反射膜、 １２２ 低反射膜。
Claims (7)
- 【請求項１】 周期的な凹凸を有する回折格子の形成方
法において、 基板上に周期が一定で被覆幅の異なるストライプ状のマ
スクパターンを形成する工程と、 前記基板を構成する材料に対して化学的異方選択性を有
するエッチング方法を用いて前記マスクパターンを該基
板に転写する工程と、 を少なくとも備えたことを特徴とする回折格子の形成方
法。 - 【請求項２】 前記被覆幅の異なるストライプ状のマス
クパターンは、電子ビーム露光法を用い、ドーズ量を変
化させることによって形成されたことを特徴とする請求
項１に記載の回折格子の形成方法。 - 【請求項３】 前記マスクパターンは、回折格子部分を
なすレジスト被覆領域を該レジストで被覆されていない
領域で囲み、該レジスト被覆領域を各々孤立させること
によって形成されたことを特徴とする請求項１に記載の
回折格子の形成方法。 - 【請求項４】 周期的な凹凸を有する回折格子におい
て、前記凹凸の周期が一定であり、凸部と凹部のストラ
イプ幅の割合及び凸部に対する凹部の深さが不均一な構
造からなることを特徴とする回折格子。 - 【請求項５】 前記深さが前記ストライプ幅の割合に対
応して変化していることを特徴とする請求項４に記載の
回折格子。 - 【請求項６】 請求項１乃至３のいずれか１項に記載の
回折格子の形成方法により作製された回折格子を備えた
ことを特徴とする光半導体素子。 - 【請求項７】 請求項４又は５に記載の回折格子を備え
たことを特徴とする光半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37161198A JP2000193813A (ja) | 1998-12-25 | 1998-12-25 | 回折格子の形成方法、回折格子及び光半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37161198A JP2000193813A (ja) | 1998-12-25 | 1998-12-25 | 回折格子の形成方法、回折格子及び光半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000193813A true JP2000193813A (ja) | 2000-07-14 |
Family
ID=18499005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37161198A Pending JP2000193813A (ja) | 1998-12-25 | 1998-12-25 | 回折格子の形成方法、回折格子及び光半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000193813A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054120A1 (fr) * | 2000-12-28 | 2002-07-11 | Keio University | Circuit de traitement de signaux optiques et procede de fabrication |
| WO2020123054A1 (en) * | 2018-12-14 | 2020-06-18 | Applied Materials, Inc. | Methods of producing slanted gratings |
| JP2021089966A (ja) * | 2019-12-04 | 2021-06-10 | 浜松ホトニクス株式会社 | 半導体発光素子 |
| JP2022526635A (ja) * | 2019-04-11 | 2022-05-25 | アプライド マテリアルズ インコーポレイテッド | マルチ深度光学デバイスのパターニング |
| CN115079321A (zh) * | 2021-03-12 | 2022-09-20 | 华为技术有限公司 | 光栅结构件及其制作方法、光栅结构模板和相关设备 |
| US11456205B2 (en) | 2020-05-11 | 2022-09-27 | Applied Materials, Inc. | Methods for variable etch depths |
| CN116609871A (zh) * | 2023-07-19 | 2023-08-18 | 上海鲲游科技有限公司 | 一种不等高直齿光栅的制作方法 |
-
1998
- 1998-12-25 JP JP37161198A patent/JP2000193813A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002054120A1 (fr) * | 2000-12-28 | 2002-07-11 | Keio University | Circuit de traitement de signaux optiques et procede de fabrication |
| WO2020123054A1 (en) * | 2018-12-14 | 2020-06-18 | Applied Materials, Inc. | Methods of producing slanted gratings |
| US10690821B1 (en) | 2018-12-14 | 2020-06-23 | Applied Materials, Inc. | Methods of producing slanted gratings |
| JP7454577B2 (ja) | 2018-12-14 | 2024-03-22 | アプライド マテリアルズ インコーポレイテッド | 傾斜した格子を製造する方法 |
| JP2022510484A (ja) * | 2018-12-14 | 2022-01-26 | アプライド マテリアルズ インコーポレイテッド | 傾斜した格子を製造する方法 |
| US11614685B2 (en) | 2019-04-11 | 2023-03-28 | Applied Materials, Inc. | Patterning of multi-depth optical devices |
| JP2022526635A (ja) * | 2019-04-11 | 2022-05-25 | アプライド マテリアルズ インコーポレイテッド | マルチ深度光学デバイスのパターニング |
| JP7431250B2 (ja) | 2019-04-11 | 2024-02-14 | アプライド マテリアルズ インコーポレイテッド | マルチ深度光学デバイスのパターニング |
| JP7314037B2 (ja) | 2019-12-04 | 2023-07-25 | 浜松ホトニクス株式会社 | 半導体発光素子 |
| JP2021089966A (ja) * | 2019-12-04 | 2021-06-10 | 浜松ホトニクス株式会社 | 半導体発光素子 |
| US11456205B2 (en) | 2020-05-11 | 2022-09-27 | Applied Materials, Inc. | Methods for variable etch depths |
| JP2023527692A (ja) * | 2020-05-11 | 2023-06-30 | アプライド マテリアルズ インコーポレイテッド | 可変エッチング深さのための方法 |
| JP7488366B2 (ja) | 2020-05-11 | 2024-05-21 | アプライド マテリアルズ インコーポレイテッド | 可変エッチング深さのための方法 |
| CN115079321A (zh) * | 2021-03-12 | 2022-09-20 | 华为技术有限公司 | 光栅结构件及其制作方法、光栅结构模板和相关设备 |
| CN116609871A (zh) * | 2023-07-19 | 2023-08-18 | 上海鲲游科技有限公司 | 一种不等高直齿光栅的制作方法 |
| CN116609871B (zh) * | 2023-07-19 | 2023-10-03 | 上海鲲游科技有限公司 | 一种不等高直齿光栅的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274637A (ja) | 横結合分布帰還リッジ型半導体レーザ及びその製造方法 | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3191784B2 (ja) | 回折格子の製造方法及び半導体レーザの製造方法 | |
| JP3710524B2 (ja) | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 | |
| US5311539A (en) | Roughened sidewall ridge for high power fundamental mode semiconductor ridge waveguide laser operation | |
| US9577142B2 (en) | Process for forming semiconductor laser diode implemented with sampled grating | |
| JP2000193813A (ja) | 回折格子の形成方法、回折格子及び光半導体素子 | |
| US6500687B2 (en) | Distributed feedback semiconductor laser element and method for making the same | |
| US6197608B1 (en) | Mask for area forming selective grating and selective area growth and method for fabricating semiconductor device by utilizing the same | |
| JP2002223032A (ja) | 光素子及びその製造方法 | |
| JP2000124539A (ja) | 半導体光素子の製造方法 | |
| JP2730477B2 (ja) | 分布帰還型半導体レーザの製造方法 | |
| JPH0340481A (ja) | 半導体レーザ | |
| JPH0621570A (ja) | 半導体発光装置の製造方法 | |
| JPH11163457A (ja) | 半導体レーザの回折格子形成方法 | |
| JP3817074B2 (ja) | 分布帰還型半導体レーザの製造方法 | |
| JP3274710B2 (ja) | 分布帰還型半導体レーザ素子および分布帰還型半導体レーザ素子の製造方法 | |
| KR100389907B1 (ko) | ＧａＮ계 화합물 반도체 레이저 다이오드 및 그 제조 방법 | |
| JPH11163465A (ja) | 光半導体素子及びその製造方法 | |
| JPH05327119A (ja) | 多波長集積化半導体レーザの製造方法 | |
| JPH09184909A (ja) | 領域を限定した回折格子の作製方法 | |
| JPH09260775A (ja) | 光半導体装置の製造方法，及び光半導体装置 | |
| JP3030897B2 (ja) | リッジ型光導波路の製造方法 | |
| JPS61134096A (ja) | 分布帰還型半導体レ−ザ | |
| JPH0537070A (ja) | 分布帰還型半導体レーザ素子の製造方法 |