JP3710524B2 - リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 - Google Patents
リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 Download PDFInfo
- Publication number
- JP3710524B2 JP3710524B2 JP22336395A JP22336395A JP3710524B2 JP 3710524 B2 JP3710524 B2 JP 3710524B2 JP 22336395 A JP22336395 A JP 22336395A JP 22336395 A JP22336395 A JP 22336395A JP 3710524 B2 JP3710524 B2 JP 3710524B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- diffraction grating
- forming
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リッジ導波路型分布帰還半導体レーザ装置及びその製造方法に関する。
【０００２】
【従来の技術】
リッジ導波路型半導体レーザは、ストライプ状リッジ構造により電流の閉じ込め及び光の閉じ込めが可能であり、レーザ動作の横モードを精密に制御できる半導体レーザである。リッジ導波路型半導体レーザでは、ストライプ状リッジ構造部の幅（リッジ幅）及びストライプ状リッジ構造部外の活性層からリッジ構造の底面までの厚さ（リッジ残し厚）により光の閉じ込まれ方（拡がり）及び電流の閉じ込まれ方（拡がり）が決まり、素子の特性が決まる。従って、リッジ幅及びリッジ残し厚を精度よく制御することにより素子の再現性が向上し、作製歩留まりを向上させることができる。また、リッジ幅及びリッジ残し厚とレーザ素子のしきい値電流との関係を調べたところ、しきい値電流を±５％に制御するためには、リッジ幅は±０.１μｍ以下、リッジ残し厚は±０.０１μｍ以下に制御する必要があることがわかった。
【０００３】
ストライプ状リッジ構造は、リッジ構造部外をエッチングして形成するため、このエッチングの深さでリッジ残し厚が決まる。しかしこのリッジ形成のエッチングを時間制御により行うと、エッチングによるリッジ残し厚の制御が難しく特性の再現性が悪くなる。このため、エッチングストップ面によりエッチングを停止し、エッチングによるリッジ残し厚を精度良く制御する方法が取られており、例えば特開昭６３−３８２７９に開示されている。
【０００４】
一方、分布帰還半導体レーザ（ＤＦＢ−ＬＤ）は、単一軸モードで動作する波長可変、波長安定のコヒーレント光源として利用され、光計測、光通信／伝送、光記録、レーザビームプリンタなどに対する要求が高まっている。ＤＦＢ−ＬＤでは、活性層またはガイド層に回折格子が設けられており、この回折格子によって光が分布帰還されることによりレーザ発振動作が行われる。このようなＤＦＢ−ＬＤに上述のリッジ導波路構造を適用することにより、レーザ動作の横モードが精密に制御でき、再現性の良いＤＦＢ−ＬＤを歩留まり良く作製することは、産業上利用価値が高い。
【０００５】
ＤＦＢ−ＬＤの回折格子としては、一般に凹凸形状のグレーティングが用いられている。ＤＦＢ−ＬＤにおいてリッジ導波路を形成する場合、まずグレーティングを形成し、グレーティング上に結晶成長を行い、その後エッチングによりリッジ構造の形成を行う方法が特開平５−２３５４６３に開示されている。このようにして作製された分布帰還半導体レーザ装置の構造を図５に示す。
【０００６】
図５では、まずｎ−ＧａＡｓ基板５０上にｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層５１、Ａｌ0.15Ｇａ0.85Ａｓ活性層５２、ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層５３、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層５４、ｐ−ＧａＡｓ光吸収層５５を有機金属気相成長（ＭＯＣＶＤ）法により順次形成する。続いて、成長層の最上層に通常の二光束干渉露光技術とウェットエッチング技術を用いて１２０ｎｍピッチの回折格子を印刻する。この回折格子の深さは３０ｎｍである。その後、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７、ｐ−ＧａＡｓコンタクト層５８を基板温度７５０℃、気相中でのＶ／III比＝１２０、成長速度＝２５ｎｍ／ｍｉｎ、成長圧力７６Ｔｏｒｒの条件にてＭＯＣＶＤ法により再成長して形成する。
【０００７】
続いて光導波路ストライプ外のＧａＡｓコンタクト層５８を除去し、Ａｌの高混晶層を選択的にエッチングするＨＦ系エッチャントを用いてクラッド層５７を除去し、３μｍ幅のストライプ状リッジ構造を形成する。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。リッジを形成する際エッチングは、ＨＦ系エッチャントではエッチングが進まないＡｌ低混晶であり、グレーティングが形成されているｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層５４／ｐ−ＧａＡｓ光吸収層５５で停止している。
【０００８】
【発明が解決しようとする課題】
ＤＦＢ−ＬＤのリッジ形状を形成する場合、上記のごとくグレーティングを形成し、グレーティング上に結晶成長を行い、その後リッジの形成を行うが、前記従来例ではリッジ形成のエッチングの停止は、グレーティング形状を有する面をエッチングストップ面とし、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７を選択的にエッチングすることにより行っている。しかしながら、グレーティングなど凹凸形状上に結晶成長を行うと、凹凸形状の各々の面から成長が進行し、面と面がつながる部分、すなわちグレーティングの谷部、山部では、各々の面からの成長層が重なり合い、この重なりあった部分から歪が生じる。成長層に歪がかかると結晶性が低下し、結晶性が低下した層では同じ組成の無歪の連続成長層に比べてエッチングレートが増大する。前記従来例では、エッチングストップを行った面はグレーティング形状を有するため、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７のエッチングストップ面近傍はエッチングレートが連続成長層に比べて極端に速くなっており、エッチングストップ面近傍のみ過剰にエッチングされ、エッチングストップ面でサイドエッチが入り、所望のストライプリッジ形状が得られなくなっている。その結果、素子の再現性が低下し、作製歩留まりが低下するという問題点がある。
【０００９】
【課題を解決するための手段】
本発明のリッジ導波路型分布帰還半導体レーザ装置は、回折格子と、該回折格子上に形成され、回折格子の凹凸形状を徐々に軽減し表面で凹凸が緩和されている半導体層と、該半導体層上にストライプ状リッジ構造と、を有することを特徴とする。また、前記回折格子上に形成した半導体層は、回折格子の形状を反映した上面の凹凸の深さが１５ｎｍ以下であることを特徴とする。
【００１０】
また、本発明のリッジ導波路型分布帰還半導体レーザ装置の製造方法では、半導体ウェハ表面に回折格子を形成する工程と、該回折格子上に回折格子の凹凸形状を軽減し、表面で凹凸が緩和されている少なくとも１層の半導体層を形成する工程と、該半導体層上にストライプ状リッジ構造を形成するためのクラッド層及びコンタクト層を形成し、前記半導体層をエッチングストップ面として、前記クラッド層及びコンタクト層を選択エッチングすることによりストライプ状リッジ構造を形成する工程と、を含むことを特徴とする。
【００１１】
本発明のリッジ導波路型分布帰還半導体レーザ装置によれば、グレーティングの凹凸形状上に結晶成長を行う際、成長表面での原料のマイグレーションを大きくすることにより、原料は凹凸形状の凹部に集中し易い傾向があり、凹部の成長速度が増加するため、凹凸形状を反映しつつ凹部が徐々に埋め込まれていき、成長層は平坦化されていく。成長層が平坦化されていくに伴い、成長表面での原料のマイグレーションのしかたは均一になり成長速度が均一になることから、成長層に生じる歪が軽減され、成長層の結晶性が向上する。そして、ストライプ状リッジ構造を形成するための選択エッチングを行うエッチングストップ面としてこの平坦化された面を用いることにより、被エッチング層のエッチングストップ面との界面近傍においてもエッチングレートが同組成の無歪の連続成長層のエッチングレートの値に近づくことから、リッジ底部でのサイドエッチが抑制でき、リッジ形状の制御性を向上させることができる。
【００１２】
【発明の実施の形態】
図１は、本発明のリッジ導波路型分布帰還半導体レーザ装置の第１の実施例を示す図であり、図２はその製造過程を示した図である。
【００１３】
第１の実施例では、まず図２（ａ）のごとく、ｎ−ＧａＡｓ基板１０上にｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層１１、Ａｌ0.15Ｇａ0.85Ａｓ活性層１２、ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層１３、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層１４、ｐ−ＧａＡｓ光吸層１５をＭＯＣＶＤ法により順次形成する。続いて、図２（ｂ）のごとく、成長層の最上層に二光束干渉露光法を用いて１２０ｎｍピッチの回折格子を印刻する。この回折格子は、深さ３０ｎｍのグレーティング形状よりなる。その後図２（ｃ）のごとく、グレーティング山（凸部）からの厚さが２０ｎｍのｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７、ｐ−ＧａＡｓコンタクト層１８をＭＯＣＶＤ法により再度結晶成長して形成する。このとき、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６はグレーティング形状の凹凸を軽減してほぼ平坦に埋め込まれるため、それ以降の成長層も平坦な成長層となる。
【００１４】
その後図２（ｄ）のごとく、光導波路ストライプ外のＧａＡｓコンタクト層を除去した後、Ａｌの高混晶層を選択的にエッチングするＨＦ系エッチャントを用いてクラッド層を除去し、３μｍ幅のストライプ状リッジ構造を形成する。この際エッチングは、第２回目の結晶成長でグレーティングの凹凸形状を埋め込んだｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６で停止している。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。
【００１５】
本実施例の結晶成長条件（成長温度７５０℃、Ｖ／III＝１２０、ＧＲ＝２５ｎｍ／ｍｉｎ、成長圧力７６Ｔｏｒｒ）では、ＡｌＧａＡｓのＡｌ高混晶層の成長は成長表面での原料のマイグレーションが小さく、成長表面の形状に関係なく均一に成長するため、成長表面の形状をそのまま引き継いで成長が進んでいくが、Ａｌ低混晶層の成長では原料のマイグレーションが大きく、成長表面に凹凸形状を有している場合、成長表面上で原料は凹凸形状の凹部（谷部）に集中し、凹部での成長速度が増加し、凹凸形状を反映しつつ徐々に凹部が埋め込まれていくため、成長面は平坦化されていく。具体的には、約３０ｎｍの深さのグレーティング形状の上に、グレーティング山（凸部）からの厚さ２０ｎｍのｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６を採用することにより、この層は凹凸グレーティング形状の凹部（谷部）から埋め込まれていき、グレーティング形状の凹凸の深さは徐々に軽減され、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上面ではほぼ平坦な形状となった。これにより、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上の成長層では成長表面での原料のマイグレーションのしかたが均一になり、成長速度が均一になることから、元のグレーティングの凹凸形状を反映した各々の面からの成長層が重なり合うことが無く、成長層に生じる歪は軽減され、良好な結晶性が得られた。そして、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７のｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６との界面付近でのフッ酸系エッチャントに対するエッチングレートは、連続成長のＡｌ0.75Ｇａ0.25Ａｓ層のエッチングレートと同程度となり、ストライプ状リッジ構造形成時にｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７を選択的にエッチングし、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上でエッチングを停止したとき、リッジ底部にサイドエッチが入ることのない所望のリッジ形状が得られた。
【００１６】
このように、ストライプ状リッジ構造の制御性が向上したことにより光及び電流の閉じこめが各素子ごとに同様に設計通りに行われるため、素子の再現性が向上し、作製歩留まりが向上した。
【００１７】
ここで、グレーティングの凹凸の深さを軽減するために、埋め込むｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６の層厚を変えてこの層の上面での元のグレーティングの凹凸形状を反映した凹凸の深さを測定し、リッジ形成時のエッチングストップ面の凹凸の深さ（図３（ｃ））と選択エッチング時のリッジ底部のサイドエッチ量（図３（ｂ））との関係を調べた。その結果、図３（ａ）に示すように、凹凸の深さが１５ｎｍ以下になるとサイドエッチ量は０.１μｍ以下となり、前述のようにリッジ幅を±０.１μｍの精度で制御することが可能となることがわかった。このため、エッチングストップ層表面の凹凸の深さを１５ｎｍ以下にすることにより、素子特性の再現性が向上し、作製歩留まりが向上した。
【００１８】
図４は、本発明のリッジ導波路型分布帰還半導体レーザ装置の第２の実施例を示す図である。本実施例では、まずｐ−ＧａＡｓ基板４０上にｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層４１、Ａｌ0.15Ｇａ0.85Ａｓ活性層４２、ｎ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層４３、ｎ−Ａｌ0.25Ｇａ0.75Ａｓガイド層４４をＭＯＣＶＤ法により順次形成する。次に、成長層の最上層に二光束干渉露光法を用いて３６０ｎｍピッチの回折格子を印刻する。この回折格子は深さ１００ｎｍのグレーティングよりなる。
【００１９】
続いて、グレーティング山（凸部）からの厚さ１００ｎｍのｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８、ｎ−ＧａＡｓコンタクト層４９をＭＯＣＶＤ法により再度結晶成長して順次形成する。このとき、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６はグレーティング形状の凹凸を軽減してほぼ平坦に埋め込まれ、それ以降の成長層も平坦な成長層となる。
【００２０】
その後、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８の光導波路ストライプ外を、Ａｌの低混晶層を選択的にエッチングするアンモニア系エッチャントを用いて除去し、３μｍ幅のストライプ状リッジ構造を形成する。この際エッチングは、第２回目の結晶成長でグレーティング形状をほぼ平坦に埋め込んだｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７で停止した。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。
【００２１】
本実施例においてｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６は、ＴＭＧａ, ＴＭＡｌ及びＡｓＨ3を交互に供給するＡＬＥ法（ Atomic Layer Epitaxy ）により成長を行っており、ＡｌＧａＡｓのＡｌ高混晶層の成長に対しても成長表面での原料のマイグレーションが大きくなり、凹凸形状を有している成長表面上で原料は凹凸形状の凹部（谷部）に集中し、凹部での成長速度が増加するため、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６は元の凹凸形状を反映しつつ徐々に平坦化し、上面で成長面はほぼ平坦な面となった。
【００２２】
ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６上のｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７もほぼ平坦な形状が保たれており、この上の成長層では成長表面での原料のマイグレーションのしかたが均一になり、成長速度が面内で均一になることから、グレーティングの凹凸形状を反映したそれぞれの面からの成長層が重なり合うことが無く、成長層に生じる歪は軽減され、良好な結晶性が得られた。そのため、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８の、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７との界面付近におけるアンモニア系エッチャントに対するエッチングレートは、連続成長のＡｌ0.25Ｇａ0.75Ａｓ層のエッチングレートと同程度となる。ストライプ状リッジ構造形成時にはｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８を選択的にエッチングし、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７上でエッチングを停止しているため、リッジ底部にサイドエッチが入っていない所望のリッジ形状が得られた。
【００２３】
このように、ストライプ状リッジ構造の制御性が向上したことにより、光及び電流の閉じこめが各素子ごとに同様に設計通り行われるため、素子の再現性が向上し、作製歩留まりが向上した。
【００２４】
一方、同様の構造の素子を作製するに当たり、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６の結晶成長条件として、成長基板温度を７８０℃〜８５０℃と高めに、気相中でのＶ／III比＝７０〜２０と低めに、成長速度を１５〜５ｎｍ／ｍｉｎと遅くすると共に、成長圧力５０〜１０Ｔｏｒｒと低くするという結晶成長条件の範囲で通常のＭＯＣＶＤ法により結晶成長を行っても、ピッチ３６０ｎｍ、深さ１００ｎｍのグレーティング上に成長したｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６の成長面はほぼ平坦に埋め込まれ、リッジ形状、素子特性とも同様な良好な結果が得られた。
【００２５】
またここでは、ＭＯＣＶＤ成長のみ記述したが、液相成長（ＬＰＥ）、分子線エピタキシ成長（ＭＢＥ）など他の成長方法による結晶成長を行っても、マイグレーションを大きくする成長条件を選ぶことにより凹凸形状は軽減され、ほぼ平坦に埋め込まれ、同様な効果が得られた。
【００２６】
また、リッジ形成時のエッチングストップ面となるｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７の上面でのグレーティングの凹凸形状を反映した凹凸の深さと選択エッチング時のリッジ底部のサイドエッチ量との関係は、図３に示した第１の実施例の結果とほぼ同じ関係が得られ、凹凸の深さが１５ｎｍ以下になるとサイドエッチ量は０.１μｍ以下となり、前述のようにリッジ幅を±０.１μｍの精度で制御することが可能となった。このため、エッチングストップ層表面の凹凸の深さを１５ｎｍ以下にすることにより、素子特性の再現性は向上し、作製歩留まりが向上した。
【００２７】
【発明の効果】
リッジ導波路型分布帰還半導体レーザにおいて、グレーティングの凹凸形状を埋め込み、ほぼ平坦な結晶成長面とすることによって成長層の歪が軽減され、成長層の結晶性が向上する。従って、ストライプ状リッジ構造を形成するための選択エッチングを行うエッチングストップ面としてこのほぼ平坦化された面を用いることにより、このほぼ平坦面上の被エッチング層のエッチングレートは、エッチングストップ面との界面近傍においても同組成の無歪の連続成長層のエッチングレートの値に近づくことから、リッジ底部でのサイドエッチが抑制され、リッジ形状の制御性が向上する。
【００２８】
このように、グレーティングを有するＤＦＢ−ＬＤにおいてもほぼ平坦となったエッチングストップ面とストライプ状リッジ構造の底面とが一致した構造であれば、リッジ底部でサイドエッチの無いリッジ形状となり、リッジ幅及びリッジの残し厚を精度よく再現よく制御できるため、光及び電流の閉じ込めが各素子ごとに同様に設計通り行われるため、素子の再現性が向上し、作製歩留まりが向上する。
【００２９】
また、ストライプ状リッジ構造を形成する際、エッチングストップ面のグレーティングの凹凸形状を反映した凹凸の深さを１５ｎｍ以下とすることにより、リッジ底部でのサイドエッチ量はリッジ幅変動による素子の特性の変動に影響を与えない程度に減少し、素子の再現性が向上し、作製歩留まりが向上する。
【図面の簡単な説明】
【図１】本発明のリッジ導波路型分布帰還半導体レーザ装置の第１の実施例を表す図である。
【図２】本発明の第１の実施例の製造過程を表す図である。
【図３】エッチングストップ面の凹凸の深さとストライプ状リッジ構造底部のサイドエッチ量との関係を示す図である。
【図４】本発明のリッジ導波路型分布帰還半導体レーザ装置の第２の実施例を表す図である。
【図５】従来のリッジ導波路型分布帰還半導体レーザ装置を表す図である。
【符号の説明】
１０，５０ ｎ−ＧａＡｓ基板
１１，５１ ｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層
１２，５２ Ａｌ0.15Ｇａ0.85Ａｓ活性層
１３，５３ ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層
１４，５４ ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層
１５，５５ ｐ−ＧａＡｓ光吸収層
１６， ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層
１７，５７ ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層
１８，５８ ｐ−ＧａＡｓコンタクト層
４０ ｐ−ＧａＡｓ基板
４１ ｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層
４２ Ａｌ0.15Ｇａ0.85Ａｓ活性層
４３ ｎ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層
４４ ｎ−Ａｌ0.25Ｇａ0.75Ａｓガイド層
４６ ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層
４７ ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層
４８ ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層
４９ ｎ−ＧａＡｓコンタクト層
【発明の属する技術分野】
本発明は、リッジ導波路型分布帰還半導体レーザ装置及びその製造方法に関する。
【０００２】
【従来の技術】
リッジ導波路型半導体レーザは、ストライプ状リッジ構造により電流の閉じ込め及び光の閉じ込めが可能であり、レーザ動作の横モードを精密に制御できる半導体レーザである。リッジ導波路型半導体レーザでは、ストライプ状リッジ構造部の幅（リッジ幅）及びストライプ状リッジ構造部外の活性層からリッジ構造の底面までの厚さ（リッジ残し厚）により光の閉じ込まれ方（拡がり）及び電流の閉じ込まれ方（拡がり）が決まり、素子の特性が決まる。従って、リッジ幅及びリッジ残し厚を精度よく制御することにより素子の再現性が向上し、作製歩留まりを向上させることができる。また、リッジ幅及びリッジ残し厚とレーザ素子のしきい値電流との関係を調べたところ、しきい値電流を±５％に制御するためには、リッジ幅は±０.１μｍ以下、リッジ残し厚は±０.０１μｍ以下に制御する必要があることがわかった。
【０００３】
ストライプ状リッジ構造は、リッジ構造部外をエッチングして形成するため、このエッチングの深さでリッジ残し厚が決まる。しかしこのリッジ形成のエッチングを時間制御により行うと、エッチングによるリッジ残し厚の制御が難しく特性の再現性が悪くなる。このため、エッチングストップ面によりエッチングを停止し、エッチングによるリッジ残し厚を精度良く制御する方法が取られており、例えば特開昭６３−３８２７９に開示されている。
【０００４】
一方、分布帰還半導体レーザ（ＤＦＢ−ＬＤ）は、単一軸モードで動作する波長可変、波長安定のコヒーレント光源として利用され、光計測、光通信／伝送、光記録、レーザビームプリンタなどに対する要求が高まっている。ＤＦＢ−ＬＤでは、活性層またはガイド層に回折格子が設けられており、この回折格子によって光が分布帰還されることによりレーザ発振動作が行われる。このようなＤＦＢ−ＬＤに上述のリッジ導波路構造を適用することにより、レーザ動作の横モードが精密に制御でき、再現性の良いＤＦＢ−ＬＤを歩留まり良く作製することは、産業上利用価値が高い。
【０００５】
ＤＦＢ−ＬＤの回折格子としては、一般に凹凸形状のグレーティングが用いられている。ＤＦＢ−ＬＤにおいてリッジ導波路を形成する場合、まずグレーティングを形成し、グレーティング上に結晶成長を行い、その後エッチングによりリッジ構造の形成を行う方法が特開平５−２３５４６３に開示されている。このようにして作製された分布帰還半導体レーザ装置の構造を図５に示す。
【０００６】
図５では、まずｎ−ＧａＡｓ基板５０上にｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層５１、Ａｌ0.15Ｇａ0.85Ａｓ活性層５２、ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層５３、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層５４、ｐ−ＧａＡｓ光吸収層５５を有機金属気相成長（ＭＯＣＶＤ）法により順次形成する。続いて、成長層の最上層に通常の二光束干渉露光技術とウェットエッチング技術を用いて１２０ｎｍピッチの回折格子を印刻する。この回折格子の深さは３０ｎｍである。その後、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７、ｐ−ＧａＡｓコンタクト層５８を基板温度７５０℃、気相中でのＶ／III比＝１２０、成長速度＝２５ｎｍ／ｍｉｎ、成長圧力７６Ｔｏｒｒの条件にてＭＯＣＶＤ法により再成長して形成する。
【０００７】
続いて光導波路ストライプ外のＧａＡｓコンタクト層５８を除去し、Ａｌの高混晶層を選択的にエッチングするＨＦ系エッチャントを用いてクラッド層５７を除去し、３μｍ幅のストライプ状リッジ構造を形成する。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。リッジを形成する際エッチングは、ＨＦ系エッチャントではエッチングが進まないＡｌ低混晶であり、グレーティングが形成されているｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層５４／ｐ−ＧａＡｓ光吸収層５５で停止している。
【０００８】
【発明が解決しようとする課題】
ＤＦＢ−ＬＤのリッジ形状を形成する場合、上記のごとくグレーティングを形成し、グレーティング上に結晶成長を行い、その後リッジの形成を行うが、前記従来例ではリッジ形成のエッチングの停止は、グレーティング形状を有する面をエッチングストップ面とし、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７を選択的にエッチングすることにより行っている。しかしながら、グレーティングなど凹凸形状上に結晶成長を行うと、凹凸形状の各々の面から成長が進行し、面と面がつながる部分、すなわちグレーティングの谷部、山部では、各々の面からの成長層が重なり合い、この重なりあった部分から歪が生じる。成長層に歪がかかると結晶性が低下し、結晶性が低下した層では同じ組成の無歪の連続成長層に比べてエッチングレートが増大する。前記従来例では、エッチングストップを行った面はグレーティング形状を有するため、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層５７のエッチングストップ面近傍はエッチングレートが連続成長層に比べて極端に速くなっており、エッチングストップ面近傍のみ過剰にエッチングされ、エッチングストップ面でサイドエッチが入り、所望のストライプリッジ形状が得られなくなっている。その結果、素子の再現性が低下し、作製歩留まりが低下するという問題点がある。
【０００９】
【課題を解決するための手段】
本発明のリッジ導波路型分布帰還半導体レーザ装置は、回折格子と、該回折格子上に形成され、回折格子の凹凸形状を徐々に軽減し表面で凹凸が緩和されている半導体層と、該半導体層上にストライプ状リッジ構造と、を有することを特徴とする。また、前記回折格子上に形成した半導体層は、回折格子の形状を反映した上面の凹凸の深さが１５ｎｍ以下であることを特徴とする。
【００１０】
また、本発明のリッジ導波路型分布帰還半導体レーザ装置の製造方法では、半導体ウェハ表面に回折格子を形成する工程と、該回折格子上に回折格子の凹凸形状を軽減し、表面で凹凸が緩和されている少なくとも１層の半導体層を形成する工程と、該半導体層上にストライプ状リッジ構造を形成するためのクラッド層及びコンタクト層を形成し、前記半導体層をエッチングストップ面として、前記クラッド層及びコンタクト層を選択エッチングすることによりストライプ状リッジ構造を形成する工程と、を含むことを特徴とする。
【００１１】
本発明のリッジ導波路型分布帰還半導体レーザ装置によれば、グレーティングの凹凸形状上に結晶成長を行う際、成長表面での原料のマイグレーションを大きくすることにより、原料は凹凸形状の凹部に集中し易い傾向があり、凹部の成長速度が増加するため、凹凸形状を反映しつつ凹部が徐々に埋め込まれていき、成長層は平坦化されていく。成長層が平坦化されていくに伴い、成長表面での原料のマイグレーションのしかたは均一になり成長速度が均一になることから、成長層に生じる歪が軽減され、成長層の結晶性が向上する。そして、ストライプ状リッジ構造を形成するための選択エッチングを行うエッチングストップ面としてこの平坦化された面を用いることにより、被エッチング層のエッチングストップ面との界面近傍においてもエッチングレートが同組成の無歪の連続成長層のエッチングレートの値に近づくことから、リッジ底部でのサイドエッチが抑制でき、リッジ形状の制御性を向上させることができる。
【００１２】
【発明の実施の形態】
図１は、本発明のリッジ導波路型分布帰還半導体レーザ装置の第１の実施例を示す図であり、図２はその製造過程を示した図である。
【００１３】
第１の実施例では、まず図２（ａ）のごとく、ｎ−ＧａＡｓ基板１０上にｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層１１、Ａｌ0.15Ｇａ0.85Ａｓ活性層１２、ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層１３、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層１４、ｐ−ＧａＡｓ光吸層１５をＭＯＣＶＤ法により順次形成する。続いて、図２（ｂ）のごとく、成長層の最上層に二光束干渉露光法を用いて１２０ｎｍピッチの回折格子を印刻する。この回折格子は、深さ３０ｎｍのグレーティング形状よりなる。その後図２（ｃ）のごとく、グレーティング山（凸部）からの厚さが２０ｎｍのｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７、ｐ−ＧａＡｓコンタクト層１８をＭＯＣＶＤ法により再度結晶成長して形成する。このとき、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６はグレーティング形状の凹凸を軽減してほぼ平坦に埋め込まれるため、それ以降の成長層も平坦な成長層となる。
【００１４】
その後図２（ｄ）のごとく、光導波路ストライプ外のＧａＡｓコンタクト層を除去した後、Ａｌの高混晶層を選択的にエッチングするＨＦ系エッチャントを用いてクラッド層を除去し、３μｍ幅のストライプ状リッジ構造を形成する。この際エッチングは、第２回目の結晶成長でグレーティングの凹凸形状を埋め込んだｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６で停止している。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。
【００１５】
本実施例の結晶成長条件（成長温度７５０℃、Ｖ／III＝１２０、ＧＲ＝２５ｎｍ／ｍｉｎ、成長圧力７６Ｔｏｒｒ）では、ＡｌＧａＡｓのＡｌ高混晶層の成長は成長表面での原料のマイグレーションが小さく、成長表面の形状に関係なく均一に成長するため、成長表面の形状をそのまま引き継いで成長が進んでいくが、Ａｌ低混晶層の成長では原料のマイグレーションが大きく、成長表面に凹凸形状を有している場合、成長表面上で原料は凹凸形状の凹部（谷部）に集中し、凹部での成長速度が増加し、凹凸形状を反映しつつ徐々に凹部が埋め込まれていくため、成長面は平坦化されていく。具体的には、約３０ｎｍの深さのグレーティング形状の上に、グレーティング山（凸部）からの厚さ２０ｎｍのｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６を採用することにより、この層は凹凸グレーティング形状の凹部（谷部）から埋め込まれていき、グレーティング形状の凹凸の深さは徐々に軽減され、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上面ではほぼ平坦な形状となった。これにより、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上の成長層では成長表面での原料のマイグレーションのしかたが均一になり、成長速度が均一になることから、元のグレーティングの凹凸形状を反映した各々の面からの成長層が重なり合うことが無く、成長層に生じる歪は軽減され、良好な結晶性が得られた。そして、ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７のｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６との界面付近でのフッ酸系エッチャントに対するエッチングレートは、連続成長のＡｌ0.75Ｇａ0.25Ａｓ層のエッチングレートと同程度となり、ストライプ状リッジ構造形成時にｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層１７を選択的にエッチングし、ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６上でエッチングを停止したとき、リッジ底部にサイドエッチが入ることのない所望のリッジ形状が得られた。
【００１６】
このように、ストライプ状リッジ構造の制御性が向上したことにより光及び電流の閉じこめが各素子ごとに同様に設計通りに行われるため、素子の再現性が向上し、作製歩留まりが向上した。
【００１７】
ここで、グレーティングの凹凸の深さを軽減するために、埋め込むｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層１６の層厚を変えてこの層の上面での元のグレーティングの凹凸形状を反映した凹凸の深さを測定し、リッジ形成時のエッチングストップ面の凹凸の深さ（図３（ｃ））と選択エッチング時のリッジ底部のサイドエッチ量（図３（ｂ））との関係を調べた。その結果、図３（ａ）に示すように、凹凸の深さが１５ｎｍ以下になるとサイドエッチ量は０.１μｍ以下となり、前述のようにリッジ幅を±０.１μｍの精度で制御することが可能となることがわかった。このため、エッチングストップ層表面の凹凸の深さを１５ｎｍ以下にすることにより、素子特性の再現性が向上し、作製歩留まりが向上した。
【００１８】
図４は、本発明のリッジ導波路型分布帰還半導体レーザ装置の第２の実施例を示す図である。本実施例では、まずｐ−ＧａＡｓ基板４０上にｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層４１、Ａｌ0.15Ｇａ0.85Ａｓ活性層４２、ｎ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層４３、ｎ−Ａｌ0.25Ｇａ0.75Ａｓガイド層４４をＭＯＣＶＤ法により順次形成する。次に、成長層の最上層に二光束干渉露光法を用いて３６０ｎｍピッチの回折格子を印刻する。この回折格子は深さ１００ｎｍのグレーティングよりなる。
【００１９】
続いて、グレーティング山（凸部）からの厚さ１００ｎｍのｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８、ｎ−ＧａＡｓコンタクト層４９をＭＯＣＶＤ法により再度結晶成長して順次形成する。このとき、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６はグレーティング形状の凹凸を軽減してほぼ平坦に埋め込まれ、それ以降の成長層も平坦な成長層となる。
【００２０】
その後、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８の光導波路ストライプ外を、Ａｌの低混晶層を選択的にエッチングするアンモニア系エッチャントを用いて除去し、３μｍ幅のストライプ状リッジ構造を形成する。この際エッチングは、第２回目の結晶成長でグレーティング形状をほぼ平坦に埋め込んだｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７で停止した。その後、リッジ上部及び基板裏面に電極を蒸着し、最後にへき開してこの半導体レーザ素子を完成させる。
【００２１】
本実施例においてｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６は、ＴＭＧａ, ＴＭＡｌ及びＡｓＨ3を交互に供給するＡＬＥ法（ Atomic Layer Epitaxy ）により成長を行っており、ＡｌＧａＡｓのＡｌ高混晶層の成長に対しても成長表面での原料のマイグレーションが大きくなり、凹凸形状を有している成長表面上で原料は凹凸形状の凹部（谷部）に集中し、凹部での成長速度が増加するため、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６は元の凹凸形状を反映しつつ徐々に平坦化し、上面で成長面はほぼ平坦な面となった。
【００２２】
ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６上のｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７もほぼ平坦な形状が保たれており、この上の成長層では成長表面での原料のマイグレーションのしかたが均一になり、成長速度が面内で均一になることから、グレーティングの凹凸形状を反映したそれぞれの面からの成長層が重なり合うことが無く、成長層に生じる歪は軽減され、良好な結晶性が得られた。そのため、ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８の、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７との界面付近におけるアンモニア系エッチャントに対するエッチングレートは、連続成長のＡｌ0.25Ｇａ0.75Ａｓ層のエッチングレートと同程度となる。ストライプ状リッジ構造形成時にはｎ−Ａｌ0.25Ｇａ0.75Ａｓ層４８を選択的にエッチングし、ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７上でエッチングを停止しているため、リッジ底部にサイドエッチが入っていない所望のリッジ形状が得られた。
【００２３】
このように、ストライプ状リッジ構造の制御性が向上したことにより、光及び電流の閉じこめが各素子ごとに同様に設計通り行われるため、素子の再現性が向上し、作製歩留まりが向上した。
【００２４】
一方、同様の構造の素子を作製するに当たり、ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６の結晶成長条件として、成長基板温度を７８０℃〜８５０℃と高めに、気相中でのＶ／III比＝７０〜２０と低めに、成長速度を１５〜５ｎｍ／ｍｉｎと遅くすると共に、成長圧力５０〜１０Ｔｏｒｒと低くするという結晶成長条件の範囲で通常のＭＯＣＶＤ法により結晶成長を行っても、ピッチ３６０ｎｍ、深さ１００ｎｍのグレーティング上に成長したｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層４６の成長面はほぼ平坦に埋め込まれ、リッジ形状、素子特性とも同様な良好な結果が得られた。
【００２５】
またここでは、ＭＯＣＶＤ成長のみ記述したが、液相成長（ＬＰＥ）、分子線エピタキシ成長（ＭＢＥ）など他の成長方法による結晶成長を行っても、マイグレーションを大きくする成長条件を選ぶことにより凹凸形状は軽減され、ほぼ平坦に埋め込まれ、同様な効果が得られた。
【００２６】
また、リッジ形成時のエッチングストップ面となるｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層４７の上面でのグレーティングの凹凸形状を反映した凹凸の深さと選択エッチング時のリッジ底部のサイドエッチ量との関係は、図３に示した第１の実施例の結果とほぼ同じ関係が得られ、凹凸の深さが１５ｎｍ以下になるとサイドエッチ量は０.１μｍ以下となり、前述のようにリッジ幅を±０.１μｍの精度で制御することが可能となった。このため、エッチングストップ層表面の凹凸の深さを１５ｎｍ以下にすることにより、素子特性の再現性は向上し、作製歩留まりが向上した。
【００２７】
【発明の効果】
リッジ導波路型分布帰還半導体レーザにおいて、グレーティングの凹凸形状を埋め込み、ほぼ平坦な結晶成長面とすることによって成長層の歪が軽減され、成長層の結晶性が向上する。従って、ストライプ状リッジ構造を形成するための選択エッチングを行うエッチングストップ面としてこのほぼ平坦化された面を用いることにより、このほぼ平坦面上の被エッチング層のエッチングレートは、エッチングストップ面との界面近傍においても同組成の無歪の連続成長層のエッチングレートの値に近づくことから、リッジ底部でのサイドエッチが抑制され、リッジ形状の制御性が向上する。
【００２８】
このように、グレーティングを有するＤＦＢ−ＬＤにおいてもほぼ平坦となったエッチングストップ面とストライプ状リッジ構造の底面とが一致した構造であれば、リッジ底部でサイドエッチの無いリッジ形状となり、リッジ幅及びリッジの残し厚を精度よく再現よく制御できるため、光及び電流の閉じ込めが各素子ごとに同様に設計通り行われるため、素子の再現性が向上し、作製歩留まりが向上する。
【００２９】
また、ストライプ状リッジ構造を形成する際、エッチングストップ面のグレーティングの凹凸形状を反映した凹凸の深さを１５ｎｍ以下とすることにより、リッジ底部でのサイドエッチ量はリッジ幅変動による素子の特性の変動に影響を与えない程度に減少し、素子の再現性が向上し、作製歩留まりが向上する。
【図面の簡単な説明】
【図１】本発明のリッジ導波路型分布帰還半導体レーザ装置の第１の実施例を表す図である。
【図２】本発明の第１の実施例の製造過程を表す図である。
【図３】エッチングストップ面の凹凸の深さとストライプ状リッジ構造底部のサイドエッチ量との関係を示す図である。
【図４】本発明のリッジ導波路型分布帰還半導体レーザ装置の第２の実施例を表す図である。
【図５】従来のリッジ導波路型分布帰還半導体レーザ装置を表す図である。
【符号の説明】
１０，５０ ｎ−ＧａＡｓ基板
１１，５１ ｎ−Ａｌ0.6Ｇａ0.4Ａｓクラッド層
１２，５２ Ａｌ0.15Ｇａ0.85Ａｓ活性層
１３，５３ ｐ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層
１４，５４ ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド層
１５，５５ ｐ−ＧａＡｓ光吸収層
１６， ｐ−Ａｌ0.25Ｇａ0.75Ａｓガイド埋め込み層
１７，５７ ｐ−Ａｌ0.75Ｇａ0.25Ａｓクラッド層
１８，５８ ｐ−ＧａＡｓコンタクト層
４０ ｐ−ＧａＡｓ基板
４１ ｐ−Ａｌ0.5Ｇａ0.5Ａｓクラッド層
４２ Ａｌ0.15Ｇａ0.85Ａｓ活性層
４３ ｎ−Ａｌ0.5Ｇａ0.5Ａｓキャリアバリア層
４４ ｎ−Ａｌ0.25Ｇａ0.75Ａｓガイド層
４６ ｎ−Ａｌ0.5Ｇａ0.5Ａｓ埋め込み層
４７ ｎ−Ａｌ0.7Ｇａ0.3Ａｓエッチングストップ層
４８ ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層
４９ ｎ−ＧａＡｓコンタクト層
Claims (5)
- ＧａＡｓ基板上に、少なくともクラッド層、活性層、キャリアバリア層、第一のガイド層、光吸収層がこの順序で形成され、
さらに前記光吸収層に回折格子が形成され、
前記回折格子上には、回折格子の凹凸を埋め込んでその上面で凹凸が緩和されているエッチングストップ層を兼ねるＡｌＧａＡｓガイド埋め込み層が設けられ、
当該ＡｌＧａＡｓガイド埋め込み層の上面に、ストライブ状リッジ構造が形成されてなることを特徴とするリッジ導波路型分布帰還半導体レーザ装置。 - 前記ＡｌＧａＡｓガイド埋め込み層は、その上面の凹凸深さが１５ nm 以下であることを特徴とする請求項１に記載のリッジ導波路型分布帰還半導体レーザ装置。
- 半導体ウェハ表面に回折格子を形成する工程と、
該回折格子上に回折格子の凹凸形状を軽減し、表面で凹凸が緩和されている少なくとも１層の半導体層を形成する工程と、
該半導体層上にストライプ状リッジ構造を形成するためのクラッド層及びコンタクト層を形成し、前記半導体層をエッチングストップ面として、前記クラッド層及びコンタクト層を選択エッチングすることによりストライプ状リッジ構造を形成する工程と、
を備え、
前記半導体層を形成する工程における前記半導体層の形成は、ＡＬＥ法により行われることを特徴とするリッジ導波路型分布帰還半導体レーザ装置の製造方法。 - 半導体ウェハ表面に回折格子を形成する工程と、
該回折格子上に回折格子の凹凸形状を軽減し、表面で凹凸が緩和されている少なくとも１層の半導体層を形成する工程と、
該半導体層上にストライプ状リッジ構造を形成するためのクラッド層及びコンタクト層を形成し、前記半導体層をエッチングストップ面として、前記クラッド層及びコンタクト層を選択エッチングすることによりストライプ状リッジ構造を形成する工程と、
を備え、
前記半導体層を形成する工程における前記半導体層の形成は、結晶成長基板温度が７８０度〜８５０度、結晶成長雰囲気の気相中でのＶ／ III 比が２０〜７０、結晶成長速度が１５〜５ nm ／ min 、結晶成長圧力が５０〜１０ torr の条件でＭＯＣＶＤ法により行われることを特徴とするリッジ導波路型分布帰還半導体レーザ装置の製造方法。 - 前記半導体層を形成する工程における前記半導体層の形成を、前記表面での凹凸深さが１５ nm 以下となるまで行うことを特徴とする請求項３または４に記載のリッジ導波路型分布帰還半導体レーザ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336395A JP3710524B2 (ja) | 1995-08-31 | 1995-08-31 | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 |
| US08/700,555 US5880028A (en) | 1995-08-31 | 1996-08-07 | Ridge waveguide type distributed feedback semiconductor laser device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336395A JP3710524B2 (ja) | 1995-08-31 | 1995-08-31 | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969664A JPH0969664A (ja) | 1997-03-11 |
| JP3710524B2 true JP3710524B2 (ja) | 2005-10-26 |
Family
ID=16796983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22336395A Expired - Fee Related JP3710524B2 (ja) | 1995-08-31 | 1995-08-31 | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5880028A (ja) |
| JP (1) | JP3710524B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424774B1 (ko) * | 1998-07-22 | 2004-05-17 | 삼성전자주식회사 | 선택영역회절격자형성과선택영역성장을위한마스크및이를이용한반도체소자의제조방법 |
| US7257143B2 (en) * | 1998-12-21 | 2007-08-14 | Finisar Corporation | Multicomponent barrier layers in quantum well active regions to enhance confinement and speed |
| US7167495B2 (en) * | 1998-12-21 | 2007-01-23 | Finisar Corporation | Use of GaAs extended barrier layers between active regions containing nitrogen and AlGaAs confining layers |
| US7435660B2 (en) * | 1998-12-21 | 2008-10-14 | Finisar Corporation | Migration enhanced epitaxy fabrication of active regions having quantum wells |
| US7286585B2 (en) * | 1998-12-21 | 2007-10-23 | Finisar Corporation | Low temperature grown layers with migration enhanced epitaxy adjacent to an InGaAsN(Sb) based active region |
| US20030219917A1 (en) * | 1998-12-21 | 2003-11-27 | Johnson Ralph H. | System and method using migration enhanced epitaxy for flattening active layers and the mechanical stabilization of quantum wells associated with vertical cavity surface emitting lasers |
| US7050472B2 (en) | 2000-03-01 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and method for manufacturing the same |
| JP2002009396A (ja) * | 2000-06-22 | 2002-01-11 | Rohm Co Ltd | 半導体レーザの製造方法 |
| JP2002057405A (ja) * | 2000-08-07 | 2002-02-22 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| WO2005043701A1 (en) * | 2003-10-31 | 2005-05-12 | Bookham Technology Plc | Method for manufacturing gratings in semiconductor materials |
| US7860137B2 (en) * | 2004-10-01 | 2010-12-28 | Finisar Corporation | Vertical cavity surface emitting laser with undoped top mirror |
| CN101432936B (zh) * | 2004-10-01 | 2011-02-02 | 菲尼萨公司 | 具有多顶侧接触的垂直腔面发射激光器 |
| JP2011049535A (ja) * | 2009-07-30 | 2011-03-10 | Hamamatsu Photonics Kk | 分布帰還型半導体レーザ |
| JP5842520B2 (ja) * | 2011-09-30 | 2016-01-13 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
| DE102017118477A1 (de) * | 2017-08-14 | 2019-02-14 | Osram Opto Semiconductors Gmbh | Halbleiterlaserdiode |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145685A (ja) * | 1984-01-09 | 1985-08-01 | Nec Corp | 分布帰還型半導体レ−ザ |
| JPS60247985A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | 分布帰還形半導体レ−ザ |
| JPS6395687A (ja) * | 1986-10-13 | 1988-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路付き分布帰還型レ−ザ |
| JPH073909B2 (ja) * | 1987-09-08 | 1995-01-18 | 三菱電機株式会社 | 半導体レーザの製造方法 |
| US5140149A (en) * | 1989-03-10 | 1992-08-18 | Canon Kabushiki Kaisha | Optical apparatus using wavelength selective photocoupler |
| JP3263949B2 (ja) * | 1991-02-25 | 2002-03-11 | 日本電気株式会社 | 光集積回路の製造方法 |
| JPH05235463A (ja) * | 1992-02-19 | 1993-09-10 | Toshiba Corp | 分布帰還型半導体レーザ装置及びその製造方法 |
| JPH08139403A (ja) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | 半導体レーザ装置 |
-
1995
- 1995-08-31 JP JP22336395A patent/JP3710524B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-07 US US08/700,555 patent/US5880028A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5880028A (en) | 1999-03-09 |
| JPH0969664A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710524B2 (ja) | リッジ導波路型分布帰還半導体レーザ装置及びその製造方法 | |
| US5518955A (en) | Method of fabricating quantum wire | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| EP0506453B1 (en) | A quantum wire structure and a method for producing the same | |
| EP0526128B1 (en) | A method for producing a distributed feedback semiconductor laser device | |
| JP2007019492A (ja) | 単一のステップｍｏｃｖｄによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US5541950A (en) | Semiconductor laser including groove having variable dimensions | |
| JP3977920B2 (ja) | 半導体装置の製造方法 | |
| JPH08148757A (ja) | 半導体レーザの製造方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| US6205165B1 (en) | Gain-coupling type distributed feedback semiconductor laser and method for producing the same | |
| EP1198043A2 (en) | Method of fabricating a III-V compound semiconductor device with an Aluminium-compound layer | |
| JP3982940B2 (ja) | 光半導体素子の製造方法 | |
| JPH0567848A (ja) | 光半導体装置の製造方法 | |
| JPH07263655A (ja) | 光集積回路およびその製造方法 | |
| JP2000193813A (ja) | 回折格子の形成方法、回折格子及び光半導体素子 | |
| JP4062501B2 (ja) | 半導体レーザ素子 | |
| JPH0621570A (ja) | 半導体発光装置の製造方法 | |
| JP4121539B2 (ja) | 半導体装置の製造方法 | |
| JP2630273B2 (ja) | 分布帰還型半導体レーザ | |
| JP3108789B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP3274710B2 (ja) | 分布帰還型半導体レーザ素子および分布帰還型半導体レーザ素子の製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |