JP4062501B2 - 半導体レーザ素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、通信、レーザプリンタ、レーザ医療、レーザ加工等で好適に用いられ、高出力動作が可能な実屈折率導波型半導体レーザ素子に関する。
【０００２】
【従来の技術】
図４は、たとえば特開平１１−１５４７７５号公報に示されるような完全分離閉じ込め構造による実屈折率導波型の半導体レーザ素子（以下、ＤＣＨ−ＳＡＳ型ＬＤと称する。）の構造およびその製造方法を示す断面図である。
【０００３】
図４（ａ）において、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓクラッド層２と、ｎ型ＡｌＧａＡｓ光導波層３と、ｎ型ＡｌＧａＡｓキャリアブロック層４と、ＧａＡｓ／ＡｌＧａＡｓ量子井戸活性層５と、ｐ型ＡｌＧａＡｓキャリアブロック層６と、ｐ型ＡｌＧａＡｓ光導波層７の一部とを順次結晶成長によって作成する。次に、図４（ｂ）に示すように、成長したエピ基板上、具体的にはｐ型ＡｌＧａＡｓ光導波層７ａ上の所定の領域に、蒸着およびフォトリソグラフィー技術を用いてＳｉＯ_２ストライプマスク８を形成する。次に、図４（ｂ）に示すように、ＳｉＯ_２ストライプマスク８の形成領域以外の領域に、選択成長によってｎ型ＡｌＧａＡｓ屈折率制御層９を作成する。次に、ＳｉＯ_２ストライプマスク８を除去した後、図４（ｃ）に示すように、残りのｐ型ＡｌＧａＡｓ光導波層７ｂと、ｐ型ＡｌＧａＡｓクラッド層１０と、ｐ型ＨＧａＡｓコンタクト層１１とを順次結晶成長によって作成する。これによって、ＤＣＨ−ＳＡＳ型ＬＤが製造される。なお、ｐ型ＡｌＧａＡｓ光導波層７ａとｐ型ＡｌＧａＡｓ光導波層７ｂとによって１つの光導波層７が形成される。
【０００４】
このようなＤＣＨ−ＳＡＳ型ＬＤでは、屈折率制御層９として光導波層７よりも屈折率の低い半導体材料を光導波層７に埋め込むことによって、光導波層７内で屈折率制御層９が形成されていない帯状の領域（以下、「窓」ということもある。）Ｒ１において活性層５に平行な方向（帯状の窓Ｒ１の幅方向）にも実効屈折率差が形成されている。これによって、レーザ光は帯状の窓Ｒ１の幅方向にも閉じ込められて低閾値で高効率な単一横モード発振が得られる。
【０００５】
また、図４に示すような選択成長を用いた製造方法では、加工精度が低いエッチング工程を無くし、ＭＯＣＶＤ、ＭＯＭＢＥ、ＭＢＥ等の結晶成長法が有する高い制御性を用いて屈折率制御層９を形成することが可能である。
【０００６】
【発明が解決しようとする課題】
一般に、結晶成長技術は高い制御性を有している。しかしながら、大気に曝された基板への成長開始直後は特異的に不安定となり、たとえば成長開始直後においては、成長速度の低下および、甚だしい場合には成長が起こらない空走時間の発生が生じる。前述したような選択成長を用いた半導体レーザ素子の製造方法においては、大気に曝されたエピ基板上に直接屈折率制御層９を成長している。このため、空走時間の発生等によって屈折率制御層９の膜厚が不安定となり、結果として帯状の窓Ｒ１の幅方向の実効屈折率差の再現性が良くないという問題がある。特に、屈折率制御層９の膜厚が薄く設計された場合、この問題はより深刻である。
【０００７】
本発明の目的は、選択成長によって形成される屈折率制御層の膜厚制御性が高く、実効屈折率差の再現性が良く、製造歩留まりの高い半導体レーザ素子を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、活性層の少なくとも一方側に活性層の禁制帯幅以上の禁制帯幅を有する光導波層を設け、光導波層の外側に光導波層の禁制帯幅以上の禁制帯幅を有するクラッド層を設け、光導波層または光導波層とクラッド層との間に選択成長によって埋め込まれたストライプ状の窓を有する屈折率制御層を設けた実屈折率導波型半導体レーザ素子において、
埋め込まれる屈折率制御層に先行して選択成長された半導体層を設け、
前記半導体層の材料として、半導体層および屈折率制御層を含む積層部分における半導体層の膜厚変化による実効屈折率の変化量が、前記半導体層を用いない場合の屈折率制御層の膜厚変化による実効屈折率の変化量よりも小さくなるような材料を選択し、前記半導体層および前記屈折率制御層を含む積層部分における実効屈折率と、前記屈折率制御層の窓を含む積層部分における実効屈折率との差を実効屈折率差としたとき、前記半導体層の膜厚変化による実効屈折率差の変化量が５×１０ ^−６ ／ｎｍ以下であることを特徴とする半導体レーザ素子である。
【０００９】
本発明に従えば、屈折率制御層に先行して半導体層が選択成長されている。このため半導体層の成長中に成長を安定化させて引き続き成長される屈折率制御層の膜厚制御性を向上させることができる。また、半導体層および屈折率制御層を含む積層部分では、半導体層の膜厚変化による実効屈折率の変化量は、前記半導体層を用いない場合の屈折率制御層の膜厚変化による実効屈折率の変化量よりも小さい。このため空走時間の発生等によって半導体層の膜厚減少が生じても、前記積層部分における実効屈折率への影響は、半導体層を用いない場合よりも小さく抑えられる。したがって、半導体層および屈折率制御層を含む２箇所の積層部分の実効屈折率と、２箇所の積層部分に挟まれている窓を含む積層部分の実効屈折率との差のバラツキは、半導体レーザ素子間で小さくなる。
【００１０】
これによって、選択成長によって形成される屈折率制御層の膜厚制御性が高く、実効屈折率差の再現性が良く、製造歩留まりの向上した半導体レーザ素子を実現することが可能である。
【００１２】
また光導波層内に低屈折率な半導体層を導入することによる実効屈折率の低減効果と光導波層全体厚の増加による実効屈折率の上昇効果をほぼ相殺している。結晶成長は、１０ｎｍ〜５０ｎｍに相当する成長によって安定する。このため、半導体層の膜厚変化による実効屈折率差の変化量が５×１０^−６／ｎｍ以下となるよう設計することで、実効屈折率差は実質的に半導体層の膜厚には影響を受けず、所望の膜厚に形成された屈折率制御層によって制御される。したがって、選択成長によって形成される屈折率制御層の膜厚制御性が高く、実効屈折率差の再現性が良く、製造歩留まりの向上した半導体レーザ素子を実現することが可能である。
【００１３】
また本発明は、屈折率制御層の膜厚が３００ｎｍ以下においてより効果的であるので、この範囲があることが好ましい。
【００１４】
本発明に従えば、屈折率制御層を薄く形成し、空走時間の発生等が実効屈折率差に大きく影響を与える場合であってもその膜厚を正確に再現することができる。したがって、選択成長によって形成される屈折率制御層の膜厚制御性を高め、実効屈折率差を再現性良く形成し、製造歩留まりの向上を実現することが可能である。
【００１５】
【発明の実施の形態】
図１は、本発明の一実施の形態である半導体レーザ素子の構造を示す断面図である。本実施形態では、半導体バッファ層を用いたＤＣＨ−ＳＡＳ型レーザ素子を例にとり説明する。半導体レーザ素子は、ｎ型ＧａＡｓ基板２１上に、ｎ型Ａｌ_０．０９Ｇａ_０．９１Ａｓクラッド層２２と、ｎ型ＧａＡｓ光導波層２３と、ｎ型Ａｌ_０．４０Ｇａ_０．６０Ａｓキャリアブロック層２４と、Ｉｎ_０．１８Ｇａ_０．８２Ａｓ／ＧａＡｓ量子井戸活性層２５と、ｐ型Ａｌ_０．４０Ｇａ_０．６０Ａｓキャリアブロック層２６と、ｐ型ＧａＡｓ光導波層２７と、ｐ型Ａｌ_０．０９Ｇａ_０．９１Ａｓクラッド層２８と、ｐ型ＧａＡｓコンタクト層２９とが、順次積層されて構成されている。
【００１６】
半導体レーザ素子では、活性層２５で発光した光が半導体レーザ素子の２つの端面（図１紙面に平行な２つの端面）間で共振して一方の端面（反射率を低くした方の端面）から出射するが、共振方向（図１紙面に垂直な方向）に垂直な面（図１紙面と平行な面）では、縦方向（図１紙面では上下方向）は、屈折率が活性層２５および光導波層２３，２７よりも小さい上下のクラッド層２２，２８に挟まれ、横方向（図１紙面では左右方向）は、実効屈折率が光導波層２７よりも小さい屈折率制御層３１で挟まれた共振方向に帯状に延びる領域（以下、「窓」という。）Ｒ２１に閉じ込められる。屈折率制御層３１は、周囲とは逆の導電型（本実施形態ではｎ型）を持たせるため、キャリアの注入が妨げられ、活性層２５での発光自体が窓Ｒ２１近傍に制限されるが、光学的にさらに閉じ込めるために、実効屈折率の差を持たせている。
【００１７】
なお、実効屈折率とは、屈折率が異なる複数の層から成る部分で光が実質的に感じる屈折率をいう。本実施形態において、実効屈折率の差を持たせるとは、半導体レーザ素子の導波部分（図１においては、概ね二点鎖線Ａで囲まれた部分）の実効屈折率と、導波部分の両側（図１では左右両側）に位置する２つの積層部分の実効屈折率とに差を持たせることを意味している。
【００１８】
本発明は、屈折率制御層３１の下に半導体層３０を設け、この半導体層３０の厚さが、半導体レーザ素子間で変動しても、半導体層３０を含む積層部分の実効屈折率が変動しないような半導体層３０の材料（組成）を採用したことがポイントである。本件発明者は、屈折率制御層３１をエピ成長させるのが大気にさらされた後では成長初期の膜厚制御が困難なので、膜厚が変動しても積層体３２の実効屈折率が変動しないような半導体層３０が存在すること見出した。本発明は、この半導体層３０を屈折率制御層３１に先立って初期にエピ成長させて形成し、半導体層３０を含む積層部分の実効屈折率の安定化を図るものである。
【００１９】
また、ｐ型ＧａＡｓ光導波層２７内には、ｎ型Ａｌ_０．０６Ｇａ_０．９４Ａｓ半導体層３０上にｎ型Ａｌ_０．０９Ｇａ_０．９１Ａｓ屈折率制御層３１を積層して成る積層体３２が設けられている。この積層体３２は、ストライプ領域Ｒ２１を有している。ストライプ領域とは、半導体層３０および屈折率制御層３１が設けられていない領域である。
【００２０】
図２は、図１に示す半導体レーザ素子の積層構造において、Ａｌ_ＸＧａ_１−ＸＡｓからなる半導体層３０のＡｌ組成（Ｘ）を変えた時の、半導体層３０の厚さと実効屈折率との関係を示すグラフである。図２から、Ａｌ組成をＸ＝０．０６とすることで、半導体層３０の膜厚が変化しても実効屈折率は一定であることが分かる。
【００２１】
このように、半導体レーザ素子の積層構造が決まれば、それに応じて光導波層内に設けられる半導体層の組成（屈折率）と膜厚を変化させた時の実効屈折率とをシミュレーションすることによって、半導体層の組成を最適化することができる。なお実効屈折率は、BPM#CAD（Optiwave Corporation製）などによって、求めることができる。
【００２２】
本実施形態では、光導波層２７内にこの光導波層２７よりも屈折率が低い半導体層３０を導入することによる実効屈折率の低減効果と光導波層２７の全体厚の増加による実効屈折率の上昇効果とを相殺するような半導体層３０を用いているため、図２に示したように半導体層３０の膜厚が変化した場合であっても窓Ｒ２１の外側の実効屈折率を一定とすることが可能である。したがってストライプ領域Ｒ２１の幅方向の実効屈折率差も、半導体層３０の膜厚に関係無く一定となる。
【００２３】
図３は、図１に示すレーザ素子の製造方法を示す断面図である。まず図３（ａ）に示すように、ｎ型ＧａＡｓ基板２１上に、ｎ型Ａｌ_０．０９Ｇａ_０．９１Ａｓから成る厚さ２．６μｍのクラッド層２２と、ｎ型ＧａＡｓから成る厚さ０．４８μｍの光導波層２３と、ｎ型Ａｌ_０．４０Ｇａ_０．６０Ａｓから成る厚さ０．０３μｍのキャリアブロック層２４と、Ｉｎ_０．１８Ｇａ_０．８２Ａｓ／ＧａＡｓ量子井戸活性層２５と、ｐ型Ａｌ_０．４０Ｇａ_０．６０Ａｓから成る厚さ０．０３μｍのキャリアブロック層２６と、ｐ型ＧａＡｓから成る光導波層の一部２７ａとを、ＭＯＣＶＤなどを用いて順次結晶成長させる。
【００２４】
ＡｌＧａＡｓ系材料では、Ａｌ組成が増加するにつれて禁制帯幅も増加する傾向にある。本実施形態においては、量子井戸活性層２５の禁制帯幅より光導波層２３，２７の禁制帯幅の方が大きく、さらに光導波層２３，２７よりクラッド層２２，２８およびキャリアブロック層２４，２６の各禁制帯幅の方が大きい。
【００２５】
こうして結晶成長した基板を結晶成長装置から取出して、たとえば電子ビーム蒸着装置に投入して、図３（ｂ）に示すように、たとえばＳｉＯ_２から成るマスク１８を厚さ０．１μｍで全面に形成した後、フォトリソグラフィ技術を用いてストライプ状窓となる中央領域以外のマスクを除去して、ストライプ状のマスク８を形成する。このマスク１８は極めて薄いため、従来のフォトリソグラフィ技術でも高い精度で再現性よく形成可能である。
【００２６】
次に、マスク１８付の基板を結晶成長装置に戻して、光導波層２７の一部２７ａ上に、ｎ型Ａｌ _０．０６Ｇａ_０．９４Ａｓから成る厚さ０．０１μｍの半導体層３０と、ｎ型Ａｌ_０．０９Ｇａ_０．９１Ａｓから成る厚さ０．０８μｍの屈折率制御層３１とを選択成長させると、図３（ｂ）に示すように、マスク１８が付着した領域では結晶成長が行われない層構成が得られる。
【００２７】
次に、マスク１８をたとえばフッ酸水溶液で除去した後、図３（ｃ）に示すように、光導波層２７の残りの部分２７ｂを結晶成長させ、ｐ型ＧａＡｓから成る厚さ０．４８μｍの光導波層２７を形成する。さらに、ｐ型Ａｌ_０．０９Ｇａ_０．９１Ａｓから成る厚さ０．８３μｍのクラッド層２８と、ｐ型ＧａＡｓから成る厚さ０．３μｍのコンタクト層２９とを順次結晶成長させる。
【００２８】
こうして帯状の窓Ｒ２１となる部分にマスク１８を形成した後、選択成長により半導体層３０および屈折率制御層３１から成る積層体３２を形成し、その後マスク１８を除去する手法を用いることによって、半導体層３０および屈折率制御層３１から成る積層体３２に挟まれる窓Ｒ２１の高さ方向および幅方向の寸法を高い精度で再現性良く制御することが可能になる。こうした半導体層３０および屈折率制御層３１から成る積層体３２の選択成長によって、発振閾値および横モードの安定性に優れた半導体レーザ素子を高い歩留まりで製造できる。
【００２９】
なお、マスク１８の材料はＳｉＯ₂に限らず、たとえばＳｉＮなど選択成長が可能となる材料であればかまわない。
【００３０】
以上のように本実施形態によれば、屈折率制御層３１に先行して半導体層３０が選択成長されているので、半導体層３０の成長中に成長を安定化させて引き続き成長される屈折率制御層３１の膜厚制御性を向上させることができる。また、半導体層３０および屈折率制御層３１を含む積層部分では、半導体層３０の膜厚変化による実効屈折率の変化量は、屈折率制御層３１の膜厚変化による実効屈折率の変化量よりも小さい。このため空走時間の発生等によって半導体層３０の膜厚減少が生じても、前記積層部分における実効屈折率への影響は、半導体層３０を用いない場合よりも小さく抑えられる。したがって、半導体層３０および屈折率制御層３１を含む２箇所の積層部分の実効屈折率と、２箇所の積層部分に挟まれている窓Ｒ２１を含む積層部分の実効屈折率との差のバラツキは、半導体レーザ素子間で小さくなる。
【００３１】
これによって、選択成長によって形成される屈折率制御層３１の膜厚制御性が高く、実効屈折率差の再現性が良く、製造歩留まりの向上した半導体レーザ素子を実現することが可能である。
【００３２】
また、半導体層３０および屈折率制御層３１を含む積層部分における実効屈折率と、屈折率制御層３１の窓を含む積層部分における実効屈折率との差を実効屈折率差としたとき、半導体層３０の膜厚変化による実効屈折率差の変化量が５×１０^−６／ｎｍ以下であることが好ましい。
【００３３】
上記の半導体レーザ素子では、光導波層２７内に低屈折率な半導体層３０を導入することによる実効屈折率の低減効果と光導波層２７全体厚の増加による実効屈折率の上昇効果をほぼ相殺している。結晶成長は、１０ｎｍ〜５０ｎｍに相当する成長によって安定する。このため、半導体層３０の膜厚変化による実効屈折率差の変化量が５×１０^−６／ｎｍ以下となるよう設計することで、実効屈折率差は実質的に半導体層３０の膜厚には影響を受けず、所望の膜厚に形成された屈折率制御層３１によって制御される。したがって、選択成長によって形成される屈折率制御層３１の膜厚制御性が高く、実効屈折率差の再現性が良く、製造歩留まりの向上した半導体レーザ素子を実現することが可能である。
【００３４】
さらに、屈折率制御層３１の膜厚は、３００ｎｍ以下でより効果的であるので、この範囲であることが好ましい。
【００３５】
上記のように屈折率制御層３１を薄く形成すれば、空走時間の発生等が実効屈折率差に大きく影響を与える場合であっても、その膜厚を正確に再現することができる。したがって、選択成長によって形成される屈折率制御層３１の膜厚制御性を高め、実効屈折率差を再現性良く形成し、製造歩留まりの向上を実現することが可能である。
【００３６】
また、本実施形態では、キャリアブロック層２４，２６を用いているが、キャリアブロック層２４，２６が無い場合であっても同様に半導体層３０の組成（屈折率）を適宜定めることによって半導体層３０の膜厚が変化しても窓Ｒ２１の実効屈折率を一定とすることが可能である。さらに、本実施形態では、半導体層３０および屈折率制御層３１を光導波層２７内に形成したが、光導波層２７とクラッド層２８との間に形成してもよい。
【００３７】
【発明の効果】
以上のように本発明によれば、実効屈折率への影響が小さく抑えられた半導体層の成長中に結晶成長を安定化し、引き続き成長する屈折率制御層の膜厚制御性を向上することによって、窓の横方向での実効屈折率差を再現性良く制御することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の一形態である半導体レーザ素子の構造を示す断面図である。
【図２】図１に示す半導体レーザ素子の積層構造において、Ａｌ_ＸＧａ_１−ＸＡｓからなる半導体層３０のＡｌ組成（Ｘ）を変えた時の、半導体層３０の厚さと実効屈折率との関係を示すグラフである。
【図３】図１に示す半導体レーザ素子の製造方法を示す断面図である。
【図４】従来技術を説明するための断面図である。
【符号の説明】
２１ 基板
２２，２８ クラッド層
２３，２７ 光導波層
２４，２６ キャリアブロック層
２５ 活性層
２９ コンタクト層
３０ 半導体層
３１ 屈折率制御層
３２ マスク
Ｒ２１ 窓

Claims (2)

1. 活性層の少なくとも一方側に活性層の禁制帯幅以上の禁制帯幅を有する光導波層を設け、光導波層の外側に光導波層の禁制帯幅以上の禁制帯幅を有するクラッド層を設け、光導波層または光導波層とクラッド層との間に選択成長によって埋め込まれたストライプ状の窓を有する屈折率制御層を設けた実屈折率導波型半導体レーザ素子において、
   埋め込まれる屈折率制御層に先行して選択成長された半導体層を設け、
   前記半導体層の材料として、半導体層および屈折率制御層を含む積層部分における半導体層の膜厚変化による実効屈折率の変化量が、前記半導体層を用いない場合の屈折率制御層の膜厚変化による実効屈折率の変化量よりも小さくなるような材料を選択し、
   前記半導体層および前記屈折率制御層を含む積層部分における実効屈折率と、前記屈折率制御層の窓を含む積層部分における実効屈折率との差を実効屈折率差としたとき、前記半導体層の膜厚変化による実効屈折率差の変化量が５×１０ ^−６ ／ｎｍ以下であることを特徴とする半導体レーザ素子。
2. 屈折率制御層の膜厚が３００ｎｍ以下であることを特徴とする請求項１記載の半導体レーザ素子。

Images