JP2003152279A - 半導体レーザ素子 - Google Patents

Abstract

(57)【要約】 【課題】 選択成長によって形成される屈折率制御層の
膜厚制御性が高く、実効屈折率差の再現性が良く、製造
歩留まりの高い半導体レーザ素子を提供する。 【解決手段】 活性層２５の少なくとも一方側に活性層
２５の禁制帯幅以上の禁制帯幅を有する光導波層２７を
設け、光導波層２７の外側に光導波層２７の禁制帯幅以
上の禁制帯幅を有するクラッド層２８を設け、光導波層
２７に選択成長によって埋め込まれた帯状の窓Ｒ２１を
有する屈折率制御層３１を設けた実屈折率導波型半導体
レーザ素子において、屈折率制御層３１が埋め込まれた
光導波層２７に屈折率制御層３１に先行して選択成長さ
れた半導体層３０を設け、半導体層３０および屈折率制
御層３１を含む積層部分では、半導体層３０の膜厚変化
による実効屈折率の変化量が、屈折率制御層３１の膜厚
変化による実効屈折率の変化量よりも小さくしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信、レーザプリ
ンタ、レーザ医療、レーザ加工等で好適に用いられ、高
出力動作が可能な実屈折率導波型半導体レーザ素子に関
する。

【０００２】

【従来の技術】図４は、たとえば特開平１１−１５４７
７５号公報に示されるような完全分離閉じ込め構造によ
る実屈折率導波型の半導体レーザ素子（以下、ＤＣＨ−
ＳＡＳ型ＬＤと称する。）の構造およびその製造方法を
示す断面図である。

【０００３】図４（ａ）において、ｎ型ＧａＡｓ基板１
上に、ｎ型ＡｌＧａＡｓクラッド層２と、ｎ型ＡｌＧａ
Ａｓ光導波層３と、ｎ型ＡｌＧａＡｓキャリアブロック
層４と、ＧａＡｓ／ＡｌＧａＡｓ量子井戸活性層５と、
ｐ型ＡｌＧａＡｓキャリアブロック層６と、ｐ型ＡｌＧ
ａＡｓ光導波層７の一部とを順次結晶成長によって作成
する。次に、図４（ｂ）に示すように、成長したエピ基
板上、具体的にはｐ型ＡｌＧａＡｓ光導波層７ａ上の所
定の領域に、蒸着およびフォトリソグラフィー技術を用
いてＳｉＯ_２ストライプマスク８を形成する。次に、図
４（ｂ）に示すように、ＳｉＯ_２ストライプマスク８の
形成領域以外の領域に、選択成長によってｎ型ＡｌＧａ
Ａｓ屈折率制御層９を作成する。次に、ＳｉＯ_２ストラ
イプマスク８を除去した後、図４（ｃ）に示すように、
残りのｐ型ＡｌＧａＡｓ光導波層７ｂと、ｐ型ＡｌＧａ
Ａｓクラッド層１０と、ｐ型ＨＧａＡｓコンタクト層１
１とを順次結晶成長によって作成する。これによって、
ＤＣＨ−ＳＡＳ型ＬＤが製造される。なお、ｐ型ＡｌＧ
ａＡｓ光導波層７ａとｐ型ＡｌＧａＡｓ光導波層７ｂと
によって１つの光導波層７が形成される。

【０００４】このようなＤＣＨ−ＳＡＳ型ＬＤでは、屈
折率制御層９として光導波層７よりも屈折率の低い半導
体材料を光導波層７に埋め込むことによって、光導波層
７内で屈折率制御層９が形成されていない帯状の領域
（以下、「窓」ということもある。）Ｒ１において活性
層５に平行な方向（帯状の窓Ｒ１の幅方向）にも実効屈
折率差が形成されている。これによって、レーザ光は帯
状の窓Ｒ１の幅方向にも閉じ込められて低閾値で高効率
な単一横モード発振が得られる。

【０００５】また、図４に示すような選択成長を用いた
製造方法では、加工精度が低いエッチング工程を無く
し、ＭＯＣＶＤ、ＭＯＭＢＥ、ＭＢＥ等の結晶成長法が
有する高い制御性を用いて屈折率制御層９を形成するこ
とが可能である。

【０００６】

【発明が解決しようとする課題】一般に、結晶成長技術
は高い制御性を有している。しかしながら、大気に曝さ
れた基板への成長開始直後は特異的に不安定となり、た
とえば成長開始直後においては、成長速度の低下およ
び、甚だしい場合には成長が起こらない空走時間の発生
が生じる。前述したような選択成長を用いた半導体レー
ザ素子の製造方法においては、大気に曝されたエピ基板
上に直接屈折率制御層９を成長している。このため、空
走時間の発生等によって屈折率制御層９の膜厚が不安定
となり、結果として帯状の窓Ｒ１の幅方向の実効屈折率
差の再現性が良くないという問題がある。特に、屈折率
制御層９の膜厚が薄く設計された場合、この問題はより
深刻である。

【０００７】本発明の目的は、選択成長によって形成さ
れる屈折率制御層の膜厚制御性が高く、実効屈折率差の
再現性が良く、製造歩留まりの高い半導体レーザ素子を
提供することである。

【０００８】

【課題を解決するための手段】本発明は、活性層の少な
くとも一方側に活性層の禁制帯幅以上の禁制帯幅を有す
る光導波層を設け、光導波層の外側に光導波層の禁制帯
幅以上の禁制帯幅を有するクラッド層を設け、光導波層
または光導波層とクラッド層との間に選択成長によって
埋め込まれたストライプ状の窓を有する屈折率制御層を
設けた実屈折率導波型半導体レーザ素子において、埋め
込まれる屈折率制御層に先行して選択成長された半導体
層を設け、前記半導体層の材料として、半導体層および
屈折率制御層を含む積層部分における半導体層の膜厚変
化による実効屈折率の変化量が、屈折率制御層の膜厚変
化による実効屈折率の変化量よりも小さくなるような材
料を選択したことを特徴とする半導体レーザ素子であ
る。

【０００９】本発明に従えば、屈折率制御層に先行して
半導体層が選択成長されている。このため半導体層の成
長中に成長を安定化させて引き続き成長される屈折率制
御層の膜厚制御性を向上させることができる。また、半
導体層および屈折率制御層を含む積層部分では、半導体
層の膜厚変化による実効屈折率の変化量は、屈折率制御
層の膜厚変化による実効屈折率の変化量よりも小さい。
このため空走時間の発生等によって半導体層の膜厚減少
が生じても、前記積層部分における実効屈折率への影響
は、半導体層を用いない場合よりも小さく抑えられる。
したがって、半導体層および屈折率制御層を含む２箇所
の積層部分の実効屈折率と、２箇所の積層部分に挟まれ
ている窓を含む積層部分の実効屈折率との差のバラツキ
は、半導体レーザ素子間で小さくなる。

【００１０】これによって、選択成長によって形成され
る屈折率制御層の膜厚制御性が高く、実効屈折率差の再
現性が良く、製造歩留まりの向上した半導体レーザ素子
を実現することが可能である。

【００１１】また本発明は、前記半導体層および前記屈
折率制御層を含む積層部分における実効屈折率と、前記
屈折率制御層の窓を含む積層部分における実効屈折率と
の差を実効屈折率差としたとき、前記半導体層の膜厚変
化による実効屈折率差の変化量が５×１０^−６／ｎｍ以
下であることが好ましい。

【００１２】本発明に従えば、光導波層内に低屈折率な
半導体層を導入することによる実効屈折率の低減効果と
光導波層全体厚の増加による実効屈折率の上昇効果をほ
ぼ相殺している。結晶成長は、１０ｎｍ〜５０ｎｍに相
当する成長によって安定する。このため、半導体層の膜
厚変化による実効屈折率差の変化量が５×１０^−６／ｎ
ｍ以下となるよう設計することで、実効屈折率差は実質
的に半導体層の膜厚には影響を受けず、所望の膜厚に形
成された屈折率制御層によって制御される。したがっ
て、選択成長によって形成される屈折率制御層の膜厚制
御性が高く、実効屈折率差の再現性が良く、製造歩留ま
りの向上した半導体レーザ素子を実現することが可能で
ある。

【００１３】また本発明は、屈折率制御層の膜厚が３０
０ｎｍ以下においてより効果的であるので、この範囲が
あることが好ましい。

【００１４】本発明に従えば、屈折率制御層を薄く形成
し、空走時間の発生等が実効屈折率差に大きく影響を与
える場合であってもその膜厚を正確に再現することがで
きる。したがって、選択成長によって形成される屈折率
制御層の膜厚制御性を高め、実効屈折率差を再現性良く
形成し、製造歩留まりの向上を実現することが可能であ
る。

【００１５】

【発明の実施の形態】図１は、本発明の一実施の形態で
ある半導体レーザ素子の構造を示す断面図である。本実
施形態では、半導体バッファ層を用いたＤＣＨ−ＳＡＳ
型レーザ素子を例にとり説明する。半導体レーザ素子
は、ｎ型ＧａＡｓ基板２１上に、ｎ型Ａｌ_０．０９Ｇａ
_０．９１Ａｓクラッド層２２と、ｎ型ＧａＡｓ光導波層
２３と、ｎ型Ａｌ_０．４０Ｇａ_０．６０Ａｓキャリアブ
ロック層２４と、Ｉｎ_０．１８Ｇａ_０．８２Ａｓ／Ｇａ
Ａｓ量子井戸活性層２５と、ｐ型Ａｌ_０．４０Ｇａ
_{０．６ ０}Ａｓキャリアブロック層２６と、ｐ型ＧａＡｓ
光導波層２７と、ｐ型Ａｌ_{０． ０９}Ｇａ_０．９１Ａｓク
ラッド層２８と、ｐ型ＧａＡｓコンタクト層２９とが、
順次積層されて構成されている。

【００１６】半導体レーザ素子では、活性層２５で発光
した光が半導体レーザ素子の２つの端面（図１紙面に平
行な２つの端面）間で共振して一方の端面（反射率を低
くした方の端面）から出射するが、共振方向（図１紙面
に垂直な方向）に垂直な面（図１紙面と平行な面）で
は、縦方向（図１紙面では上下方向）は、屈折率が活性
層２５および光導波層２３，２７よりも小さい上下のク
ラッド層２２，２８に挟まれ、横方向（図１紙面では左
右方向）は、実効屈折率が光導波層２７よりも小さい屈
折率制御層３１で挟まれた共振方向に帯状に延びる領域
（以下、「窓」という。）Ｒ２１に閉じ込められる。屈
折率制御層３１は、周囲とは逆の導電型（本実施形態で
はｎ型）を持たせるため、キャリアの注入が妨げられ、
活性層２５での発光自体が窓Ｒ２１近傍に制限される
が、光学的にさらに閉じ込めるために、実効屈折率の差
を持たせている。

【００１７】なお、実効屈折率とは、屈折率が異なる複
数の層から成る部分で光が実質的に感じる屈折率をい
う。本実施形態において、実効屈折率の差を持たせると
は、半導体レーザ素子の導波部分（図１においては、概
ね二点鎖線Ａで囲まれた部分）の実効屈折率と、導波部
分の両側（図１では左右両側）に位置する２つの積層部
分の実効屈折率とに差を持たせることを意味している。

【００１８】本発明は、屈折率制御層３１の下に半導体
層３０を設け、この半導体層３０の厚さが、半導体レー
ザ素子間で変動しても、半導体層３０を含む積層部分の
実効屈折率が変動しないような半導体層３０の材料（組
成）を採用したことがポイントである。本件発明者は、
屈折率制御層３１をエピ成長させるのが大気にさらされ
た後では成長初期の膜厚制御が困難なので、膜厚が変動
しても積層体３２の実効屈折率が変動しないような半導
体層３０が存在すること見出した。本発明は、この半導
体層３０を屈折率制御層３１に先立って初期にエピ成長
させて形成し、半導体層３０を含む積層部分の実効屈折
率の安定化を図るものである。

【００１９】また、ｐ型ＧａＡｓ光導波層２７内には、
ｎ型Ａｌ_０．０６Ｇａ_０．９４Ａｓ半導体層３０上にｎ
型Ａｌ_０．０９Ｇａ_０．９１Ａｓ屈折率制御層３１を積
層して成る積層体３２が設けられている。この積層体３
２は、ストライプ領域Ｒ２１を有している。ストライプ
領域とは、半導体層３０および屈折率制御層３１が設け
られていない領域である。

【００２０】図２は、図１に示す半導体レーザ素子の積
層構造において、Ａｌ_ＸＧａ_１−ＸＡｓからなる半導体
層３０のＡｌ組成（Ｘ）を変えた時の、半導体層３０の
厚さと実効屈折率との関係を示すグラフである。図２か
ら、Ａｌ組成をＸ＝０．０６とすることで、半導体層３
０の膜厚が変化しても実効屈折率は一定であることが分
かる。

【００２１】このように、半導体レーザ素子の積層構造
が決まれば、それに応じて光導波層内に設けられる半導
体層の組成（屈折率）と膜厚を変化させた時の実効屈折
率とをシミュレーションすることによって、半導体層の
組成を最適化することができる。なお実効屈折率は、BP
M#CAD（Optiwave Corporation製）などによって、求め
ることができる。

【００２２】本実施形態では、光導波層２７内にこの光
導波層２７よりも屈折率が低い半導体層３０を導入する
ことによる実効屈折率の低減効果と光導波層２７の全体
厚の増加による実効屈折率の上昇効果とを相殺するよう
な半導体層３０を用いているため、図２に示したように
半導体層３０の膜厚が変化した場合であっても窓Ｒ２１
の外側の実効屈折率を一定とすることが可能である。し
たがってストライプ領域Ｒ２１の幅方向の実効屈折率差
も、半導体層３０の膜厚に関係無く一定となる。

【００２３】図３は、図１に示すレーザ素子の製造方法
を示す断面図である。まず図３（ａ）に示すように、ｎ
型ＧａＡｓ基板２１上に、ｎ型Ａｌ_０．０９Ｇａ
_０．９１Ａｓから成る厚さ２．６μｍのクラッド層２２
と、ｎ型ＧａＡｓから成る厚さ０．４８μｍの光導波層
２３と、ｎ型Ａｌ_０．４０Ｇａ_０．６０Ａｓから成る厚
さ０．０３μｍのキャリアブロック層２４と、Ｉｎ
_０．１８Ｇａ_０．８２Ａｓ／ＧａＡｓ量子井戸活性層２
５と、ｐ型Ａｌ_０．４０Ｇａ_０．６０Ａｓから成る厚さ
０．０３μｍのキャリアブロック層２６と、ｐ型ＧａＡ
ｓから成る光導波層の一部２７ａとを、ＭＯＣＶＤなど
を用いて順次結晶成長させる。

【００２４】ＡｌＧａＡｓ系材料では、Ａｌ組成が増加
するにつれて禁制帯幅も増加する傾向にある。本実施形
態においては、量子井戸活性層２５の禁制帯幅より光導
波層２３，２７の禁制帯幅の方が大きく、さらに光導波
層２３，２７よりクラッド層２２，２８およびキャリア
ブロック層２４，２６の各禁制帯幅の方が大きい。

【００２５】こうして結晶成長した基板を結晶成長装置
から取出して、たとえば電子ビーム蒸着装置に投入し
て、図３（ｂ）に示すように、たとえばＳｉＯ_２から成
るマスク１８を厚さ０．１μｍで全面に形成した後、フ
ォトリソグラフィ技術を用いてストライプ状窓となる中
央領域以外のマスクを除去して、ストライプ状のマスク
８を形成する。このマスク１８は極めて薄いため、従来
のフォトリソグラフィ技術でも高い精度で再現性よく形
成可能である。

【００２６】次に、マスク１８付の基板を結晶成長装置
に戻して、光導波層２７の一部２７ａ上に、ｎ型ＡＬ
_０．０６Ｇａ_０．９４Ａｓから成る厚さ０．０１μｍの
半導体層３０と、ｎ型Ａｌ_０．０９Ｇａ_０．９１Ａｓか
ら成る厚さ０．０８μｍの屈折率制御層３１とを選択成
長させると、図３（ｂ）に示すように、マスク１８が付
着した領域では結晶成長が行われない層構成が得られ
る。

【００２７】次に、マスク１８をたとえばフッ酸水溶液
で除去した後、図３（ｃ）に示すように、光導波層２７
の残りの部分２７ｂを結晶成長させ、ｐ型ＧａＡｓから
成る厚さ０．４８μｍの光導波層２７を形成する。さら
に、ｐ型Ａｌ_０．０９Ｇａ_{０ ．９１}Ａｓから成る厚さ
０．８３μｍのクラッド層２８と、ｐ型ＧａＡｓから成
る厚さ０．３μｍのコンタクト層２９とを順次結晶成長
させる。

【００２８】こうして帯状の窓Ｒ２１となる部分にマス
ク１８を形成した後、選択成長により半導体層３０およ
び屈折率制御層３１から成る積層体３２を形成し、その
後マスク１８を除去する手法を用いることによって、半
導体層３０および屈折率制御層３１から成る積層体３２
に挟まれる窓Ｒ２１の高さ方向および幅方向の寸法を高
い精度で再現性良く制御することが可能になる。こうし
た半導体層３０および屈折率制御層３１から成る積層体
３２の選択成長によって、発振閾値および横モードの安
定性に優れた半導体レーザ素子を高い歩留まりで製造で
きる。

【００２９】なお、マスク１８の材料はＳｉＯ₂に限ら
ず、たとえばＳｉＮなど選択成長が可能となる材料であ
ればかまわない。

【００３０】以上のように本実施形態によれば、屈折率
制御層３１に先行して半導体層３０が選択成長されてい
るので、半導体層３０の成長中に成長を安定化させて引
き続き成長される屈折率制御層３１の膜厚制御性を向上
させることができる。また、半導体層３０および屈折率
制御層３１を含む積層部分では、半導体層３０の膜厚変
化による実効屈折率の変化量は、屈折率制御層３１の膜
厚変化による実効屈折率の変化量よりも小さい。このた
め空走時間の発生等によって半導体層３０の膜厚減少が
生じても、前記積層部分における実効屈折率への影響
は、半導体層３０を用いない場合よりも小さく抑えられ
る。したがって、半導体層３０および屈折率制御層３１
を含む２箇所の積層部分の実効屈折率と、２箇所の積層
部分に挟まれている窓Ｒ２１を含む積層部分の実効屈折
率との差のバラツキは、半導体レーザ素子間で小さくな
る。

【００３１】これによって、選択成長によって形成され
る屈折率制御層３１の膜厚制御性が高く、実効屈折率差
の再現性が良く、製造歩留まりの向上した半導体レーザ
素子を実現することが可能である。

【００３２】また、半導体層３０および屈折率制御層３
１を含む積層部分における実効屈折率と、屈折率制御層
３１の窓を含む積層部分における実効屈折率との差を実
効屈折率差としたとき、半導体層３０の膜厚変化による
実効屈折率差の変化量が５×１０^−６／ｎｍ以下である
ことが好ましい。

【００３３】上記の半導体レーザ素子では、光導波層２
７内に低屈折率な半導体層３０を導入することによる実
効屈折率の低減効果と光導波層２７全体厚の増加による
実効屈折率の上昇効果をほぼ相殺している。結晶成長
は、１０ｎｍ〜５０ｎｍに相当する成長によって安定す
る。このため、半導体層３０の膜厚変化による実効屈折
率差の変化量が５×１０^−６／ｎｍ以下となるよう設計
することで、実効屈折率差は実質的に半導体層３０の膜
厚には影響を受けず、所望の膜厚に形成された屈折率制
御層３１によって制御される。したがって、選択成長に
よって形成される屈折率制御層３１の膜厚制御性が高
く、実効屈折率差の再現性が良く、製造歩留まりの向上
した半導体レーザ素子を実現することが可能である。

【００３４】さらに、屈折率制御層３１の膜厚は、３０
０ｎｍ以下でより効果的であるので、この範囲であるこ
とが好ましい。

【００３５】上記のように屈折率制御層３１を薄く形成
すれば、空走時間の発生等が実効屈折率差に大きく影響
を与える場合であっても、その膜厚を正確に再現するこ
とができる。したがって、選択成長によって形成される
屈折率制御層３１の膜厚制御性を高め、実効屈折率差を
再現性良く形成し、製造歩留まりの向上を実現すること
が可能である。

【００３６】また、本実施形態では、キャリアブロック
層２４，２６を用いているが、キャリアブロック層２
４，２６が無い場合であっても同様に半導体層３０の組
成（屈折率）を適宜定めることによって半導体層３０の
膜厚が変化しても窓Ｒ２１の実効屈折率を一定とするこ
とが可能である。さらに、本実施形態では、半導体層３
０および屈折率制御層３１を光導波層２７内に形成した
が、光導波層２７とクラッド層２８との間に形成しても
よい。

【００３７】

【発明の効果】以上のように本発明によれば、実効屈折
率への影響が小さく抑えられた半導体層の成長中に結晶
成長を安定化し、引き続き成長する屈折率制御層の膜厚
制御性を向上することによって、窓の横方向での実効屈
折率差を再現性良く制御することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の一形態である半導体レーザ素子
の構造を示す断面図である。

【図２】図１に示す半導体レーザ素子の積層構造におい
て、Ａｌ_ＸＧａ_１−ＸＡｓからなる半導体層３０のＡｌ
組成（Ｘ）を変えた時の、半導体層３０の厚さと実効屈
折率との関係を示すグラフである。

【図３】図１に示す半導体レーザ素子の製造方法を示す
断面図である。

【図４】従来技術を説明するための断面図である。

【符号の説明】

２１ 基板 ２２，２８ クラッド層 ２３，２７ 光導波層 ２４，２６ キャリアブロック層 ２５ 活性層 ２９ コンタクト層 ３０ 半導体層 ３１ 屈折率制御層 ３２ マスク Ｒ２１ 窓

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小磯 武 千葉県袖ケ浦市長浦580−32 エムシーフ ァイテル株式会社内 Ｆターム(参考） 5F073 AA20 AA51 AA74 CA07

Claims (3)

【特許請求の範囲】
1. 【請求項１】 活性層の少なくとも一方側に活性層の禁
   制帯幅以上の禁制帯幅を有する光導波層を設け、光導波
   層の外側に光導波層の禁制帯幅以上の禁制帯幅を有する
   クラッド層を設け、光導波層または光導波層とクラッド
   層との間に選択成長によって埋め込まれたストライプ状
   の窓を有する屈折率制御層を設けた実屈折率導波型半導
   体レーザ素子において、 埋め込まれる屈折率制御層に先行して選択成長された半
   導体層を設け、 前記半導体層の材料として、半導体層および屈折率制御
   層を含む積層部分における半導体層の膜厚変化による実
   効屈折率の変化量が、屈折率制御層の膜厚変化による実
   効屈折率の変化量よりも小さくなるような材料を選択し
   たことを特徴とする半導体レーザ素子。
2. 【請求項２】 前記半導体層および前記屈折率制御層を
   含む積層部分における実効屈折率と、前記屈折率制御層
   の窓を含む積層部分における実効屈折率との差を実効屈
   折率差としたとき、前記半導体層の膜厚変化による実効
   屈折率差の変化量が５×１０^−６／ｎｍ以下であること
   を特徴とする請求項１記載の半導体レーザ素子。
3. 【請求項３】 屈折率制御層の膜厚が３００ｎｍ以下で
   あることを特徴とする請求項１または２記載の半導体レ
   ーザ素子。