JPH0799373A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH0799373A JPH0799373A JP18102994A JP18102994A JPH0799373A JP H0799373 A JPH0799373 A JP H0799373A JP 18102994 A JP18102994 A JP 18102994A JP 18102994 A JP18102994 A JP 18102994A JP H0799373 A JPH0799373 A JP H0799373A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- blocking layer
- stripe
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 第１導電型の基板１上に、同じ導電型の第１
クラッド層２、活性層３、第２導電型の第２クラッド層
４を順次積層し、この上に電流狭窄の為、ストライプ溝
２０を備えた電流阻止層５１，５２を積層する。電流狭
窄の為の電流阻止層は、少なくとも２層の半導体層５
１，５２から構成され、活性層３に近い側には、液相成
長を行なう際にメルトバックによる変形を生じない結晶
組成で、相対的に禁制帯幅の大きな第１電流阻止層５１
を配置し、この上にこれよりも禁制帯幅の小さな第２電
流阻止層５２を配置する。 【効果】 第２クラッド層４の層厚が小さい範囲で水平
方向の光閉じ込めが行われて、レーザが低雑音化され
る。また、活性層３に至るキャリヤの横方向の広がりも
溝部２０で制限されるので、発光効率が増大し、低しき
い値電流のレーザが得られる。
クラッド層２、活性層３、第２導電型の第２クラッド層
４を順次積層し、この上に電流狭窄の為、ストライプ溝
２０を備えた電流阻止層５１，５２を積層する。電流狭
窄の為の電流阻止層は、少なくとも２層の半導体層５
１，５２から構成され、活性層３に近い側には、液相成
長を行なう際にメルトバックによる変形を生じない結晶
組成で、相対的に禁制帯幅の大きな第１電流阻止層５１
を配置し、この上にこれよりも禁制帯幅の小さな第２電
流阻止層５２を配置する。 【効果】 第２クラッド層４の層厚が小さい範囲で水平
方向の光閉じ込めが行われて、レーザが低雑音化され
る。また、活性層３に至るキャリヤの横方向の広がりも
溝部２０で制限されるので、発光効率が増大し、低しき
い値電流のレーザが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、レーザ光を用いた情報
処理、通信、計測のための光源として用いることのでき
る半導体レーザ装置及びその製造方法に関するものであ
る。
処理、通信、計測のための光源として用いることのでき
る半導体レーザ装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】光ディスク装置の光源として用いるため
の低雑音かつ低動作電流の半導体レーザ装置の需要が高
まり、各種の構造を持つ半導体レーザ装置の研究開発が
積極的に推進され、実用化されているものも少なくな
い。低雑音かつ低動作電流の半導体レーザ装置の設計に
おいては、積層方向に平行方向の光閉じ込め・キャリヤ
閉じ込めを適切に行なうことが重要であり、その製造に
おいては、設計された層構造が変形しないように適切に
行なうことが重要である。
の低雑音かつ低動作電流の半導体レーザ装置の需要が高
まり、各種の構造を持つ半導体レーザ装置の研究開発が
積極的に推進され、実用化されているものも少なくな
い。低雑音かつ低動作電流の半導体レーザ装置の設計に
おいては、積層方向に平行方向の光閉じ込め・キャリヤ
閉じ込めを適切に行なうことが重要であり、その製造に
おいては、設計された層構造が変形しないように適切に
行なうことが重要である。
【０００３】以下、図面を参照しながら従来の低雑音半
導体レーザ装置について説明する。
導体レーザ装置について説明する。
【０００４】図１５は、従来のＡlＧaＡs系の内部スト
ライプ型低雑音半導体レーザ装置の断面構造を示すもの
である。図１５の従来のＡlＧaＡs系の内部ストライプ
型低雑音半導体レーザ装置において、コンタクト層７が
５０μmの層厚に設定されているのは、ディスクからの
戻り光が素子端面で反射されて再びディスク面へ放射さ
れることを防止するためであり、５０μmもの層厚をも
つコンタクト層７を結晶成長するための製造方法として
液相成長方法を採用している。ここで、第３クラッド層
６・コンタクト層７を積層するために液相成長法を用い
ていることから、結晶成長を良好に行なわせるためには
電流阻止層５の結晶組成としてＡl0.4Ｇa0.6Ａs以下の
Ａl含有率である半導体層を使用する必要があることは
周知であり、一般的にはＧaＡs又はＡl0.1Ｇa0.9Ａs以
下のＡl含有率である半導体層が用いられている。
ライプ型低雑音半導体レーザ装置の断面構造を示すもの
である。図１５の従来のＡlＧaＡs系の内部ストライプ
型低雑音半導体レーザ装置において、コンタクト層７が
５０μmの層厚に設定されているのは、ディスクからの
戻り光が素子端面で反射されて再びディスク面へ放射さ
れることを防止するためであり、５０μmもの層厚をも
つコンタクト層７を結晶成長するための製造方法として
液相成長方法を採用している。ここで、第３クラッド層
６・コンタクト層７を積層するために液相成長法を用い
ていることから、結晶成長を良好に行なわせるためには
電流阻止層５の結晶組成としてＡl0.4Ｇa0.6Ａs以下の
Ａl含有率である半導体層を使用する必要があることは
周知であり、一般的にはＧaＡs又はＡl0.1Ｇa0.9Ａs以
下のＡl含有率である半導体層が用いられている。
【０００５】低雑音化と低電流化に注目して、ストライ
プ外部の第２クラッド層４の層厚とレーザ特性の関連を
考えると以下のようになる。第２クラッド層４の層厚を
大きくすることにより、水平方向の光の閉じ込めが緩や
かになることにより、利得導波に近づき自励発振や縦モ
ードのマルチモード化が生じ、戻り光に対する可干渉性
が低減されるため、戻り光雑音を抑制することができ
る。すなわち、低雑音化が達成できる。
プ外部の第２クラッド層４の層厚とレーザ特性の関連を
考えると以下のようになる。第２クラッド層４の層厚を
大きくすることにより、水平方向の光の閉じ込めが緩や
かになることにより、利得導波に近づき自励発振や縦モ
ードのマルチモード化が生じ、戻り光に対する可干渉性
が低減されるため、戻り光雑音を抑制することができ
る。すなわち、低雑音化が達成できる。
【０００６】一方、第２クラッド層４の層厚を小さくす
ることは、水平方向の光閉じ込めをやや強くし自励発振
の程度が多少悪化するが、第３クラッド層６から第２ク
ラッド層４を通り活性層３に至るキャリヤの横方向の拡
がりが減少するため、発光効率が増大し低閾値でのレー
ザ発振が可能となる。すなわち、低電流化が達成でき
る。
ることは、水平方向の光閉じ込めをやや強くし自励発振
の程度が多少悪化するが、第３クラッド層６から第２ク
ラッド層４を通り活性層３に至るキャリヤの横方向の拡
がりが減少するため、発光効率が増大し低閾値でのレー
ザ発振が可能となる。すなわち、低電流化が達成でき
る。
【０００７】
【発明が解決しようとする課題】しかし、上述の構造で
は、低雑音化のために第２クラッド層４の層厚を大きく
することは、活性層から電流阻止層までの間隔を拡大す
ることであり、第３クラッド層６から第２クラッド層４
を通り活性層３に至るキャリヤの横方向の拡がりが拡大
するため、発光効率が低下し低閾値でのレーザ発振が不
可能になる。
は、低雑音化のために第２クラッド層４の層厚を大きく
することは、活性層から電流阻止層までの間隔を拡大す
ることであり、第３クラッド層６から第２クラッド層４
を通り活性層３に至るキャリヤの横方向の拡がりが拡大
するため、発光効率が低下し低閾値でのレーザ発振が不
可能になる。
【０００８】すなわち、上述の構造では低雑音化と低閾
値化は、第２クラッド層４の層厚の変化に対し相反する
方向にあるため独立に設計・制御することができなかっ
た。さらに、電流阻止層５としてＧaＡsを採用した場
合、第３クラッド層６、コンタクト層７を積層するため
液相成長を行なう際にメルトバックによりストライプ付
近の電流阻止層５が変形し、雑音特性・発振閾値のばら
つきが大きく、歩留り向上が極めて困難であった。以下
に、低雑音半導体レーザ装置について、電流阻止層５の
メルトバックによる変形の防止と、低雑音化・低閾値化
の両立の可能性について、設計結果・実験結果を交え詳
細に述べる。
値化は、第２クラッド層４の層厚の変化に対し相反する
方向にあるため独立に設計・制御することができなかっ
た。さらに、電流阻止層５としてＧaＡsを採用した場
合、第３クラッド層６、コンタクト層７を積層するため
液相成長を行なう際にメルトバックによりストライプ付
近の電流阻止層５が変形し、雑音特性・発振閾値のばら
つきが大きく、歩留り向上が極めて困難であった。以下
に、低雑音半導体レーザ装置について、電流阻止層５の
メルトバックによる変形の防止と、低雑音化・低閾値化
の両立の可能性について、設計結果・実験結果を交え詳
細に述べる。
【０００９】この液相成長の際に生じるメルトバックに
よるストライプ付近の電流阻止層５の変形を防止するた
めには、電流阻止層５としてメルトバックしない結晶組
成を持つＡlＧaＡs半導体層を用いればよいことは周知
である。しかし、液相成長による再成長が可能であり、
かつ、良好な再成長界面を得るためには、一般的にＡl
0.4Ｇa0.6Ａs以下のＡlＡs含有率である結晶組成をもつ
半導体層を採用しなければならないこともまた周知であ
る。
よるストライプ付近の電流阻止層５の変形を防止するた
めには、電流阻止層５としてメルトバックしない結晶組
成を持つＡlＧaＡs半導体層を用いればよいことは周知
である。しかし、液相成長による再成長が可能であり、
かつ、良好な再成長界面を得るためには、一般的にＡl
0.4Ｇa0.6Ａs以下のＡlＡs含有率である結晶組成をもつ
半導体層を採用しなければならないこともまた周知であ
る。
【００１０】図１０は、ストライプ内外の屈折率差（Δ
n）と自励発振を生じる最大光出力（Ｐmax：この出力以
下の光出力では自励発振を生じている）の相関を計算に
より求めたものである。光ディスク等の光源として一般
的に使用されている光出力は３mＷ程度であり、自励発
振を生じる最大光出力（Ｐmax）が３mＷ以上であれば良
好な雑音特性が得られるものである。図１１に光出力=
３mＷにおけるストライプ内外の屈折率差（Δn）と自励
発振指標（γ：可干渉性を表している・この値が０.９
以下の場合自励発振を生じている）の相関を実験的に求
めたものであり、２×１０-3〜５×１０-3のΔnの範囲
においてγ≦０.９が得られており計算による予測結果
と一致した結果が得られている。更に、ストライプ内外
における活性層への光閉じ込め係数比Γout/inも低雑音
特性に大きく寄与しており、ストライプ内外における活
性層への光閉じ込め係数比Γout/inが０.９５以上ある
ことが、低雑音化のための必要条件であることを実験的
に確認している。
n）と自励発振を生じる最大光出力（Ｐmax：この出力以
下の光出力では自励発振を生じている）の相関を計算に
より求めたものである。光ディスク等の光源として一般
的に使用されている光出力は３mＷ程度であり、自励発
振を生じる最大光出力（Ｐmax）が３mＷ以上であれば良
好な雑音特性が得られるものである。図１１に光出力=
３mＷにおけるストライプ内外の屈折率差（Δn）と自励
発振指標（γ：可干渉性を表している・この値が０.９
以下の場合自励発振を生じている）の相関を実験的に求
めたものであり、２×１０-3〜５×１０-3のΔnの範囲
においてγ≦０.９が得られており計算による予測結果
と一致した結果が得られている。更に、ストライプ内外
における活性層への光閉じ込め係数比Γout/inも低雑音
特性に大きく寄与しており、ストライプ内外における活
性層への光閉じ込め係数比Γout/inが０.９５以上ある
ことが、低雑音化のための必要条件であることを実験的
に確認している。
【００１１】図１３に電流阻止層５のＡlＧaＡs半導体
層の結晶組成の変化とストライプ内外の屈折率差（Δ
n：ストライプに平行な方向の光の拡がりを決定する
値）の計算結果を示す。電流阻止層のＡlＡs含有量が０
〜０.０７、０.１８〜０.２０、０.４０〜０.４３の場
合に適正な屈折率差が得られる事がわかる。一方、図１
４に従来素子構造に於て第２クラッド層の層厚を一定に
した場合の１層で構成される電流阻止層の層厚（dBloc
k）とストライプ内外の屈折率差の相関を示す。電流阻
止層がＧaＡsまたはＡl0.1Ｇa0.9Ａsの場合、ある特定
の層厚範囲で適正な屈折率差が得られる事がわかる。し
かし、適正な屈折率差が得られる電流阻止層のＡlＡs含
有量範囲・層厚範囲ともに精密に制御を行わなければな
らないため、素子特性のばらつきの原因になり、歩留り
を低下させていた。
層の結晶組成の変化とストライプ内外の屈折率差（Δ
n：ストライプに平行な方向の光の拡がりを決定する
値）の計算結果を示す。電流阻止層のＡlＡs含有量が０
〜０.０７、０.１８〜０.２０、０.４０〜０.４３の場
合に適正な屈折率差が得られる事がわかる。一方、図１
４に従来素子構造に於て第２クラッド層の層厚を一定に
した場合の１層で構成される電流阻止層の層厚（dBloc
k）とストライプ内外の屈折率差の相関を示す。電流阻
止層がＧaＡsまたはＡl0.1Ｇa0.9Ａsの場合、ある特定
の層厚範囲で適正な屈折率差が得られる事がわかる。し
かし、適正な屈折率差が得られる電流阻止層のＡlＡs含
有量範囲・層厚範囲ともに精密に制御を行わなければな
らないため、素子特性のばらつきの原因になり、歩留り
を低下させていた。
【００１２】メルトバックによるストライプ付近の電流
阻止層の変形を防止するためにＡl0.1Ｇa0.9Ａsを電流
阻止層５に用いた場合には、実験的にストライプ付近の
電流阻止層５の変形がなく、素子特性のばらつきが小さ
いことが確かめられている。しかし、図１３から明らか
な様に、ストライプ内外の屈折率差が小さくなり、図１
０からわかるように、低雑音化が達成できない。また、
図１１に示しているように実験的にも低雑音化が達成で
きないことが確かめられている。低雑音化達成を優先し
て、ストライプ内外の屈折率差が適当な範囲にあるＡl
0.05Ｇa0.95Ａsを電流素子層５に用いた場合には、実験
的に低雑音化が達成でていることが確かめられたが、一
方、メルトバックによるストライプ付近の電流阻止層５
の変形が生じ、素子特性が大きくばらついてしまうこと
を確認した。
阻止層の変形を防止するためにＡl0.1Ｇa0.9Ａsを電流
阻止層５に用いた場合には、実験的にストライプ付近の
電流阻止層５の変形がなく、素子特性のばらつきが小さ
いことが確かめられている。しかし、図１３から明らか
な様に、ストライプ内外の屈折率差が小さくなり、図１
０からわかるように、低雑音化が達成できない。また、
図１１に示しているように実験的にも低雑音化が達成で
きないことが確かめられている。低雑音化達成を優先し
て、ストライプ内外の屈折率差が適当な範囲にあるＡl
0.05Ｇa0.95Ａsを電流素子層５に用いた場合には、実験
的に低雑音化が達成でていることが確かめられたが、一
方、メルトバックによるストライプ付近の電流阻止層５
の変形が生じ、素子特性が大きくばらついてしまうこと
を確認した。
【００１３】本発明の目的は、低雑音化・低電流化を同
時に実現し、かつ高歩留りで特性の均一な素子作製を行
なうため、電流阻止層を少なくとも２層の半導体層で構
成することにより、第２クラッド層の厚さを変更するこ
となく屈折率差を制御することで、水平方向のキャリヤ
の拡がりを抑制しつつ、光の水平方向閉じ込めを緩和
し、低雑音化と低閾値化を同時に実現し、第３クラッド
層、コンタクト層を積層するため液相成長を行なう際に
メルトバックによるストライプ付近の電流阻止層の変形
を防止することにより、低雑音・低電流特性の均一化を
実現することが可能な半導体レーザ装置及びその製造方
法を提供するものである。
時に実現し、かつ高歩留りで特性の均一な素子作製を行
なうため、電流阻止層を少なくとも２層の半導体層で構
成することにより、第２クラッド層の厚さを変更するこ
となく屈折率差を制御することで、水平方向のキャリヤ
の拡がりを抑制しつつ、光の水平方向閉じ込めを緩和
し、低雑音化と低閾値化を同時に実現し、第３クラッド
層、コンタクト層を積層するため液相成長を行なう際に
メルトバックによるストライプ付近の電流阻止層の変形
を防止することにより、低雑音・低電流特性の均一化を
実現することが可能な半導体レーザ装置及びその製造方
法を提供するものである。
【００１４】
【課題を解決するための手段】本発明は上述する課題を
解決するためになされたもので、第１導電型の基板上
に、少なくとも第１導電型の第１クラッド層、活性層、
第２導電型の第２クラッド層が順次積層され、前記第２
クラッド層上にはストライプ状の溝を有する電流阻止層
が積層され、前記ストライプ状の溝内部及び電流阻止層
上に第２導電型の第３クラッド層及び第２導電型のコン
タクト層を液相成長法により順次結晶成長する半導体レ
ーザ装置において、前記電流阻止層が少なくとも２層の
半導体層からなり、活性層に近い側には相対的に禁制帯
幅の大きな第１電流阻止層が配置され、この第１電流阻
止層上に相対的に禁制帯幅の小さな第２電流阻止層が配
置されてなり、前記第１電流阻止層のＡl含有率が０.４
以下であり、前記ストライプ状の溝内外の屈折率差（Δ
ｎ）が、２×１０-3乃至５×１０-3の範囲内にある半導
体レーザ装置を提供するものである。
解決するためになされたもので、第１導電型の基板上
に、少なくとも第１導電型の第１クラッド層、活性層、
第２導電型の第２クラッド層が順次積層され、前記第２
クラッド層上にはストライプ状の溝を有する電流阻止層
が積層され、前記ストライプ状の溝内部及び電流阻止層
上に第２導電型の第３クラッド層及び第２導電型のコン
タクト層を液相成長法により順次結晶成長する半導体レ
ーザ装置において、前記電流阻止層が少なくとも２層の
半導体層からなり、活性層に近い側には相対的に禁制帯
幅の大きな第１電流阻止層が配置され、この第１電流阻
止層上に相対的に禁制帯幅の小さな第２電流阻止層が配
置されてなり、前記第１電流阻止層のＡl含有率が０.４
以下であり、前記ストライプ状の溝内外の屈折率差（Δ
ｎ）が、２×１０-3乃至５×１０-3の範囲内にある半導
体レーザ装置を提供するものである。
【００１５】また、第１導電型の基板上に、少なくとも
第１導電型の第１クラッド層、活性層、第２導電型の第
２クラッド層が順次積層され、前記第２クラッド層上に
はストライプ状の溝を有する電流阻止層が積層され、前
記ストライプ状の溝内部及び電流阻止層上に第２導電型
の第３クラッド層及び第２導電型のコンタクト層を液相
成長法により順次結晶成長する半導体レーザ装置におい
て、前記電流阻止層が好ましくは第１、第２及び第３の
３層の半導体層から構成されており、相対的に禁制帯幅
の大きな第１及び第３電流阻止層で相対的に禁制帯幅の
小さな第２の電流阻止層を挟む形状で配置されてなり、
前記第１及び第３電流阻止層のＡl含有率が０.４以下で
あり、前記ストライプ状の溝内外の屈折率差（Δｎ）
が、２×１０-3乃至５×１０-3の範囲内にある半導体レ
ーザ装置を提供するものである。
第１導電型の第１クラッド層、活性層、第２導電型の第
２クラッド層が順次積層され、前記第２クラッド層上に
はストライプ状の溝を有する電流阻止層が積層され、前
記ストライプ状の溝内部及び電流阻止層上に第２導電型
の第３クラッド層及び第２導電型のコンタクト層を液相
成長法により順次結晶成長する半導体レーザ装置におい
て、前記電流阻止層が好ましくは第１、第２及び第３の
３層の半導体層から構成されており、相対的に禁制帯幅
の大きな第１及び第３電流阻止層で相対的に禁制帯幅の
小さな第２の電流阻止層を挟む形状で配置されてなり、
前記第１及び第３電流阻止層のＡl含有率が０.４以下で
あり、前記ストライプ状の溝内外の屈折率差（Δｎ）
が、２×１０-3乃至５×１０-3の範囲内にある半導体レ
ーザ装置を提供するものである。
【００１６】更に、前記第１電流阻止層の禁制帯幅は、
活性層の禁制帯幅より小さい半導体レーザ装置を提供す
るものである。
活性層の禁制帯幅より小さい半導体レーザ装置を提供す
るものである。
【００１７】
【作用】この構成によると、低雑音化に必要な水平方向
の光閉じ込めを、第２クラッド層の層厚が小さい範囲で
実現することができるため、第３クラッド層から第２ク
ラッド層を通り活性層に至るキャリヤの横方向の拡がり
を抑制することができ、発光効率が増大し低閾値でのレ
ーザ発振が可能となる。
の光閉じ込めを、第２クラッド層の層厚が小さい範囲で
実現することができるため、第３クラッド層から第２ク
ラッド層を通り活性層に至るキャリヤの横方向の拡がり
を抑制することができ、発光効率が増大し低閾値でのレ
ーザ発振が可能となる。
【００１８】更に、液相成長による埋め込み再成長時の
ストライプ形状の変形を防止することができるため、低
雑音・低電流特性の均一化が可能である。
ストライプ形状の変形を防止することができるため、低
雑音・低電流特性の均一化が可能である。
【００１９】すなわち、低雑音化と低閾値化を同時に達
成する構造を設計通り、均一に製造することができるた
め、上記、従来の問題点を解決することができる。
成する構造を設計通り、均一に製造することができるた
め、上記、従来の問題点を解決することができる。
【００２０】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２１】図１は本発明の第１の実施例におけるＡl
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図１において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５・１.０μm)、３はＡly
Ｇa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａlx
Ｇa1-xＡs第２クラッド層(x=０.５・０.３０μm)、１０
はp-ＧaＡs(０.００３μm)第１エッチングストップ層、
１１はp-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッ
チングストップ層、５１はn-ＡlzＧa1-zＡs(z=０.１・
０.１μm)第１電流阻止層、５２はn-ＧaＡs(０.５μm)
第２電流阻止層、６はp-ＡlxＧa1-xＡs第３クラッド層
(x=０.５・２.０μm)、７はp-ＧaＡsコンタクト層(５０
μm)、８及び９はそれぞれp及びn側のオーミック電極を
示している。また、２０は電流注入の為のストライプ状
溝部であり、幅は３.５μmである。
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図１において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５・１.０μm)、３はＡly
Ｇa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａlx
Ｇa1-xＡs第２クラッド層(x=０.５・０.３０μm)、１０
はp-ＧaＡs(０.００３μm)第１エッチングストップ層、
１１はp-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッ
チングストップ層、５１はn-ＡlzＧa1-zＡs(z=０.１・
０.１μm)第１電流阻止層、５２はn-ＧaＡs(０.５μm)
第２電流阻止層、６はp-ＡlxＧa1-xＡs第３クラッド層
(x=０.５・２.０μm)、７はp-ＧaＡsコンタクト層(５０
μm)、８及び９はそれぞれp及びn側のオーミック電極を
示している。また、２０は電流注入の為のストライプ状
溝部であり、幅は３.５μmである。
【００２２】本実施例に於ては液相成長法による第３ク
ラッド層の埋め込み再成長の際に生じるストライプ付近
の電流阻止層の形状変形を抑制するために、ＧaＡs電流
阻止層の下にＡlＧaＡs電流阻止層を配置している。こ
れにより、ストライプ状溝底部付近の形状変形を抑制で
き、ストライプ幅の均一性を向上できる。
ラッド層の埋め込み再成長の際に生じるストライプ付近
の電流阻止層の形状変形を抑制するために、ＧaＡs電流
阻止層の下にＡlＧaＡs電流阻止層を配置している。こ
れにより、ストライプ状溝底部付近の形状変形を抑制で
き、ストライプ幅の均一性を向上できる。
【００２３】次に、本発明の第１の実施例におけるＡl
ＧaＡs系半導体レーザ装置の製造方法を説明する。
ＧaＡs系半導体レーザ装置の製造方法を説明する。
【００２４】図２（ａ）に示すように、１００Ｔｏｒｒ
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５・１.０
μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５・０.３
０μm)、p-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２
エッチングストップ層１１、n-ＡlzGａ1-zＡs(z=０.１
・０.１μm)第１電流阻止層５１、n-ＧaＡs(０.５μm)
第２電流阻止層５２を連続して結晶成長する。次に、図
２（ｂ）に示すように、通常のフォトリソグラフィー技
術を用い、ストライプ状のエッチングマスクを形成した
後、アンモニア系のエッチャントを使用して、n-ＧaＡs
(０.５μm)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=
０.１・０.１μm)第１電流阻止層５１を貫通し、p-Ａlw
Ｇa1-wＡs(w=０.６・０.０２μm)第２エッチングストッ
プ層１１が露出するまで、逆メサ形状のストライプ状溝
をエッチング除去する。更に引き続き、図２（ｃ）に示
すように、フッ酸系エッチャントを用いて、p-ＡlwＧa
1-wＡs(w=０.６・０.０２μm)第２エッチングストップ
層１１をp-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０が露出するまでエッチング除去する。次に、図
２（ｄ）に示すように、通常の液相成長装置を用いて、
p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・２.０μ
m)、p-ＧaＡsコンタクト層７(５０μm)を連続して結晶
成長する。最後に、図２（ｅ）に示すように、n-ＧaＡs
基板１を約５０μmの厚さにまで減厚した後、通常の電
極形成プロセスにより、p側及びn側のオーミック電極８
及び９を形成して素子作製のための上はプロセスが終了
する。その後、素子分割プロセスを経て、共振器長２５
０μmの素子が完成する。
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５・１.０
μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５・０.３
０μm)、p-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２
エッチングストップ層１１、n-ＡlzGａ1-zＡs(z=０.１
・０.１μm)第１電流阻止層５１、n-ＧaＡs(０.５μm)
第２電流阻止層５２を連続して結晶成長する。次に、図
２（ｂ）に示すように、通常のフォトリソグラフィー技
術を用い、ストライプ状のエッチングマスクを形成した
後、アンモニア系のエッチャントを使用して、n-ＧaＡs
(０.５μm)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=
０.１・０.１μm)第１電流阻止層５１を貫通し、p-Ａlw
Ｇa1-wＡs(w=０.６・０.０２μm)第２エッチングストッ
プ層１１が露出するまで、逆メサ形状のストライプ状溝
をエッチング除去する。更に引き続き、図２（ｃ）に示
すように、フッ酸系エッチャントを用いて、p-ＡlwＧa
1-wＡs(w=０.６・０.０２μm)第２エッチングストップ
層１１をp-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０が露出するまでエッチング除去する。次に、図
２（ｄ）に示すように、通常の液相成長装置を用いて、
p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・２.０μ
m)、p-ＧaＡsコンタクト層７(５０μm)を連続して結晶
成長する。最後に、図２（ｅ）に示すように、n-ＧaＡs
基板１を約５０μmの厚さにまで減厚した後、通常の電
極形成プロセスにより、p側及びn側のオーミック電極８
及び９を形成して素子作製のための上はプロセスが終了
する。その後、素子分割プロセスを経て、共振器長２５
０μmの素子が完成する。
【００２５】図３は本発明の第２の実施例におけるＡl
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図３において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５・１.０μm)、３はＡly
Ｇa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａlx
Ｇa1-xＡs第２クラッド層(x=０.５・０.３０μm)、１０
はp-ＧaＡs(０.００３μm)第１エッチングストップ層、
１１はp-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッ
チングストップ層、５１はn-ＡlzＧa1-zＡs(z=０.１・
０.０５μm)第１電流阻止層、５２はn-ＧaＡs(０.５μ
m)第２電流阻止層、５３はn-ＡlzＧa1-zＡs(z=０.１・
０.０５μm)第３電流阻止層、６はp-ＡlxＧa1-xＡs第３
クラッド層(x=０.５・２.０μm)、７はp-ＧaＡsコンタ
クト層(５０μm)、８及び９はそれぞれp及びn側のオー
ミック電極を示している。また、２０は電流注入の為の
ストライプ状溝部であり、幅は３.５μmである。
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図３において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５・１.０μm)、３はＡly
Ｇa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａlx
Ｇa1-xＡs第２クラッド層(x=０.５・０.３０μm)、１０
はp-ＧaＡs(０.００３μm)第１エッチングストップ層、
１１はp-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッ
チングストップ層、５１はn-ＡlzＧa1-zＡs(z=０.１・
０.０５μm)第１電流阻止層、５２はn-ＧaＡs(０.５μ
m)第２電流阻止層、５３はn-ＡlzＧa1-zＡs(z=０.１・
０.０５μm)第３電流阻止層、６はp-ＡlxＧa1-xＡs第３
クラッド層(x=０.５・２.０μm)、７はp-ＧaＡsコンタ
クト層(５０μm)、８及び９はそれぞれp及びn側のオー
ミック電極を示している。また、２０は電流注入の為の
ストライプ状溝部であり、幅は３.５μmである。
【００２６】本実施例に於ては液相成長法による第３ク
ラッド層の埋め込み再成長の際に生じるストライプ付近
の電流阻止層の形状変形を抑制する効果を増大するため
に、ＧaＡs電流阻止層の上下にＡlＧaＡs電流阻止層を
配置している。これにより、ストライプ状溝底部付近の
形状変形抑制に加えストライプ状溝上部付近の形状変形
抑制が実現されるため、確実にストライプ付近の電流阻
止層の形状変形を抑制できる。
ラッド層の埋め込み再成長の際に生じるストライプ付近
の電流阻止層の形状変形を抑制する効果を増大するため
に、ＧaＡs電流阻止層の上下にＡlＧaＡs電流阻止層を
配置している。これにより、ストライプ状溝底部付近の
形状変形抑制に加えストライプ状溝上部付近の形状変形
抑制が実現されるため、確実にストライプ付近の電流阻
止層の形状変形を抑制できる。
【００２７】次に、本発明の第２の実施例におけるＡl
ＧaＡs系半導体レーザ装置の製造方法を説明する。
ＧaＡs系半導体レーザ装置の製造方法を説明する。
【００２８】図４（ａ）に示すように、１００Ｔｏｒｒ
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５・１.０
μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５・０.３
０μm)、p-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２
エッチングストップ層１１、n-ＡlzＧa1-zＡs(z=０.１
・０.０５μm)第１電流阻止層５１、n-ＧaＡs(０.５μ
m)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=０.１・０.
０５μm)第３電流阻止層５３を連続して結晶成長する。
次に、図４（ｂ）に示すように、通常のフォトリソグラ
フィー技術を用い、ストライプ状のエッチングマスクを
形成した後、アンモニア系のエッチャントを使用して、
n-ＡlzＧa1-zＡs(z=0.1・0.05μm)第３電流阻止層５
３、n-ＧaＡs(０.５μm)第２電流阻止層５２、n-ＡlzＧ
a1-zＡs(z=０.１・０.１μm)第１電流阻止層５１を貫通
し、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッチ
ングストップ層１１が露出するまで、逆メサ形状のスト
ライプ状溝をエッチング除去する。更に引き続き、図４
（ｃ）に示すように、フッ酸系エッチャントを用いて、
p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッチング
ストップ層１１をp-ＧaＡs(０.００３μm)第１エッチン
グストップ層１０が露出するまでエッチング除去する。
次に、図４（ｄ）に示すように、通常の液相成長装置を
用いて、p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・
２.０μm)、p-ＧaＡsコンタクト層７(５０μm)を連続し
て結晶成長する。最後に、図４（ｅ）に示すように、n-
ＧaＡs基板１を約５０μmの厚さにまで減厚した後、通
常の電極形成プロセスにより、p側及びn側のオーミック
電極８及び９を形成して素子作製のための上はプロセス
が終了する。その後、素子分割プロセスをへて、共振器
長２５０μmの素子が完成する。
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５・１.０
μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５・０.３
０μm)、p-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２
エッチングストップ層１１、n-ＡlzＧa1-zＡs(z=０.１
・０.０５μm)第１電流阻止層５１、n-ＧaＡs(０.５μ
m)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=０.１・０.
０５μm)第３電流阻止層５３を連続して結晶成長する。
次に、図４（ｂ）に示すように、通常のフォトリソグラ
フィー技術を用い、ストライプ状のエッチングマスクを
形成した後、アンモニア系のエッチャントを使用して、
n-ＡlzＧa1-zＡs(z=0.1・0.05μm)第３電流阻止層５
３、n-ＧaＡs(０.５μm)第２電流阻止層５２、n-ＡlzＧ
a1-zＡs(z=０.１・０.１μm)第１電流阻止層５１を貫通
し、p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッチ
ングストップ層１１が露出するまで、逆メサ形状のスト
ライプ状溝をエッチング除去する。更に引き続き、図４
（ｃ）に示すように、フッ酸系エッチャントを用いて、
p-ＡlwＧa1-wＡs(w=０.６・０.０２μm)第２エッチング
ストップ層１１をp-ＧaＡs(０.００３μm)第１エッチン
グストップ層１０が露出するまでエッチング除去する。
次に、図４（ｄ）に示すように、通常の液相成長装置を
用いて、p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・
２.０μm)、p-ＧaＡsコンタクト層７(５０μm)を連続し
て結晶成長する。最後に、図４（ｅ）に示すように、n-
ＧaＡs基板１を約５０μmの厚さにまで減厚した後、通
常の電極形成プロセスにより、p側及びn側のオーミック
電極８及び９を形成して素子作製のための上はプロセス
が終了する。その後、素子分割プロセスをへて、共振器
長２５０μmの素子が完成する。
【００２９】図５は本発明の第３の実施例におけるＡl
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図５において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５０・１.０μm)、３はＡl
yＧa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａl
xＧa1-xＡs第２クラッド層(x=０.５０・０.３０μm)、
１２はp-ＡluＧa1-uＡs(u=０.２５・０.０１μm)第３エ
ッチングストップ層、１０はp-ＧaＡs(０.００３μm)第
１エッチングストップ層、１１はp-ＡlwＧa1-wＡs(w=
０.６・０.０２μm)第２エッチングストップ層、５１は
n-ＡlzＧa1-zＡs(z=０.１・０.０５μm)第１電流阻止
層、５２はn-ＧaＡs(０.５μm)第２電流阻止層、５３は
n-ＡlzＧa1-zＡs(z=０.１・０.０５μm)第３電流阻止
層、５４はn-ＡlvＧa1-vＡs(v=０.０５・０.０２μm)再
成長支援層、６はp-ＡlxＧa1-xＡs第３クラッド層(x=
０.５・２.０μm)、７はp-ＧaＡsコンタクト層(５０μ
m)、８及び９はそれぞれp及びn側のオーミック電極を示
している。また、２０は電流注入の為のストライプ状溝
部であり、幅は３.５μmである。
ＧaＡs系半導体レーザ装置の断面構造を示すものであ
る。図５において、１はn-ＧaＡs基板、２はn-ＡlxＧa
1-xＡs第１クラッド層(x=０.５０・１.０μm)、３はＡl
yＧa1-yＡs活性層(y=０.１３・０.０８μm)、４はp-Ａl
xＧa1-xＡs第２クラッド層(x=０.５０・０.３０μm)、
１２はp-ＡluＧa1-uＡs(u=０.２５・０.０１μm)第３エ
ッチングストップ層、１０はp-ＧaＡs(０.００３μm)第
１エッチングストップ層、１１はp-ＡlwＧa1-wＡs(w=
０.６・０.０２μm)第２エッチングストップ層、５１は
n-ＡlzＧa1-zＡs(z=０.１・０.０５μm)第１電流阻止
層、５２はn-ＧaＡs(０.５μm)第２電流阻止層、５３は
n-ＡlzＧa1-zＡs(z=０.１・０.０５μm)第３電流阻止
層、５４はn-ＡlvＧa1-vＡs(v=０.０５・０.０２μm)再
成長支援層、６はp-ＡlxＧa1-xＡs第３クラッド層(x=
０.５・２.０μm)、７はp-ＧaＡsコンタクト層(５０μ
m)、８及び９はそれぞれp及びn側のオーミック電極を示
している。また、２０は電流注入の為のストライプ状溝
部であり、幅は３.５μmである。
【００３０】本構造においてはフッ酸系エッチャントを
用いて、ＡlＧaＡs第２エッチングストップ層をＧaＡs
第１エッチングストップ層が露出するまでエッチング除
去するプロセスにおいて、なんらかの原因でストライプ
状溝内部のＧaＡs第１エッチングストップ層が部分的若
しくは全面除去された場合にも第３クラッド層以降の各
層の液相成長による埋め込み再成長を確実に行うことが
できるように、ＡluＧa1-uＡs(u=０.２５・０.０１μm)
第３エッチングストップ層をＧaＡs第１エッチングスト
ップ層の下に配置している。即ち、液相成長を行うこと
が不可能な高いＡl混晶比を持つＡlＧaＡs第２クラッド
層がストライプ状溝内部に露出することを防止している
ものである。
用いて、ＡlＧaＡs第２エッチングストップ層をＧaＡs
第１エッチングストップ層が露出するまでエッチング除
去するプロセスにおいて、なんらかの原因でストライプ
状溝内部のＧaＡs第１エッチングストップ層が部分的若
しくは全面除去された場合にも第３クラッド層以降の各
層の液相成長による埋め込み再成長を確実に行うことが
できるように、ＡluＧa1-uＡs(u=０.２５・０.０１μm)
第３エッチングストップ層をＧaＡs第１エッチングスト
ップ層の下に配置している。即ち、液相成長を行うこと
が不可能な高いＡl混晶比を持つＡlＧaＡs第２クラッド
層がストライプ状溝内部に露出することを防止している
ものである。
【００３１】更に、第３クラッド層の液相成長による埋
め込み再成長を更に歩留まり良く行うため、第３電流阻
止層上にＡlＧaＡs再成長支援層を配置している。この
再成長支援層の配置により、ストライプ内部の結晶成長
が優先して生じることになり液相埋め込み再成長が更に
良好に行える。
め込み再成長を更に歩留まり良く行うため、第３電流阻
止層上にＡlＧaＡs再成長支援層を配置している。この
再成長支援層の配置により、ストライプ内部の結晶成長
が優先して生じることになり液相埋め込み再成長が更に
良好に行える。
【００３２】次に、本発明の第３の実施例におけるＡl
ＧaＡs系半導体レーザ装置の製造方法を説明する。
ＧaＡs系半導体レーザ装置の製造方法を説明する。
【００３３】図６（ａ）に示すように、１００Ｔｏｒｒ
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５０・１.
０μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５０・０.
３０μm)、p-ＡluＧa1-uＡs(u=０.２５・０.０１μm)第
３エッチングストップ層１２、p-ＧaＡs(０.００３μm)
第１エッチングストップ層１０、p-ＡlwＧa1-wＡs(w=
０.６・０.０２μm)第２エッチングストップ層１１、n-
ＡlzＧa1-zＡs(z=０.１・０.０５μm)第１電流阻止層５
１、n-ＧaＡs(０.５μm)第２電流阻止層５２、n-ＡlzＧ
a1-zＡs(z=０.１・０.０５μm)第３電流阻止層５３、n-
ＡlvＧa1-vＡs(v=０.０５・０.０２μm)再成長支援層５
４を連続して結晶成長する。次に、図６（ｂ）に示すよ
うに、通常のフォトリソグラフィー技術を用い、ストラ
イプ状のエッチングマスクを形成した後、アンモニア系
のエッチャントを使用して、n-ＡlvＧa1-vＡs(v=０.０
５・０.０２μm)再成長支援層５４、n-ＡlzＧa1-zＡs(z
=０.１・０.０５μm)第３電流阻止層５３、n-ＧaＡs
(０.５μm)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=
０.１・０.１μm)第１電流阻止層５１を貫通し、p-Ａlw
Ｇa1-wＡs(w=０.６・０.０２μm)第２エッチングストッ
プ層１１が露出するまで、逆メサ形状のストライプ状溝
をエッチング除去する。更に引き続き、図６（ｃ）に示
すように、フッ酸系エッチャントを用いて、p-ＡlwＧa
1-wＡs(w=０.６・０.０２μm)第２エッチングストップ
層１１をp-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０が露出するまでエッチング除去する。次に、図
６（ｄ）に示すように、通常の液相成長装置を用いて、
p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・２.０μ
m)、p-ＧaＡsコンタクト層７(５０μm)を連続して結晶
成長する。最後に、図６（ｅ）に示すように、n-ＧaＡs
基板１を約５０μmの厚さにまで減厚した後、通常の電
極形成プロセスにより、p側及びn側のオーミック電極８
及び９を形成して素子作製のための上はプロセスが終了
する。その後、素子分割プロセスを経て、共振器長２５
０μmの素子が完成する。
の減圧ＭＯＣＶＤ結晶成長法を用い、n-ＧaＡs基板１上
に、n-ＡlxＧa1-xＡs第１クラッド層２(x=０.５０・１.
０μm)、ＡlyＧa1-yＡs活性層３(y=０.１３・０.０８μ
m)、p-ＡlxＧa1-xＡs第２クラッド層４(x=０.５０・０.
３０μm)、p-ＡluＧa1-uＡs(u=０.２５・０.０１μm)第
３エッチングストップ層１２、p-ＧaＡs(０.００３μm)
第１エッチングストップ層１０、p-ＡlwＧa1-wＡs(w=
０.６・０.０２μm)第２エッチングストップ層１１、n-
ＡlzＧa1-zＡs(z=０.１・０.０５μm)第１電流阻止層５
１、n-ＧaＡs(０.５μm)第２電流阻止層５２、n-ＡlzＧ
a1-zＡs(z=０.１・０.０５μm)第３電流阻止層５３、n-
ＡlvＧa1-vＡs(v=０.０５・０.０２μm)再成長支援層５
４を連続して結晶成長する。次に、図６（ｂ）に示すよ
うに、通常のフォトリソグラフィー技術を用い、ストラ
イプ状のエッチングマスクを形成した後、アンモニア系
のエッチャントを使用して、n-ＡlvＧa1-vＡs(v=０.０
５・０.０２μm)再成長支援層５４、n-ＡlzＧa1-zＡs(z
=０.１・０.０５μm)第３電流阻止層５３、n-ＧaＡs
(０.５μm)第２電流阻止層５２、n-ＡlzＧa1-zＡs(z=
０.１・０.１μm)第１電流阻止層５１を貫通し、p-Ａlw
Ｇa1-wＡs(w=０.６・０.０２μm)第２エッチングストッ
プ層１１が露出するまで、逆メサ形状のストライプ状溝
をエッチング除去する。更に引き続き、図６（ｃ）に示
すように、フッ酸系エッチャントを用いて、p-ＡlwＧa
1-wＡs(w=０.６・０.０２μm)第２エッチングストップ
層１１をp-ＧaＡs(０.００３μm)第１エッチングストッ
プ層１０が露出するまでエッチング除去する。次に、図
６（ｄ）に示すように、通常の液相成長装置を用いて、
p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・２.０μ
m)、p-ＧaＡsコンタクト層７(５０μm)を連続して結晶
成長する。最後に、図６（ｅ）に示すように、n-ＧaＡs
基板１を約５０μmの厚さにまで減厚した後、通常の電
極形成プロセスにより、p側及びn側のオーミック電極８
及び９を形成して素子作製のための上はプロセスが終了
する。その後、素子分割プロセスを経て、共振器長２５
０μmの素子が完成する。
【００３４】ここで、液相成長時に電流素子層の変形が
なく、低雑音化と低電流化を実現する素子設計について
従来の構造例の場合との比較を行ないながら、本発明の
第１及び第２の実施例における素子構造の優位性を以下
に詳細に説明する。
なく、低雑音化と低電流化を実現する素子設計について
従来の構造例の場合との比較を行ないながら、本発明の
第１及び第２の実施例における素子構造の優位性を以下
に詳細に説明する。
【００３５】図８及び図９はそれぞれ、第２クラッド層
４の層厚を変化させたときの、ストライプ内外の屈折率
差（Δn）及びストライプ内外における活性層への光閉
じ込め係数比（Γout/in）を示す計算結果であり、本発
明の第１及び第２の実施例に係る構造と比較して、従来
の素子構造についても示している。
４の層厚を変化させたときの、ストライプ内外の屈折率
差（Δn）及びストライプ内外における活性層への光閉
じ込め係数比（Γout/in）を示す計算結果であり、本発
明の第１及び第２の実施例に係る構造と比較して、従来
の素子構造についても示している。
【００３６】本発明の第１の実施例の構造である２層構
造の電流阻止層構造を採用した場合は、０.２４μm〜
０.３５μmの第２クラッド層４層厚の範囲で、適正な屈
折率差が得られるため、低電流化が可能であり、ストラ
イプ内外における活性層への光閉じ込め係数比も０.２
５μm以上の第２クラッド層４層厚の範囲で自励発振現
象を生じる範囲内にある。すなわち、低雑音化と低電流
化の両立が可能である。更に、ストライプ底部にＡl0.1
Ｇa0.9Ａs(０.１μm)第１電流阻止層５１を採用してい
るため、p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・
２.０μm)を結晶成長する際の液相成長中に、メルトバ
ックによる電流阻止層底部の形状変形を生じないため、
特性のばらつきを小さく抑制することができ、歩留りの
向上が達成される。
造の電流阻止層構造を採用した場合は、０.２４μm〜
０.３５μmの第２クラッド層４層厚の範囲で、適正な屈
折率差が得られるため、低電流化が可能であり、ストラ
イプ内外における活性層への光閉じ込め係数比も０.２
５μm以上の第２クラッド層４層厚の範囲で自励発振現
象を生じる範囲内にある。すなわち、低雑音化と低電流
化の両立が可能である。更に、ストライプ底部にＡl0.1
Ｇa0.9Ａs(０.１μm)第１電流阻止層５１を採用してい
るため、p-ＡlxＧa1-xＡs第３クラッド層６(x=０.５・
２.０μm)を結晶成長する際の液相成長中に、メルトバ
ックによる電流阻止層底部の形状変形を生じないため、
特性のばらつきを小さく抑制することができ、歩留りの
向上が達成される。
【００３７】更に、本発明の第２の実施例の構造であ
る、３層の電流阻止層構造を採用した場合にも、同様に
０.２３μm〜０.３５μmの第２クラッド層４層厚で、適
正な屈折率差が得られるため、低電流化が可能であり、
ストライプ内外における活性層への光閉じ込め係数比も
０.２０μm以上の第２クラッド層４層厚の範囲で自励発
振現象を生じる範囲内にある。すなわち、この場合も低
雑音化と低電流化の両立が可能である。更に、ストライ
プ底部及び上部にそれぞれＡl0.1Ｇa0.9Ａs(０.０５μ
m)第１電流阻止層５１、Ａl0.1Ｇa0.9Ａs(０.０５μm)
第３電流阻止層５３を採用しているため、前記本発明の
第１の実施例における構造の場合より、p-ＡlxＧa1-xＡ
s第３クラッド層６(x=０.５・２.０μm)を結晶成長する
際の液相成長中に、メルトバックによる電流阻止層の形
状変形が生じないため、特性のばらつきを小さく抑制す
ることができ、歩留りの向上が達成される。
る、３層の電流阻止層構造を採用した場合にも、同様に
０.２３μm〜０.３５μmの第２クラッド層４層厚で、適
正な屈折率差が得られるため、低電流化が可能であり、
ストライプ内外における活性層への光閉じ込め係数比も
０.２０μm以上の第２クラッド層４層厚の範囲で自励発
振現象を生じる範囲内にある。すなわち、この場合も低
雑音化と低電流化の両立が可能である。更に、ストライ
プ底部及び上部にそれぞれＡl0.1Ｇa0.9Ａs(０.０５μ
m)第１電流阻止層５１、Ａl0.1Ｇa0.9Ａs(０.０５μm)
第３電流阻止層５３を採用しているため、前記本発明の
第１の実施例における構造の場合より、p-ＡlxＧa1-xＡ
s第３クラッド層６(x=０.５・２.０μm)を結晶成長する
際の液相成長中に、メルトバックによる電流阻止層の形
状変形が生じないため、特性のばらつきを小さく抑制す
ることができ、歩留りの向上が達成される。
【００３８】これに対し、従来例のように電流阻止層と
してＡl0.1Ｇa0.9Ａs単層を用いた場合には、図８中に
併せて示しているように第２クラッド層厚を０.３０μm
以下とすればストライプ内外の屈折率差を２×１０-3〜
５×１０-3に設定できるが、図９中に示した光閉じ込め
係数比の条件からは第２クラッド層厚を０.３１μm以上
にすることが要請される。即ち、低電流化を実現できる
０.３μm以下の第２クラッド層厚範囲では自励発振を生
じず、低電流化と低雑音化の両立が不可能であることが
示されており、実験的にも自励発振を生じないことを確
かめた。
してＡl0.1Ｇa0.9Ａs単層を用いた場合には、図８中に
併せて示しているように第２クラッド層厚を０.３０μm
以下とすればストライプ内外の屈折率差を２×１０-3〜
５×１０-3に設定できるが、図９中に示した光閉じ込め
係数比の条件からは第２クラッド層厚を０.３１μm以上
にすることが要請される。即ち、低電流化を実現できる
０.３μm以下の第２クラッド層厚範囲では自励発振を生
じず、低電流化と低雑音化の両立が不可能であることが
示されており、実験的にも自励発振を生じないことを確
かめた。
【００３９】次に、本発明の実施例の構造に於て、第２
クラッド層４層厚を一定に保ち、且つストライプ内外の
屈折率差の制御をする方法について説明する。
クラッド層４層厚を一定に保ち、且つストライプ内外の
屈折率差の制御をする方法について説明する。
【００４０】図７（ａ）に第２クラッド層の層厚を一定
にした場合の第１又は第１及び第３電流阻止層のＡlＡs
含有量とストライプ内外の屈折率差の相関を示す。本発
明の第１の実施例に係る２層で構成される電流阻止層の
場合、第１電流阻止層のＡlＡs含有量が０.０１〜０.１
５、０.４２以上の場合に適正な屈折率差が得られ、本
発明の第２の実施例に係る３層で構成される電流阻止層
の場合、第１及び第３電流阻止層のＡlＡs含有量が０.
０２以上の場合に適正な屈折率差が得られる事がわか
る。更に、図７（ｂ）の第２クラッド層の層厚を一定に
した場合の第１又は第１及び第３電流阻止層のＡlＡs含
有量とストライプ内外の光閉じ込め係数比の相関に示し
ているように、本発明の第１の実施例及び本発明の第２
の実施例に係る電流阻止構造の場合、第１、又は第１及
び第３電流阻止層のＡlＡs含有量の設定全範囲で０.９
５以上の光閉じ込め係数比が得られ自励発振を生じるこ
とがわかる。また、図１２に本発明の実施例に係る素子
構造に於て第２クラッド層の層厚、及び、第１乃至第３
電流阻止層の合計層厚を一定にした場合の、第２電流阻
止層の層厚（dＧaＡs）とストライプ内外の屈折率差の
相関を示す。本発明の第１の実施例及び第２の実施例に
係る素子構造に於て第２電流阻止層の層厚が０.５８μ
ｍ以下の範囲で適正な屈折率差が得られる事がわかる。
即ち、第１、又は第１及び第３の電流阻止層のＡlＡs含
有量範囲、第２電流ブロック層の層厚範囲ともに広い範
囲にわたり適正な屈折率差が得られるため、素子特性の
ばらつきを抑制でき、高歩留りで素子作製が行える。
にした場合の第１又は第１及び第３電流阻止層のＡlＡs
含有量とストライプ内外の屈折率差の相関を示す。本発
明の第１の実施例に係る２層で構成される電流阻止層の
場合、第１電流阻止層のＡlＡs含有量が０.０１〜０.１
５、０.４２以上の場合に適正な屈折率差が得られ、本
発明の第２の実施例に係る３層で構成される電流阻止層
の場合、第１及び第３電流阻止層のＡlＡs含有量が０.
０２以上の場合に適正な屈折率差が得られる事がわか
る。更に、図７（ｂ）の第２クラッド層の層厚を一定に
した場合の第１又は第１及び第３電流阻止層のＡlＡs含
有量とストライプ内外の光閉じ込め係数比の相関に示し
ているように、本発明の第１の実施例及び本発明の第２
の実施例に係る電流阻止構造の場合、第１、又は第１及
び第３電流阻止層のＡlＡs含有量の設定全範囲で０.９
５以上の光閉じ込め係数比が得られ自励発振を生じるこ
とがわかる。また、図１２に本発明の実施例に係る素子
構造に於て第２クラッド層の層厚、及び、第１乃至第３
電流阻止層の合計層厚を一定にした場合の、第２電流阻
止層の層厚（dＧaＡs）とストライプ内外の屈折率差の
相関を示す。本発明の第１の実施例及び第２の実施例に
係る素子構造に於て第２電流阻止層の層厚が０.５８μ
ｍ以下の範囲で適正な屈折率差が得られる事がわかる。
即ち、第１、又は第１及び第３の電流阻止層のＡlＡs含
有量範囲、第２電流ブロック層の層厚範囲ともに広い範
囲にわたり適正な屈折率差が得られるため、素子特性の
ばらつきを抑制でき、高歩留りで素子作製が行える。
【００４１】即ち、図１２に示したように本発明の実施
例に係る素子構造に於ては、第２クラッド層の層厚を一
定にした場合にも、第２電流阻止層の層厚を変更するこ
とにより容易に所望のストライプ内外の屈折率差が得ら
れる事がわかる。
例に係る素子構造に於ては、第２クラッド層の層厚を一
定にした場合にも、第２電流阻止層の層厚を変更するこ
とにより容易に所望のストライプ内外の屈折率差が得ら
れる事がわかる。
【００４２】
【発明の効果】以上のように、本発明はストライプ状溝
を液相成長により埋め込み再成長し、内部電流狭窄構造
をもつ半導体レーザ装置において、電流阻止層を少なく
とも２層の半導体層で構成することにより、第２クラッ
ド層の厚さを変更することなく屈折率差を制御すること
で、水平方向のキャリヤの拡がりを抑制しつつ、光の水
平方向閉じ込めを緩和し、低電流化と低雑音化を同時に
実現し、かつ、液相成長による埋め込み再成長時のスト
ライプ形状の変形を確実に防止することができ、素子構
造設計通りの素子を再現性良く、高歩留りで作製するこ
とができる半導体レーザ装置及びその製造方法を提供す
るものであり、その実用的な効果は大である。
を液相成長により埋め込み再成長し、内部電流狭窄構造
をもつ半導体レーザ装置において、電流阻止層を少なく
とも２層の半導体層で構成することにより、第２クラッ
ド層の厚さを変更することなく屈折率差を制御すること
で、水平方向のキャリヤの拡がりを抑制しつつ、光の水
平方向閉じ込めを緩和し、低電流化と低雑音化を同時に
実現し、かつ、液相成長による埋め込み再成長時のスト
ライプ形状の変形を確実に防止することができ、素子構
造設計通りの素子を再現性良く、高歩留りで作製するこ
とができる半導体レーザ装置及びその製造方法を提供す
るものであり、その実用的な効果は大である。
【図１】本発明の第１の実施例における半導体レーザ装
置の断面構造図である。
置の断面構造図である。
【図２】本発明の第１の実施例における半導体レーザ装
置の製造方法を示す工程断面図である。
置の製造方法を示す工程断面図である。
【図３】本発明の第２の実施例における半導体レーザ装
置の断面構造図である。
置の断面構造図である。
【図４】本発明の第２の実施例における半導体レーザ装
置の製造方法を示す工程断面図である。
置の製造方法を示す工程断面図である。
【図５】本発明の第３の実施例における半導体レーザ装
置の断面構造図である。
置の断面構造図である。
【図６】本発明の第３の実施例における半導体レーザ装
置の製造方法を示す工程断面図である。
置の製造方法を示す工程断面図である。
【図７】本発明の第１・第２の実施例における半導体レ
ーザ装置の特性を示す図である。
ーザ装置の特性を示す図である。
【図８】本発明の第１・第２の実施例における半導体レ
ーザ装置の素子構造設計に係り、従来構造と比較とし
て、第２クラッド層厚とストライプ内外の屈折率差の関
係を表わす図である。
ーザ装置の素子構造設計に係り、従来構造と比較とし
て、第２クラッド層厚とストライプ内外の屈折率差の関
係を表わす図である。
【図９】本発明の第１・第２の実施例における半導体レ
ーザ装置の素子構造設計に係り、従来構造と比較とし
て、第２クラッド層厚とストライプ内外の活性層光閉じ
込め係数比（Γout/in）の関係を表わす図である。
ーザ装置の素子構造設計に係り、従来構造と比較とし
て、第２クラッド層厚とストライプ内外の活性層光閉じ
込め係数比（Γout/in）の関係を表わす図である。
【図１０】本発明の第１・第２の実施例における半導体
レーザ装置の素子構造設計に係り、計算により求めたス
トライプ内外の屈折率差と最大自励発振光出力（Pmax）
の関係を表わす図である。
レーザ装置の素子構造設計に係り、計算により求めたス
トライプ内外の屈折率差と最大自励発振光出力（Pmax）
の関係を表わす図である。
【図１１】本発明の第１・第２の実施例における半導体
レーザ装置の低雑音特性に係り、実験により求めたスト
ライプ内外の屈折率差と自励発振指標（γ）の関係を表
わす図である。
レーザ装置の低雑音特性に係り、実験により求めたスト
ライプ内外の屈折率差と自励発振指標（γ）の関係を表
わす図である。
【図１２】本発明の第１・第２の実施例における半導体
レーザ装置の素子構造設計に係り、実験により求めたス
トライプ内外の屈折率差と第２電流阻止層の層厚（dＧa
Ａs）の関係を表わす図である。
レーザ装置の素子構造設計に係り、実験により求めたス
トライプ内外の屈折率差と第２電流阻止層の層厚（dＧa
Ａs）の関係を表わす図である。
【図１３】従来の内部ストライプ電流狭窄構造をもつ半
導体レーザ装置設計に係り、電流狭窄層の結晶組成（x
Ｂlock）とストライプ内外の屈折率差の関係を表わす図
である。
導体レーザ装置設計に係り、電流狭窄層の結晶組成（x
Ｂlock）とストライプ内外の屈折率差の関係を表わす図
である。
【図１４】従来の内部ストライプ電流狭窄構造をもつ半
導体レーザ装置設計に係り、電流狭窄層の層厚（dＢloc
k）とストライプ内外の屈折率差の関係を表わす図であ
る。
導体レーザ装置設計に係り、電流狭窄層の層厚（dＢloc
k）とストライプ内外の屈折率差の関係を表わす図であ
る。
【図１５】従来の内部ストライプ電流狭窄構造をもつ半
導体レーザ装置の断面構造図である。
導体レーザ装置の断面構造図である。
１ n-ＧaＡs基板 ２ n-ＡlＧaＡs第１クラッド層 ３ ＡlＧaＡs活性層 ４ p-ＡlＧaＡs第２クラッド層 ５ n-ＧaＡs電流阻止層 ５１ n-ＡlＧaＡs第１電流阻止層 ５２ n-ＧaＡs第２電流阻止層 ５３ n-ＡlＧaＡs第３電流阻止層 ５４ n-ＡlＧaＡs再成長支援層 ６ p-ＡlＧaＡs第３クラッド層 ７ p-ＧaＡsコンタクト層 ８・９ オーミック電極 １０ p-ＧaＡs第１エッチングストップ層 １１ p-ＡlＧaＡs第２エッチングストップ層 １２ p-ＡlＧaＡs第３エッチングストップ層 ２０ ストライプ状溝部
Claims (3)
- 【請求項１】 第１導電型の基板上に、少なくとも第１
導電型の第１クラッド層、活性層、第２導電型の第２ク
ラッド層が順次積層され、前記第２クラッド層上にはス
トライプ状の溝を有する電流阻止層が積層され、前記ス
トライプ状の溝内部及び電流阻止層上に第２導電型の第
３クラッド層及び第２導電型のコンタクト層を液相成長
法により順次結晶成長する半導体レーザ装置において、 前記電流阻止層が少なくとも２層の半導体層からなり、
活性層に近い側には相対的に禁制帯幅の大きな第１電流
阻止層が配置され、この第１電流阻止層上に相対的に禁
制帯幅の小さな第２電流阻止層が配置されてなり、 前記第１電流阻止層のＡl含有率が０.４以下であり、前
記ストライプ状の溝内外の屈折率差（Δｎ）が、２×１
０-3乃至５×１０-3の範囲内にあることを特徴とする半
導体レーザ装置。 - 【請求項２】 第１導電型の基板上に、少なくとも第１
導電型の第１クラッド層、活性層、第２導電型の第２ク
ラッド層が順次積層され、前記第２クラッド層上にはス
トライプ状の溝を有する電流阻止層が積層され、前記ス
トライプ状の溝内部及び電流阻止層上に第２導電型の第
３クラッド層及び第２導電型のコンタクト層を液相成長
法により順次結晶成長する半導体レーザ装置において、 前記電流阻止層が好ましくは第１、第２、及び第３の３
層の半導体層から構成されており、相対的に禁制帯幅の
大きな第１及び第３電流阻止層で相対的に禁制帯幅の小
さな第２電流阻止層を挟む形状で配置されてなり、 前記第１及び第３電流阻止層のＡl含有率が０.４以下で
あり、前記ストライプ状の溝内外の屈折率差（Δｎ）
が、２×１０-3乃至５×１０-3の範囲内にあることを特
徴とする半導体レーザ装置。 - 【請求項３】 前記第１電流阻止層の禁制帯幅は、活性
層の禁制帯幅より小さいことを特徴とする請求項１およ
び２に記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18102994A JP3326283B2 (ja) | 1993-08-05 | 1994-08-02 | 半導体レーザ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-194386 | 1993-08-05 | ||
| JP19438693 | 1993-08-05 | ||
| JP18102994A JP3326283B2 (ja) | 1993-08-05 | 1994-08-02 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799373A true JPH0799373A (ja) | 1995-04-11 |
| JP3326283B2 JP3326283B2 (ja) | 2002-09-17 |
Family
ID=26500361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18102994A Expired - Fee Related JP3326283B2 (ja) | 1993-08-05 | 1994-08-02 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326283B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076041A1 (fr) * | 1999-06-09 | 2000-12-14 | The Furukawa Electric Co., Ltd. | Laser a semi-conducteur |
| KR100357979B1 (ko) * | 1996-01-08 | 2003-01-15 | 삼성전자 주식회사 | 반도체 레이저 다이오드 및 그 제조 방법 |
| US6567447B1 (en) | 1999-02-03 | 2003-05-20 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and semiconductor laser module using the same |
| US6614822B2 (en) | 2000-02-03 | 2003-09-02 | The Furukawa Electric Co., Ltd. | Semiconductor laser devices, and semiconductor laser modules and optical communication systems using the same |
| US6870871B2 (en) | 2000-02-03 | 2005-03-22 | The Furukawa Electric Co., Ltd. | Semiconductor laser devices, and semiconductor laser modules and optical communication systems using the same |
| US7006545B2 (en) | 2000-10-02 | 2006-02-28 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and optical fiber amplifier using the same |
-
1994
- 1994-08-02 JP JP18102994A patent/JP3326283B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100357979B1 (ko) * | 1996-01-08 | 2003-01-15 | 삼성전자 주식회사 | 반도체 레이저 다이오드 및 그 제조 방법 |
| US6567447B1 (en) | 1999-02-03 | 2003-05-20 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and semiconductor laser module using the same |
| WO2000076041A1 (fr) * | 1999-06-09 | 2000-12-14 | The Furukawa Electric Co., Ltd. | Laser a semi-conducteur |
| US6810063B1 (en) | 1999-06-09 | 2004-10-26 | The Furukawa Electric Co., Ltd. | Semiconductor laser device |
| US6614822B2 (en) | 2000-02-03 | 2003-09-02 | The Furukawa Electric Co., Ltd. | Semiconductor laser devices, and semiconductor laser modules and optical communication systems using the same |
| US6870871B2 (en) | 2000-02-03 | 2005-03-22 | The Furukawa Electric Co., Ltd. | Semiconductor laser devices, and semiconductor laser modules and optical communication systems using the same |
| US7006545B2 (en) | 2000-10-02 | 2006-02-28 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and optical fiber amplifier using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326283B2 (ja) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140142A (en) | Semiconductor laser and a method for producing the same | |
| JP2746326B2 (ja) | 半導体光素子 | |
| EP0579244B1 (en) | A semiconductor laser and a method for producing the same | |
| JP3510305B2 (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| EP0939471B1 (en) | Vertical-cavity surface-emitting semiconductor laser | |
| JPH1098233A (ja) | 半導体レーザおよびその製法 | |
| JPH0799373A (ja) | 半導体レーザ装置 | |
| JP2522021B2 (ja) | 半導体レ―ザ | |
| JP4345673B2 (ja) | 半導体レーザ | |
| JPH0560275B2 (ja) | ||
| KR20040040377A (ko) | 반도체 레이저장치 | |
| JP3075512B2 (ja) | 半導体レーザ素子 | |
| JPH06188513A (ja) | 半導体レーザおよびその製造方法 | |
| JP2912482B2 (ja) | 半導体レーザ | |
| JP3277711B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH01132191A (ja) | 半導体レーザ素子 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JP3038186B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2806695B2 (ja) | 半導体レーザ素子 | |
| JPH0385785A (ja) | 半導体レーザ素子 | |
| JPH077230A (ja) | 屈折率反導波型半導体レーザ | |
| JP2001135889A (ja) | 半導体レーザおよびその製造方法 | |
| JP2004200276A (ja) | 半導体レーザ | |
| JPH1174603A (ja) | 半導体レーザ素子 | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070705 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080705 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |