TWI568020B - Semiconductor wafers and methods for fabricating semiconductor wafers - Google Patents

Semiconductor wafers and methods for fabricating semiconductor wafers Download PDF

Info

Publication number
TWI568020B
TWI568020B TW104118611A TW104118611A TWI568020B TW I568020 B TWI568020 B TW I568020B TW 104118611 A TW104118611 A TW 104118611A TW 104118611 A TW104118611 A TW 104118611A TW I568020 B TWI568020 B TW I568020B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
substrate
end region
semiconductor layer
recess
Prior art date
Application number
TW104118611A
Other languages
English (en)
Other versions
TW201603317A (zh
Inventor
Juergen Off
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201603317A publication Critical patent/TW201603317A/zh
Application granted granted Critical
Publication of TWI568020B publication Critical patent/TWI568020B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體晶片及製造半導體晶片的方法
本發明涉及一種半導體晶片，優先的是光電半導體晶片，特別優先的是發出輻射之半導體晶片。此外，本發明提供一種製造該半導體晶片的方法。
發出輻射的半導體晶片中，輻射功率是一重要的特徵值。其一方面受到內部量子效益的影響，且另一方面受到輻射效益的影響，內部量子效益另外藉由半導體晶片的晶體品質來決定。例如，發出輻射的半導體晶片是由一平坦的藍寶石基板和一配置在該基板上的氮化物-半導體層序列形成，此種發出輻射的半導體晶片中，在氮化物-半導體層序列和藍寶石基板之間的接面(junction)上由於全反射而發生輻射損耗，其造成上述輻射效益的下降。為了使此種輻射損耗下降，可將藍寶石基板結構化。然而，這又會影響內部量子效益，此乃因在與平滑的半導體基板比較時，於結構化的半導體基板上之生長過程中由於最佳化的沈積所需之生長參數的選擇受到限制而使偏位(dislocation)密度提高且因此使晶體品質劣化。
因此，目前待解決的課題在於提供一種晶體品質較佳或輻射功率較佳的半導體晶片。另一待解決的課題在於提供一種晶體品質較佳或輻射功率較佳之半導體晶片的製造方法。
依據至少一實施形式，半導體晶片包括一半導體層序列和一結構化的基板。該基板較佳是包含半導體材料或由其構成。此外，半導體晶片優先的是光電半導體晶片，特別優先的是發出輻射的半導體晶片。特別是，結構化的基板在一表面上係與半導體層序列接觸，其中該表面具有一種由凹口構成的結構，各凹口的下側分別以一平滑的末端區為邊界；或該表面具有一種由凸起構成的結構，各凸起的上側分別以一平滑的末端區為邊界。換言之，各凹口表示基板中凹入的區域，其最深位置分別由平滑的末端區形成。此外，各凸起表示基板中凸出的區域，其最高位置分別由平滑的末端區形成。
各平滑的末端區較佳是互相在橫向中相隔開而配置著。在半導體晶片之一有利的構成中，平滑的末端區配置在一共同的平面中。較佳是，各個平滑的末端區配置在相同的高度。因此，各末端區的高度可依據製程條件而稍微互相不同，此種差異可達理想高度的10%。此種理想高度可以是各凸起的平均高度。特別是，各末端區相鄰地配置在一共同的平面中且未具備配置在此共同的平面中之連接區，其中直接相鄰的末端區最多在一點中相接觸。然而，直接相鄰的末端區之間的距離 較佳是大於零。例如，直接相鄰的末端區之間的最小距離是0.5微米至6微米。
反之，傳統式結構化的藍寶石基板典型上具有唯一的相連之平滑區，其藉由凹口或凸起而中斷。因此，目前所述的結構特別是表示傳統式結構的反轉(inversion)。如以下仍將接著解釋，藉由目前該平滑區(其較佳是用作生長面)的隔開，則晶體品質及內部量子效益都可獲得改良。然後，在磊晶生長時，隔開之平滑的末端區及與其相連接之下降的生長面一方面會造成偏位密度的下降且另一方面會造成減小的應力結構，因此會使晶體品質獲得改良。
基板之表面上的各凹口或各凸起可分別以一平滑的末端區和至少一側面為邊界。特別是，各凹口或各凸起在橫向中以至少一側面為邊界。較佳是，該側面在橫切面圖中極端地以區域方式對該末端區成直角而配置著。此外，該側面在橫切面圖中較佳是大多對該末端區成傾斜狀，即，成非平行狀。各凹口或各凸起特別是對各末端區分別具有一至少是部份傾斜的及/或彎曲的側面。此側面在橫切面圖中可具有一彎曲處或曲面。較佳是，該側面至少以區域方式而與平滑的末端區之表面法線形成一種介於5度和85度之間、特別是介於30度和70度之間的角度。
有利的方式是，在目前所述的結構中傾斜延伸的側面小部份(fraction)或部份傾斜延伸的側面小部份較傳統之結構還高且因此使輻射效益提高。
依據至少一實施形式，平滑的末端區具有二維的外形。這特別是表示：一末端區只在一平面中延伸。此末端區的大小因此藉由沿著第一擴展方向的第一橫向尺寸和沿著第二擴展方向的第二橫向尺寸來決定，其中第一和第二擴展方向特別是垂直地互相延伸且形成一平面，該末端區即在此平面中延伸。上述橫向尺寸特別是在0.3微米和2微米之間的範圍中。
各末端區較佳是具有二維的對稱之外形。末端區之二維的外形可以是圓形或多角形。此處，所謂圓形特別是指一種無角度的對稱形式、大致上是卵形或橢圓形、特別是圓形。多角形優先例如是三角形或六角形。特別優先的是，多角形是等邊三角形或規則的六角形。
有利的方式是，在目前所述的結構中特別是藉由平滑的末端區之對稱形式，可使傾斜的側面之小部份較傳統之結構還高。然後，只有當傾斜的側面小部份提高且因此使各末端區之間的距離下降時，在目前所述的結構中才會產生更少的非對稱之狹窄位置或不產生。反之，在傳統的結構中，會增多地產生非對稱之狹窄位置，其上會在各凹口或各凸起之間造成一種明顯變小或增高的AlInGaN晶核(nucleation)，且因此造成晶體缺陷，這又會使晶體品質劣化。
目前所述的結構因此可達成較佳的晶體品質且使內部量子效益以及輻射效益都獲得改良。
依據至少一實施形式，各凹口分別具有三維的外形，此三維的外形較佳是對稱的，例如，旋轉對稱 或軸向對稱。例如，各凹口之三維的外形可以是一種反轉的旋轉體截頭或多面體截頭、大致上是反轉的截錐體或平截頭棱錐體。
相對應地。各凸起可分別具有三維的外形，其是對稱的，例如，軸向對稱或旋轉對稱。特別是，此三維的外形是一種旋轉體截頭或多面體截頭、大致上是截錐體或平截頭棱錐體。各凹口或凸起例如具有一種介於0.5微米和5微米之間的高度。此高度特別指出一種垂直的尺寸，其沿著第三擴展方向被確定，第三擴展方向較佳是垂直於第一和第二擴展方向。
依據至少一實施形式，各末端區規則地配置著。換言之，各末端區在基板之表面上的俯視圖中不是隨機地配置著而是追隨著一可辨認的規則之圖樣來配置著。於此，依製程條件將會與規則的圖樣有偏差，其中末端區的位置與其理想的位置之間的偏差較佳是不大於10%。例如，各末端區可配置在六角形或立方體之晶格的晶格點上。
依據半導體晶片之至少一種構成，配置在平滑的末端區之間的基板區不平坦(即，不平滑)地形成。換言之，基板在與半導體層序列接觸的表面上除了平滑的末端區以外特別是不具有其它的平滑區。然而，亦可平坦地形成其它的基板區。其較佳是像平滑的末端區一樣在橫向中相隔開地配置著。
在半導體晶片之一較佳的構成中，基板之設有一種結構的表面配置在半導體晶片內部。換言之，該 表面因此未形成該半導體晶片之外表面。該表面較佳是形成該半導體晶片內部中的一邊界面。特別是，該半導體晶片之外表面可平坦地形成，這樣例如可使各接觸結構配置在該外表面上更容易或使該半導體晶片配置在一載體上更容易。
依據至少一實施形式，半導體層序列之至少一層是由AlnGamIn1-n-mN形成，其中0n1,0m1且n+m1。半導體層序列較佳是包括n-導電區、p-導電區和一配置在此二個導電區之間的活性區。較佳是，此n-導電區配置在該活性區和基板之間，而p-導電區則配置在該活性區之遠離該基板之一側上。該活性區特別是用於產生輻射。
依據至少一實施形式，基板是由藍寶石形成。此種基板可有利地透過藍光，此藍光較佳是由一種以AlInGaN-為主之活性區發出。換言之，該基板對藍光而言可具有一種至少80%、較佳是至少90%之傳輸係數。
依據製造半導體晶片的方法之至少一實施形式，本方法包括以下步驟：- 基板之結構化，其中在基板中施加凹口或由基板造出凸起，使基板在一表面上具有一由凹口構成的結構，各凹口分別在下側以一平滑的末端區為邊界，或該表面具有一種由凸起構成的結構，各凸起的上側分別以一平滑的末端區為邊界，其中各平滑的末端區互相在橫向中相隔開而配置著， - 在該表面上生長半導體層序列，使該半導體層序列與該表面接觸。
例如，各凹口或各凸起在基板中藉由大致上像反應式離子蝕刻(所謂RIE)之類的蝕刻而產生。此外，半導體層序列特別是藉由金屬有機氣相磊晶(所謂MOVPE)而製成。
在本方法之一較佳實施形式中，表面之成長係藉由半導體層序列之半導體層材料而在平滑的末端區上進行。因此，平滑的末端區較佳是用作生長面。藉由平滑的末端區及與其相連接的縮小之生長面在橫向相隔開或分開，則偏位密度在與傳統的結構比較下可下降。因此，在生長面上生成較少的偏位。此外，偏位密度可藉由選取適當的製程條件而進一步受到控制。於此，特別是用於半導體層序列之多種原始材料(大致上例如三甲基鎵和氨)的比例、溫度的變化、製程壓力和生長速率扮演決定性的角色。
較佳是，在半導體層序列之製程中各凹口由平滑的末端區開始係以半導體層序列的半導體材料來填充。因此，在已製成的半導體晶片中，各凹口填充著半導體層序列的半導體材料且由基板的材料包圍著。若在各凸起之平滑的末端區上進行生長過程，則配置在平滑的末端區之間的空出之基板區在製成半導體層序列之後較佳是同樣以該半導體層序列之半導體材料來填充。因此，在已製成的半導體晶片中，由基板之材料形成的各凸起是由半導體層序列之半導體材料包圍著。
在本方法之另一實施形式中，表面之成長係藉由半導體層序列之半導體層材料而在側面上進行。因此，各側面較佳是對末端區之表面法線配置成一種角度，此角度較在平滑的末端區上進行成長時還大。
本發明之其它優點和有利的實施形式以及其它形式顯示在以下依據第1圖至第9圖來說明之實施形式中。
10‧‧‧半導體晶片
20‧‧‧半導體層序列
21‧‧‧活性區
22‧‧‧n-導電區
23‧‧‧p-導電區
24‧‧‧半導體層序列之材料
30‧‧‧基板
31‧‧‧結構化的表面
32‧‧‧凹口
33‧‧‧凸起
34‧‧‧末端區
35‧‧‧側面
36‧‧‧基板區
A‧‧‧距離
B‧‧‧第一橫向尺寸
L‧‧‧第二橫向尺寸
H‧‧‧高度
N‧‧‧表面法線
R1‧‧‧第一擴展方向
R2‧‧‧第二擴展方向
R3‧‧‧第三擴展方向
α‧‧‧角度
第1圖顯示一實施例之半導體晶片的橫切面圖。
第2A圖至第2D圖顯示多個結構之不同實施例之橫切面圖，此處所述之結構化的基板之表面可設有所述結構。
第3A圖至第3D圖及第4A圖至第4C圖係不同實施例中此處所述之結構化的基板之表面上的俯視圖。
第5A圖至第5C圖係依據第一實施例製造半導體晶片的方法之個別的製造步驟。
第6A圖至第6C圖係依據第二實施例製造半導體晶片的方法之個別的製造步驟。
第7A圖至第7C圖及第8A圖至第8B圖顯示傳統基板之結構的個別外觀。
第9圖顯示一結構化的基板之個別的表面結構中傾斜的側面小部份。
第1圖顯示此處所述半導體晶片10之一實施例。此半導體晶片10包括半導體層序列20。於此，半導體層序列20之至少一層係由AlnGamIn1-n-mN形成，其中0n1,0m1且n+m1。此外，半導體層序列20具有：一活性區21，其特別是用於產生輻射；一n-導電區22和一p-導電區23。活性區21配置在n-導電區22和p-導電區23之間。
半導體晶片10另外包括一結構化的基板30，其上配置著半導體層序列20。較佳是，基板30由藍寶石形成且因此特別良好地適用於將藍光射出，藍光是在使用AlInGaN作為活性區21時優先由活性區21發出。基板30在一表面31上與半導體層序列20接觸。本實施例中，半導體層序列20之n-導電區22鄰接於表面31。表面31例如配置在半導體晶片10內部且用於提高輻射效益。
基板30在表面31上具有由凹口32構成的結構。各凹口32在下側分別以一平滑的末端區34為邊界。各平滑的末端區34配置在一共同的平面中。較佳是，各平滑的末端區34位於相同的高度。此外，各凹口32在橫向中分別以一側面35為邊界。第1圖所示的實施例中，側面35在橫切面中設有一曲面。各凹口32於此形成為旋轉對稱且特別是具有雙曲面截錐體的形式。
施加在基板30中的凹口32由基板區36包圍著，基板區36不平坦(即，不平滑)地形成。基板區36在橫切面圖中具有反轉之拋物線形式。
第2A圖至第2D圖顯示其它可能的結構，基板之表面可設有所述結構。例如，凹口32之三維的外形可以是反轉的截錐體或平截頭棱錐體(請比較第2A圖)。於此，凹口32可由基板區36包圍著，基板區36之橫切面具有三角的形式。凹口32之側面35與末端區34之表面法線較佳是形成一介於5度和85度之間、特別是介於30度和70度之間的角度α。此外，凹口32之側面35在橫切面圖中可具有一種彎曲處(請比較第2B圖)。於此，特別是側面35之鄰接於各別末端區34之部份以一種介於5度和85度之間、特別是介於30度和70度之間的角度α延伸至末端區34。第2C圖所示的結構就像第1圖所示的結構一樣具有凹口32，凹口32具有彎曲的側面35。與第1圖所示的結構不同，周圍的基板區36當然不具備圓形化的末端區而是具備尖形延伸的末端區。
第1圖和第2A圖至第2C圖顯示凹口32之結構，第2D圖顯示凸起33之結構，其在上側分別以一平滑的末端區34為邊界。各凸起33分別具有三維的對稱之外形。此三維之外形是雙曲面截錐體。第2D圖所示的結構是第1圖所示結構的反轉。
末端區34之大小是藉由沿著第一擴展方向R1之第一橫向尺寸B以及沿著第二擴展方向R2之第二橫向尺寸L來決定，其中第一和第二擴展方向R1,R2形成一平面，此平面中延伸著該末端區34(請比較第3A圖)。橫向尺寸B,L特別是在0.3微米和2微米之間的範圍中。凹口32或凸起33之高度H係沿著第三擴展方向 R3來決定，第三擴展方向R3較佳是平行於末端區34之表面法線N且垂直於第一和第二擴展方向R1,R2而延伸。凹口32或凸起33例如具有一種介於0.5微米和5微米之間的高度H(請比較第2A圖和第2D圖)。
第3A圖顯示第1圖所示基板30之表面31之俯視圖，其中第1圖顯示該基板30之沿著虛線R1而看到的橫切面。就像由第3A圖所得知者一樣，平滑的末端區34具有圓形的二維外形。此外，各平滑的末端區34互相在橫向中相隔開而配置著。這表示：各平滑的末端區34是分離的區域，其在表面31之俯視圖中互相間未具備連接區，特別是未具備”配置在與末端區34相同之平面中的連接區”。例如，直接相鄰之末端區34之間的最小距離A是0.5微米至15微米。
第3B圖和第3C圖中顯示末端區34之其它可能的二維外形之形式。例如，此形式可以是卵形或橢圓形(請比較第3B圖)。此外，此形式可以是規則的多角形之形式，特別是規則的六角形(請比較第3C圖)。
第3D圖顯示一結構的邊界情況，其中直接相鄰的末端區34只在一個點相接觸。因此，平滑的末端區34之二維的外形之形式是三角形，其中此三角形的邊彎曲地延伸著。
第3A圖至第3D圖所示的結構之末端區34規則地配置著且此種配置追隨著一可辨認的規則之圖樣。例如，末端區34可配置在六角形晶格(此處請比較第4A圖)或立方體晶格(此處請比較第4B圖)之晶格點上 或追隨著任一其它規則的圖樣，其中特別是沿著二個橫向之擴展方向R1,R2之一而配置的末端區34可藉由沿著一由該二個橫向之擴展方向R1,R2形成之平面所達成的唯一平移(translation)而互相交錯著(請比較第4C圖)。
在與第5A圖至第5C圖結合下，說明一種製造半導體晶片的方法之第一實施例。此處，基板30已結構化，其中在基板30中施加凹口32，使基板30在一表面31上具有一種由凹口32構成的結構，其在下側分別以一平滑的末端區34為邊界，其中各末端區34互相在橫向中相隔開而配置著(請比較第5A圖)。在下一步驟中，表面31藉由半導體層序列之半導體材料24來成長，其中此成長是在平滑的末端區34上進行。因此，平滑的末端區34用作生長面(請比較第5B圖)。在生長繼續時，各凹口32由平滑的末端區34開始而以半導體層序列之半導體材料24來填充(請比較第5C圖)。在繼續生長時，空洞鎖入半導體層序列中，使此半導體層序列在生長過程結束時可與整個表面31相接觸(未顯示)。
在本方法的另一實施形式中，表面31之成長藉由半導體層序列之半導體層材料而在側面35上進行(請比較第6A圖至第6C圖)。於此，各側面35較佳是對末端區34之表面法線配置成一種角度，此角度較在平滑的末端區上進行成長時還大。
第7A圖至第7C圖中顯示傳統基板30之結構。如第7A圖和第7C圖所示，此結構具有錐體形式的凸起33。第7A圖顯示沿著第7B圖所示虛線而看到的橫 切面。第7B圖顯示基板30之表面31上的俯視圖。第7C圖顯示此種結構之REM(光柵電子顯微鏡)-攝影圖。錐體形式的凸起33由平滑的基板區36包圍著，各基板區36相連接地形成(請比較第7C圖)。目前例如結合第1圖、第2A圖至第2D圖及第3A圖至第3D圖所述的結構因此特別是表示傳統結構的反轉，此乃因在目前所述的結構中平滑的末端區是中斷的且在表面的俯視圖中互相之間不具備連接區。
依傳統方式，半導體層序列係在平滑地相連接而形成的基板區36上生長。然而，各基板區36在直接相鄰的凸起33之間具有不對稱的狹窄位置，其上會造成一種明顯變小或增高的AlInGaN晶核(nucleation)且因此會造成晶體缺陷，特別是當所述狹窄位置由於傾斜的側面較狹窄地形成時。此種問題圖解於第8A圖和第8B圖中。第8A圖中以圓形圈出的區域因此在狹窄位置處具有變小的AlInGaN晶核所形成的領域，但第8B圖中以圓形圈出的區域在狹窄位置處具有增高的AlInGaN晶核所形成的領域，其中黑色區域表示增高的AlInGaN晶核所形成的領域且灰色表示變小的AlInGaN晶核所形成的領域。有利的方式是，藉由目前所述的結構可廣泛地防止此種不均勻的成長。這特別是可藉由平滑的末端區之對稱形式及其橫向間隔來達成。
此外，平滑的末端區之分開或其對稱形式可使傾斜的側面小部份提高，此時不必擔心狹窄位置具有明顯變小或增高的AlInGaN晶核。
第9圖顯示一種圖解，其中水平軸以微米指出直接相鄰的平滑的末端區之間的距離A且垂直軸P指出傾斜的側面小部份。曲線I表示傳統結構的情況，其具有六角形配置之錐體形式的凸起。曲線II表示此處所述結構的情況，其具有立方體的配置，曲線III表示此處所述結構的情況，其具有六角形的配置。就像可由此圖解中得知者一樣，此處所述的結構中可有利地使傾斜的側面小部份較傳統的結構還高。基於計算，本發明人的看法為：末端區之最小橫向尺寸為0.3微米且在凹口或凸起過度生長(over-grow)時在單一的厚度處所需的高度大致上相等於橫向尺寸。與選擇上述看法有關，上述值可輕易改變，但上述結果仍保持著。
本專利申請案主張德國專利申請案DE 10 2014 108 301.6之優先權，其已揭示的整個內容在此一併作為參考。
本發明當然不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各請求項之各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
10‧‧‧半導體晶片
20‧‧‧半導體層序列
21‧‧‧活性區
22‧‧‧n-導電區
23‧‧‧p-導電區
30‧‧‧基板
31‧‧‧結構化的表面
32‧‧‧凹口
34‧‧‧末端區
35‧‧‧側面
36‧‧‧基板區
H‧‧‧高度

Claims (15)

  1. 一種半導體晶片(10)，包括：- 一半導體層序列(20)，- 一結構化的基板(30)，該基板(30)在一表面(31)上係與半導體層序列(20)接觸且該表面(31)上具有一種由凹口(32)構成的結構，各凹口(32)的下側分別以一平滑的末端區(34)為邊界；或該表面(31)上具有一種由凸起(33)構成的結構，各凸起(33)的上側分別以一平滑的末端區(34)為邊界，其中該末端區(34)互相在橫向中相隔開而配置著。
  2. 如請求項1之半導體晶片(10)，其中該末端區(34)配置在一共同的平面中。
  3. 如請求項2之半導體晶片(10)，其中該末端區(34)相鄰地配置在該共同的平面中且未具備配置在此共同的平面中之連接區，其中直接相鄰的末端區(34)最多在一點中相接觸。
  4. 如請求項1至3中任一項之半導體晶片(10)，其中該末端區(34)具有二維的外形，其是圓形或多角形。
  5. 如請求項1至3中任一項之半導體晶片(10)，其中該末端區(34)具有二維的外形，其係對稱。
  6. 如請求項1至3中任一項之半導體晶片(10)，其中該末端區(34)係規則地配置。
  7. 如請求項1至3中任一項之半導體晶片(10)，其中該末端區(34)配置在六角形或立方體之晶格的晶格點上。
  8. 如請求項1之半導體晶片(10)，其中該凹口(32)或凸起 (33)分別以一末端區(34)和至少一側面(35)為邊界，且其中該側面(35)在橫切面圖中極端地以區域方式對該末端區(34)成直角而配置著。
  9. 如請求項8之半導體晶片(10)，其中該側面(35)在橫切面圖中具有一彎曲處或曲面。
  10. 如請求項1至3中任一項之半導體晶片(10)，其中各凹口(32)分別具有三維的外形，其是反轉的旋轉體截頭或多面體截頭。
  11. 如請求項1至3中任一項之半導體晶片(10)，其中各凸起(33)分別具有三維的外形，其是旋轉體截頭或多面體截頭。
  12. 如請求項1至3中任一項之半導體晶片(10)，其中半導體層序列(20)包括AlnGamIn1-n-mN，其中0n1,0m1且n+m1，該基板(30)由藍寶石形成。
  13. 一種製造如請求項1至12中任一項之半導體晶片(10)的方法，包括以下步驟：- 基板(30)之結構化，其中在基板(30)中施加凹口(32)或由基板(32)造出凸起(33)，使基板(30)在一表面(31)上具有一由凹口(32)構成的結構，各凹口(32)分別在下側以一平滑的末端區(34)為邊界，或該表面(31)具有一種由凸起(33)構成的結構，各凸起(33)的上側分別以一平滑的末端區(34)為邊界，其中各末端區(34)互相在橫向中相隔開而配置著，- 在該表面(31)上生長半導體層序列(20)，使該半導體層序列(20)與該表面(31)接觸。
  14. 如請求項13之方法，其中表面(31)之成長係藉由半導體層序列(20)之半導體層材料而在平滑的末端區(34)上進行。
  15. 如請求項13之方法，其中該凹口(32)或凸起(33)分別以一末端區(34)和至少一側面(35)為邊界，且其中表面(31)之成長係藉由半導體層序列(20)之半導體層材料而在側面(35)上進行。
TW104118611A 2014-06-12 2015-06-09 Semiconductor wafers and methods for fabricating semiconductor wafers TWI568020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014108301.6A DE102014108301A1 (de) 2014-06-12 2014-06-12 Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Publications (2)

Publication Number Publication Date
TW201603317A TW201603317A (zh) 2016-01-16
TWI568020B true TWI568020B (zh) 2017-01-21

Family

ID=53298371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118611A TWI568020B (zh) 2014-06-12 2015-06-09 Semiconductor wafers and methods for fabricating semiconductor wafers

Country Status (4)

Country Link
US (1) US20170141265A1 (zh)
DE (1) DE102014108301A1 (zh)
TW (1) TWI568020B (zh)
WO (1) WO2015189088A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2835836B1 (en) * 2012-04-02 2019-06-19 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element, and method for producing semiconductor light-emitting element
DE102014114109A1 (de) 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61242026A (ja) * 1985-04-19 1986-10-28 シ−メンス、アクチエンゲゼルシヤフト 特定格子定数の表面格子の製造方法
US20060273341A1 (en) * 2005-05-10 2006-12-07 Samsung Vertically-structured gan-based light emitting diode and method of manufacturing the same
US20120153257A1 (en) * 2009-08-27 2012-06-21 Seoul Opto Device Co., Ltd. High-quality non-polar/semi-polar semiconductor element on an unevenly patterned substrate and a production method therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2011105557A1 (ja) * 2010-02-26 2011-09-01 京セラ株式会社 半導体成長用基板および発光素子
JP2013541221A (ja) * 2010-11-02 2013-11-07 コーニンクレッカ フィリップス エヌ ヴェ 改善された抽出効率を持つ発光装置
JP5726640B2 (ja) * 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板
US9105792B2 (en) * 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP5724819B2 (ja) * 2011-10-17 2015-05-27 日立金属株式会社 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
US9269745B2 (en) * 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61242026A (ja) * 1985-04-19 1986-10-28 シ−メンス、アクチエンゲゼルシヤフト 特定格子定数の表面格子の製造方法
US20060273341A1 (en) * 2005-05-10 2006-12-07 Samsung Vertically-structured gan-based light emitting diode and method of manufacturing the same
US20120153257A1 (en) * 2009-08-27 2012-06-21 Seoul Opto Device Co., Ltd. High-quality non-polar/semi-polar semiconductor element on an unevenly patterned substrate and a production method therefor

Also Published As

Publication number Publication date
US20170141265A1 (en) 2017-05-18
DE102014108301A1 (de) 2015-12-17
TW201603317A (zh) 2016-01-16
WO2015189088A1 (de) 2015-12-17

Similar Documents

Publication Publication Date Title
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US8372669B2 (en) Semiconductor light emitting device having patterned substrate and manufacturing method of the same
US20160172537A1 (en) Light emitting diode having a plurality of light emitting units
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
WO2018175081A1 (en) Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
JP2012009810A (ja) 改良された活性領域を備える発光デバイス
EP3149781B1 (en) Light-emitting device with patterned substrate
US20100006862A1 (en) Substrate for fabricating light emitting device and light emitting device fabricated therefrom
KR101253198B1 (ko) 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
TWI568020B (zh) Semiconductor wafers and methods for fabricating semiconductor wafers
JP2016063176A (ja) 半導体発光素子
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
JP2018520502A (ja) 半導体テンプレート及び製造方法
JP2016063175A (ja) 半導体発光素子
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
TW201709550A (zh) 製造氮化物半導體組件的方法以及氮化物半導體組件
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
TW202226574A (zh) 整合在單一晶圓上之三色光源
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
TWI497756B (zh) Led晶片製造方法
TWI430476B (zh) 半導體發光元件
WO2019113814A1 (zh) 衬底及衬底结构以及制作工艺
KR101216500B1 (ko) 반도체 발광소자 및 그 제조방법