DE102014114109A1 - Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip - Google Patents

Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip Download PDF

Info

Publication number
DE102014114109A1
DE102014114109A1 DE102014114109.1A DE102014114109A DE102014114109A1 DE 102014114109 A1 DE102014114109 A1 DE 102014114109A1 DE 102014114109 A DE102014114109 A DE 102014114109A DE 102014114109 A1 DE102014114109 A1 DE 102014114109A1
Authority
DE
Germany
Prior art keywords
openings
semiconductor
mask layer
mask
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014114109.1A
Other languages
English (en)
Inventor
Korbinian Perzlmaier
Jürgen Off
Tobias Gotschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014114109.1A priority Critical patent/DE102014114109A1/de
Priority to KR1020177010040A priority patent/KR102333214B1/ko
Priority to US15/510,203 priority patent/US10186423B2/en
Priority to JP2017517025A priority patent/JP2017532784A/ja
Priority to PCT/EP2015/069958 priority patent/WO2016050432A1/de
Priority to DE112015004445.0T priority patent/DE112015004445A5/de
Publication of DE102014114109A1 publication Critical patent/DE102014114109A1/de
Priority to US16/240,142 priority patent/US10727052B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips (10) angegeben, mit den folgenden Schritten:
– Bereitstellen eines Aufwachssubstrats (1), das eine Aufwachsfläche (1a) aufweist, die mit Saphir gebildet ist,
– Aufbringen eines Maskenmaterials (2) auf die Aufwachsfläche (1a) des Aufwachssubstrats (1),
– Strukturieren des Maskenmaterials (2) zu einer mehrfach zusammenhängenden Maskenschicht (21) durch Einbringen von Öffnungen (22) in das Maskenmaterial (2), wobei am Boden (23) zumindest mancher der Öffnungen (22) die Aufwachsfläche (1a) freigelegt wird,
– Aufbringen einer Halbleiterschichtenfolge (3) in die Öffnungen (22) und auf die Maskenschicht (21),
– Vereinzeln zumindest der Halbleiterschichtenfolge (3) zu einer Vielzahl von Halbleiterchips (10), wobei jeder Halbleiterchip (10) laterale Abmessungen (L) aufweist und die lateralen Abmessungen (L) groß sind gegen einen mittleren Abstand (A) der Öffnungen (22) zur nächstliegenden Öffnung.

Description

  • Die Druckschrift US 2005/0003572 A1 beschreibt Verfahren zur Herstellung einer Vielzahl von Halbleiterchips.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips anzugeben, das besonders flexibel einsetzbar ist. Eine weitere zu lösende Aufgabe besteht darin, einen Halbleiterchip anzugeben, der besonders kostengünstig hergestellt werden kann.
  • Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips angegeben. Ferner wird ein Halbleiterchip angegeben. Der hier beschriebene Halbleiterchip kann dabei insbesondere mit einem hier beschriebenen Verfahren zur Herstellung einer Vielzahl von Halbleiterchips hergestellt sein. Das heißt, sämtliche für das Verfahren zur Herstellung einer Vielzahl von Halbleiterchips offenbarten Merkmale sind auch für den Halbleiterchip offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von Halbleiterchips wird ein Aufwachssubstrat bereitgestellt, das eine Aufwachsfläche aufweist, die mit Saphir gebildet ist. Bei dem Aufwachssubstrat kann es sich beispielsweise um ein Saphirsubstrat handeln, das vollständig aus Saphir besteht. Ferner kann es sich bei dem Aufwachssubstrat um ein Verbundsubstrat handeln, bei dem lediglich ein Teil des Substrats, umfassend die Aufwachsfläche, mit Saphir gebildet ist.
  • Die Aufwachsfläche des Aufwachssubstrats ist dazu vorgesehen, dass auf ihr Halbleitermaterial, zum Beispiel epitaktisch, abgeschieden wird. Die Aufwachsfläche des Aufwachssubstrats ist vorliegend insbesondere unstrukturiert. Das heißt, im Rahmen der Herstellungstoleranz ist die Aufwachsfläche des Aufwachssubstrats glatt ausgebildet und weist keine gezielt hergestellte Strukturierung auf.
  • Insbesondere handelt es sich vorliegend bei dem Aufwachssubstrat nicht um ein so genanntes vorstrukturiertes Saphirsubstrat (englisch: pre-structured sapphire substrate), welches insbesondere zum Aufwachsen von GaN-basierten Schichten Verwendung finden kann.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Maskenmaterial auf die Aufwachsfläche des Aufwachssubstrats aufgebracht. Das Maskenmaterial kann die Aufwachsfläche möglichst vollständig bedecken. Das heißt, das Maskenmaterial bedeckt wenigstens 90 %, insbesondere wenigstens 95 %, zum Beispiel 100 % der Aufwachsfläche des Aufwachssubstrats. Das Maskenmaterial kann mit Verfahren wie Spin-Coating, Aufdampfen oder Sputtern auf die Aufwachsfläche aufgebracht werden. Das Maskenmaterial grenzt beispielsweise direkt an die Aufwachsfläche des Aufwachssubstrats. Das Maskenmaterial ist beispielsweise mit einem Halbleiteroxid, einem Halbleiternitrid, einem Metalloxid oder einem Metallnitrid gebildet. Das Maskenmaterial ist dabei insbesondere derart gewählt, dass ein später aufzubringendes Halbleitermaterial auf dem Maskenmaterial schlechter anwächst als auf der Aufwachsfläche des Aufwachssubstrats. Ferner ist das Maskenmaterial vorzugsweise derart ausgewählt, dass es durch Ätzen, beispielsweise durch nasschemisches Ätzen, unter sonst gleichen Bedingungen schneller zersetzt wird als das Material der Aufwachsfläche, also Saphir, und als ein später aufzubringendes Halbleitermaterial. Die dem Aufwachssubstrat abgewandte Fläche des Maskenmaterials kann im Rahmen der Herstellungstoleranz glatt ausgebildet sein. Ferner ist es möglich, dass die dem Aufwachssubstrat abgewandte Fläche des Maskenmaterials gezielt aufgeraut ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Strukturieren des Maskenmaterials zu einer mehrfach zusammenhängenden Maskenschicht durch Einbringen von Öffnungen in das Maskenmaterial. Das heißt, in das Maskenmaterial werden beispielsweise mittels eines fotochemischen Verfahrens Öffnungen eingebracht, die derart ausgeführt werden, dass das Maskenmaterial zu einer Maskenschicht strukturiert wird, die mehrfach zusammenhängend ausgeführt ist. Die Öffnungen durchdringen das Maskenmaterial zumindest stellenweise vollständig, derart, dass am Boden zumindest manche der Öffnungen im Maskenmaterial, insbesondere wenigstens 90 % der Öffnungen, bevorzugt sämtlicher Öffnungen, die Aufwachsfläche freigelegt wird.
  • Aufgrund dieses vollständigen Durchdringens des Maskenmaterials zur Ausbildung der Maskenschicht ist diese nach dem Ausbilden der Öffnungen nicht einfach, sondern mehrfach zusammenhängend.
  • Die Öffnungen werden dabei vorzugsweise in derartigen Abständen zueinander erzeugt, dass sie einander nicht durchdringen und nicht miteinander überlappen. Das heißt, ein Großteil der Öffnungen, insbesondere wenigstens 90 % der Öffnungen, vorzugsweise alle Öffnungen, sind in lateralen Richtungen, die Richtungen, die parallel zur Aufwachsfläche verlaufen, vollständig von Maskenmaterial umgeben. Zwischen benachbarten Öffnungen befindet sich dann also jeweils ein Bereich der Maskenschicht, der mit Maskenmaterial gebildet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Aufbringen einer Halbleiterschichtenfolge auf die Maskenschicht und auf die Aufwachsfläche. Die Halbleiterschichtenfolge wird beispielsweise als Halbleitermaterial epitaktisch abgeschieden. Das Maskenmaterial ist insbesondere so gewählt, dass das Halbleitermaterial eher auf der Aufwachsfläche des Aufwachssubstrats, also am Boden der Öffnungen, als auf der Maskenschicht aufwächst. Dadurch bilden sich in den Öffnungen zunächst Inseln von Halbleitermaterial aus, die nach Überwachsen der Maskenschicht zu der Halbleiterschichtenfolge koaleszieren. Auf diese Weise wächst die Halbleiterschichtenfolge aus einer Vielzahl von Halbleiterinseln zusammen, deren Keime in den Öffnungen des Maskenmaterials, auf der Aufwachsfläche, sind.
  • Die Halbleiterschichtenfolge ist beispielsweise mit einem Nitrid-Halbleiter gebildet. Das heißt, die Halbleiterschichtenfolge basiert auf einem Nitrid-Verbindungs-Halbleitermaterial. Dies kann im vorliegenden Zusammenhang bedeuten, dass die Halbleiterschichtenfolge oder zumindest ein Teil davon ein Nitrid-Verbindungshalbleitermaterial, vorzugsweise AlnGamIn1-n-mN aufweist oder aus diesem besteht, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Vereinzeln zumindest der Halbleiterschichtenfolge zu einer Vielzahl von Halbleiterchips, wobei jeder Halbleiterchip laterale Abmessungen aufweist. Die lateralen Abmessungen des Halbleiterchips sind beispielsweise seine Kantenlängen. Dabei sind die lateralen Abmessungen eines Großteils der Halbleiterchips, insbesondere wenigstens 90 % der Halbleiterchips, bevorzugt aller Halbleiterchips, groß gegen einen mittleren Abstand der Öffnungen in der Maskenschicht zur nächstliegenden Öffnung in der Maskenschicht. Das heißt, jede Öffnung in der Maskenschicht weist eine nächstliegende Öffnung auf, zu der ihr Abstand kleiner ist als zu anderen Öffnungen in der Maskenschicht. Der Mittelwert dieser Abstände für einen Großteil der Öffnungen, insbesondere wenigstens 90 % der Öffnungen, vorzugsweise für alle dieser Öffnungen, ist klein gegen die lateralen Abmessungen des Halbleiterchips.
  • Mit anderen Worten ist durch die Maskenschicht keine Rasterung vorgegeben, derart, dass jeder Öffnung im Maskenmaterial eineindeutig ein späterer Halbleiterchip zuzuordnen ist, sondern die späteren Halbleiterchips erstrecken sich über eine Vielzahl von Öffnungen, sodass jedem Halbleiterchip vier oder mehr Öffnungen zuzuordnen sind. Beispielsweise sind jedem Halbleiterchip tausend oder mehr Öffnungen zuzuordnen.
  • Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens zur Herstellung einer Vielzahl von Halbleiterchips umfasst das Verfahren die folgenden Schritte:
    • – Bereitstellen eines Aufwachssubstrats, das eine Aufwachsfläche aufweist, die mit Saphir gebildet ist,
    • – Aufbringen eines Maskenmaterials auf die Aufwachsfläche des Aufwachssubstrats,
    • – Strukturieren des Maskenmaterials zu einer mehrfach zusammenhängenden Maskenschicht durch Einbringen von Öffnungen in das Maskenmaterial, wobei am Boden zumindest mancher der Öffnungen die Aufwachsfläche freigelegt wird,
    • – Aufbringen einer Halbleiterschichtenfolge auf die Maskenschicht und auf die Aufwachsfläche,
    • – Vereinzeln zumindest der Halbleiterschichtenfolge zu einer Vielzahl von Halbleiterchips, wobei jeder Halbleiterchip laterale Abmessungen aufweist und die lateralen Abmessungen groß sind gegen einen mittleren Abstand der Öffnungen zur nächstliegenden Öffnung.
  • Das Verfahren kann dabei insbesondere in der beschriebenen Reihenfolge durchgeführt werden.
  • Das hier beschriebene Verfahren kann insbesondere zur Herstellung von optoelektronischen Halbleiterchips Verwendung finden. Bei den optoelektronischen Halbleiterchips kann es sich beispielsweise um Licht emittierende Halbleiterchips handeln, die im Betrieb elektromagnetische Strahlung im Spektralbereich von UV-Strahlung bis Infrarotstrahlung emittieren. Zur Verbesserung der Lichtauskopplung aus optoelektronischen Halbleiterchips, bei denen das Saphirsubstrat an der Halbleiterschichtenfolge verbleibt (so genannte Saphirchips) können vorstrukturierte Saphirsubstrate zum Einsatz kommen, deren Strukturen die Lichtauskopplung verbessern, indem die Wahrscheinlichkeit für den Lichtaustritt in Bezug auf den ganzen Chip, erhöhen.
  • Ferner erweisen sich vorstrukturierte Saphirsubstrate als vorteilhaft im Hinblick auf ein Aufwachsen der nachfolgenden Halbleitermaterialien.
  • Dabei ergibt sich jedoch das Problem, dass insbesondere beim epitaktischen Wachstum die Wachstumsselektivität zwischen planarer und strukturierter Fläche des Saphirsubstrats gering ist. Mit dem vorliegenden Verfahren hingegen kann auf eine Strukturierung der Aufwachsfläche des Saphirsubstrats verzichtet werden. Es findet stattdessen eine Maskenschicht Verwendung, die mit einem Maskenmaterial gebildet ist, auf dem das Halbleitermaterial der Halbleiterschichtenfolge schlechter aufwächst als auf der Saphirfläche des Aufwachssubstrats, also der Aufwachsfläche. Auf diese Weise ist eine erhöhte Wachstumsselektivität beim epitaktischen Abscheiden erreicht.
  • Überraschend hat sich herausgestellt, dass die Maskenschicht derart gewählt werden kann, dass sie im fertigen Halbleiterchip entweder zur Verbesserung der Lichtauskopplung verbleiben kann oder nach ihrem Entfernen eine Strukturierung der Halbleiterschichtenfolge erreicht ist, die eine Lichtauskopplung verbessert. Ferner kann die Maskenschicht ein Ablösen des Saphirsubstrats für den Fall erleichtern, dass die Halbleiterschichtenfolge vom Substrat abgelöst werden soll. Das heißt, das hier beschriebene Verfahren eignet sich in gleicher Weise zur Herstellung von Saphirchips wie auch zur Herstellung von Dünnfilm-Chips, die frei von einem Aufwachssubstrat sind. Dies ermöglicht eine Vereinheitlichung der Substrate und der Epitaxieprozesse für die Herstellung von Saphirchips und Dünnfilm-Chips, was insgesamt die Herstellung von optoelektronischen Halbleiterchips vereinfacht und verbilligt. Das hier beschriebene Verfahren ist daher besonders vielseitig einsetzbar.
  • Ferner kann das Maskenmaterial hinsichtlich seiner optischen Eigenschaften derart gewählt werden, dass es durch Reflexion, Totalreflexion und/oder Lichtbrechung die optischen Eigenschaften des optoelektronischen Halbleiterchips, beispielsweise durch Verbesserung der Lichtauskopplung und der Abstrahlcharakteristik, verbessert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden beim Vereinzeln die Halbleiterschichtenfolge, die Maskenschicht und das Aufwachssubstrat mehrfach durchtrennt. In diesem Fall ist es insbesondere möglich, dass das Aufwachssubstrat und die Maskenschicht im fertigen Halbleiterchip verbleiben, es sich bei den hergestellten Halbleiterchips also um Saphirchips handelt. Bei den derart hergestellten Saphirchips grenzt die Halbleiterschichtenfolge im Bereich der Öffnungen stellenweise direkt an das Aufwachssubstrat, wohingegen in anderen Bereichen die Maskenschicht zwischen der Halbleiterschichtenfolge und dem Aufwachssubstrat angeordnet ist. Ein Lichtaustritt kann beispielsweise durch das Saphirsubstrat hindurch erfolgen. In diesem Fall ist die Maskenschicht vorzugsweise durchlässig oder transparent für das im Halbleiterchip erzeugte Licht gewählt. Ferner ist es möglich, dass ein Lichtaustritt an der dem Saphirsubstrat abgewandten Seite der Halbleiterschichtenfolge vorgesehen ist. In diesem Fall dient die Maskenschicht als Reflektor.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird vor oder nach dem Vereinzeln die Maskenschicht zumindest teilweise entfernt. In diesem Fall ist es möglich, dass das Aufwachssubstrat von der Halbleiterschichtenfolge gelöst wird oder an ihr verbleibt. Für den Fall, dass das Aufwachssubstrat an der Halbleiterschichtenfolge verbleibt, sind Hohlräume, die zum Beispiel gasgefüllt sind, zwischen der Halbleiterschichtenfolge und dem Aufwachssubstrat dort angeordnet, wo vorher die Maskenschicht war. An diesen gasgefüllten Zwischenräumen oder Ausnehmungen kann es zur Lichtbrechung und/oder Reflexion kommen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird vor oder nach dem Vereinzeln das Aufwachssubstrat von der Halbleiterschichtenfolge entfernt. Ein Entfernen des Aufwachssubstrats kann beispielsweise über einen Laserablöseprozess (so genanntes Laser-Lift-Off-Verfahren) erfolgen, bei dem Laserstrahlung an der Grenzfläche zwischen dem Aufwachssubstrat, der Halbleiterschichtenfolge und der Maskenschicht absorbiert wird. Die Maskenschicht kann dann an der Halbleiterschichtenfolge verbleiben oder anschließend entfernt werden. Nach dem Entfernen der Maskenschicht ist die Halbleiterschichtenfolge entsprechend der Öffnungen der Maskenschicht strukturiert, sie weist also beispielsweise Erhebungen und Senken auf, was die Austrittswahrscheinlichkeit für Licht im Betrieb des Halbleiterchips erhöht. Ferner ist es möglich, dass das Aufwachssubstrat nach dem Entfernen der Maskenschicht abgelöst wird. Dabei hat sich überraschend gezeigt, dass ein Ablösen der Halbleiterschichtenfolge vom Substrat dann schon allein aufgrund der Verspannung zwischen dem Saphirsubstrat und beispielsweise dem Nitrid-Verbindungshalbleitermaterial der Halbleiterschichtenfolge selbständig oder durch leichtes Anätzen der Halbleiterschichtenfolge oder durch leichte mechanische Einwirkung erfolgen kann. Auf ein aufwendiges Laser-Abtrennverfahren kann in diesem Fall verzichtet werden. Dies ist vorliegend insbesondere dadurch ermöglicht, dass die Maskenschicht als mehrfach zusammenhängende Schicht ausgebildet ist, bei der zwischen den Öffnungen Maskenmaterialbereiche angeordnet sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens enthält das Maskenmaterial ein Siliziumoxid oder besteht aus einem Siliziumoxid. Beispielsweise handelt es sich bei dem Maskenmaterial um Siliziumdioxid. Ein mit Siliziumoxid gebildetes Maskenmaterial zeichnet sich insbesondere dadurch aus, dass es für im optoelektronischen Halbleiterchip erzeugte elektromagnetische Strahlung, also insbesondere sichtbares Licht, durchlässig und/oder nicht oder kaum absorbierend ist und einen Brechungsindex aufweist, der kleiner ist als der Brechungsindex des Aufwachssubstrats, also beispielsweise der Brechungsindex von Saphir, und kleiner ist als der optische Brechungsindex der Halbleiterschichtenfolge, beispielsweise gemittelt über die Halbleiterschichtenfolge. Ferner lässt sich eine mit Siliziumoxid gebildete Maskenschicht nasschemisch strukturieren und auflösen, ohne dass dabei das Aufwachssubstrat und die Halbleiterschichtenfolge übermäßig geschädigt werden. Die aus Siliziumoxid, zum Beispiel Siliziumdioxid, gebildete Schicht kann aufgrund ihres bezüglich der Halbleiterschichtenfolge und Saphir geringen Brechungsindex zur Totalreflexion führen und ist damit auch als reflektierende Schicht besonders gut geeignet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beträgt ein Abstand zwischen nächstliegenden Öffnungen im Maskenmaterial zumindest für manche Öffnungen, insbesondere für einen Großteil der Öffnungen, beispielsweise für wenigstens 90 % oder bevorzugt für alle Öffnungen, zwischen wenigstens 0,5 µm und höchstens 15 µm. Dieser Bereich für den Abstand zwischen nächstliegenden Öffnungen erweist sich als besonders vorteilhaft sowohl zum Erhalt von Halbleiterschichtenfolgen guter kristalliner Qualität als auch hinsichtlich der möglichen optischen Verwendung der Maskenschicht im späteren Bauteil.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind die Öffnungen im Maskenmaterial im Rahmen der Herstellungstoleranz an den Gitterpunkten eines regelmäßigen Gitters angeordnet. Bei dem regelmäßigen Gitter kann es sich beispielsweise um ein hexagonales oder ein kubisches Gitter handeln.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beträgt eine maximale laterale Abmessung für zumindest manche der Öffnungen zwischen wenigstens 0,3 µm und höchstens 2,0 µm. Aufgrund dieser Größe der Öffnungen entstehen in den Öffnungen Bereiche der Halbleiterschichtenfolge, die besonders gut zur Erhöhung der Wahrscheinlichkeit für den Lichtaustritt aus der Halbleiterschichtenfolge geeignet sind.
  • Gemäß zumindest einer Ausführungsform weisen die Öffnungen im Maskenmaterial jeweils eine dreidimensionale Gestalt auf. Die dreidimensionale Gestalt der Öffnungen kann symmetrisch, beispielsweise drehsymmetrisch oder rotationssymmetrisch, ausgebildet sein. Beispielsweise kann die dreidimensionale Gestalt der Öffnungen einem invertierten
  • Rotationskörperstumpf oder Polyederstumpf, etwa einem invertierten Kegelstumpf oder Pyramidenstumpf, gleichen oder diesen ausbilden. Entsprechend können die in den Öffnungen erzeugten Erhebungen der Halbleiterschichtenfolge eine dreidimensionale Gestalt aufweisen, die symmetrisch, beispielsweise rotationssymmetrisch oder drehsymmetrisch, ist. Insbesondere gleicht die dreidimensionale Gestalt einem Rotationskörperstumpf oder Polyederstumpf, etwa einem Kegelstumpf oder Pyramidenstumpf. Die Höhe der Erhebungen ist dabei von der Dicke der Maskenschicht abhängig.
  • Gemäß zumindest einer Ausführungsform weist die Maskenschicht eine Dicke auf, die beispielsweise in einer Richtung senkrecht zur Aufwachsfläche des Aufwachssubstrats gemessen wird. Die Dicke der Maskenschicht und/oder die Höhe der Erhebungen beträgt dabei insbesondere zwischen wenigstens 0,2 µm und höchstens 10 µm. Die Dicke der Maskenschicht bestimmt die Höhe der Erhebungen der Halbleiterschichtenfolge, für welche die Öffnungen in der Maskenschicht gleichsam eine Form darstellen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens überformt die Halbleiterschichtenfolge die Maskenschicht vollständig. Das heißt, die Halbleiterschichtenfolge ist derart ausgebildet, dass sie dicker als die Maskenschicht ausgebildet ist, sodass die Maskenschicht durch die Halbleiterschichtenfolge von ihrer dem Aufwachssubstrat abgewandten Seite her zumindest in einem Zentralbereich der Halbleiterschichtenfolge vollständig abgedeckt ist. In einem Randbereich der Halbleiterschichtenfolge ist es möglich, dass die Maskenschicht seitlich über die Halbleiterschichtenfolge übersteht.
  • Die Öffnungen in der Maskenschicht sowie die daraus resultierenden Erhebungen in der Halbleiterschichtenfolge können Seitenflächen aufweisen, die an der einen Seite durch die Aufwachsfläche und an der anderen Seite durch die Halbleiterschichtenfolge begrenzt sind. Insbesondere werden die Öffnungen und die Erhebungen lateral durch zumindest eine Seitenfläche begrenzt. In der Querschnittsansicht kann die Seitenfläche mit der Aufwachsfläche einen Winkel von ≤ 90° einschließen. Beispielsweise schließt die Seitenfläche mit der Aufwachsfläche einen Winkel von wenigstens 45° und höchstens 90° ein. Insbesondere kann der Winkel zwischen wenigstens 55° und höchstens 85° gewählt sein.
  • Es wird weiter ein Halbleiterchip angegeben, der beispielsweise mit einem hier beschriebenen Verfahren hergestellt werden kann.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip ein Aufwachssubstrat, das eine Aufwachsfläche aufweist, die mit Saphir gebildet ist, eine mehrfach zusammenhängende Maskenschicht, die Öffnungen aufweist, welche die Maskenschicht vollständig durchdringen, eine Halbleiterschichtenfolge, die im Bereich der Öffnungen zumindest stellenweise in direktem Kontakt mit der Aufwachsfläche steht und zumindest stellenweise in direktem Kontakt mit der Maskenschicht steht, wobei die Halbleiterschichtenfolge die Maskenschicht vollständig überformt und die Maskenschicht mit einem lichtdurchlässigen Material gebildet ist, das für Licht einen optischen Brechungsindex aufweist, der kleiner ist als der Brechungsindex des Aufwachssubstrats und der kleiner ist als der Brechungsindex der Halbleiterschichtenfolge.
  • Bei dem Halbleiterchip handelt es sich also um einen Saphirchip, bei dem zwischen der Halbleiterschichtenfolge und dem Aufwachssubstrat, das beispielsweise aus Saphir bestehen kann, eine Maskenschicht aus einem lichtdurchlässigen, relativ zum direkt angrenzenden Material niederbrechenden Material angeordnet ist. Die Maskenschicht ist dabei mehrfach zusammenhängend ausgebildet und weist eine Vielzahl von Öffnungen auf, in denen die Halbleiterschichtenfolge direkt an die Aufwachsfläche des Aufwachssubstrats grenzt. Der Halbleiterchip zeichnet sich dabei aufgrund der niederbrechenden Maskenschicht durch eine besonders hohe Lichtauskopplung aus.
  • Der Halbleiterchip weist innerhalb der Halbleiterschichtenfolge zumindest einen Licht erzeugenden aktiven Bereich auf, der im Betrieb des Halbleiterchips zur Lichterzeugung vorgesehen ist. Beispielsweise kann im Betrieb des Halbleiterchips im aktiven Bereich elektromagnetische Strahlung aus dem Spektralbereich von UV-Strahlung bis zu Infrarotstrahlung erzeugt werden.
  • Die Strukturgrößen der Maskenschicht sind beispielsweise wie oben ausgeführt gewählt, sodass die Maskenschicht im Halbleiterchip vier oder mehr Öffnungen, beispielsweise tausend oder mehr Öffnungen, umfasst. Bei dem Halbleiterchip kann ein Lichtaustritt durch das Aufwachssubstrat hindurch erfolgen. Ferner ist es möglich, dass der Halbleiterchip an seiner der Halbleiterschichtenfolge abgewandten Seite des Aufwachssubstrats am Bestimmungsort montiert wird, wobei die Montagefläche reflektierend ausgebildet werden kann. Auch in diesem Fall erweist sich die Maskenschicht als besonders vorteilhaft, da aufgrund des Brechungsindexsprungs zwischen der Maskenschicht und der Halbleiterschichtenfolge, zum Beispiel durch Totalreflexion, eine Reflexion vom Saphirsubstrat weg gerichtet erfolgen kann, wodurch Effekte zum Beispiel einer Alterung des reflektierenden Materials am Bestimmungsort des Halbleiterchips oder des Verbindungsmaterials, mit dem der Halbleiterchip am Bestimmungsort befestigt ist, reduziert werden kann.
  • Im Folgenden werden das hier beschriebene Verfahren sowie der hier beschriebene Halbleiterchip anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • Anhand der 1A, 1B, 1C, 1D, 2A, 2B, 2C, 3A, 3B, 3C, 4A, 4B, 4C sind Verfahrensschritte eines hier beschriebenen Verfahrens näher erläutert.
  • Anhand der 5A, 5B, 5C, 6A, 6B, 6C, 6D, 6E, 6F sind Verfahrensschritte von hier beschriebenen Verfahren sowie Ausführungsbeispiele von hier beschriebenen Halbleiterchips näher erläutert.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Die 1A bis 1D zeigen schematische Schnittdarstellungen von Verfahrensschritten von Ausführungsbeispielen von hier beschriebenen Verfahren zur Herstellung einer Vielzahl von Halbleiterchips.
  • Für das Verfahren wird zunächst ein Aufwachssubstrat 1 bereitgestellt. Das Aufwachssubstrat 1 weist eine Aufwachsfläche 1a (vergleiche dazu 1B) auf, die mit Saphir gebildet ist. Beispielsweise besteht das Aufwachssubstrat dazu aus Saphir.
  • An der Aufwachsfläche 1a des Aufwachssubstrats wird ein Maskenmaterial 2 aufgebracht, das beispielsweise mit einem Oxid oder einem Nitrid gebildet sein kann. Im vorliegenden Ausführungsbeispiel besteht das Maskenmaterial 2 aus einem Siliziumoxid.
  • In einem weiteren Verfahrensschritt, 1B, werden Öffnungen 22 im Maskenmaterial 2 erzeugt. Dies ist in einer schematischen Draufsicht auch in Verbindung mit den 1C und 1D näher erläutert. Die Öffnungen 22 sind in der Draufsicht vollständig vom Maskenmaterial umgeben, sodass die Maskenschicht 21 mehrfach zusammenhängend ausgebildet ist. Die Öffnungen 22 weisen beispielsweise die Form eines Pyramidenstumpfes oder Kegelstumpfes auf. Am Boden 23 vorzugsweise einer jeden Öffnung 22 ist das Aufwachssubstrat 1 freigelegt, sodass dort die Saphir-Aufwachsfläche 1a freigelegt ist.
  • In Verbindung mit den schematischen Draufsichten der 2A, 2B und 2C sind unterschiedliche Ausgestaltungen der Öffnungen 22 und damit der Maskenschicht 21 näher erläutert. Der in der 1B gezeigte Querschnitt entspricht dabei beispielsweise einem Querschnitt entlang der Linie R1 in der 2A.
  • Wie aus der 2A hervorgeht, weisen die Öffnungen in der Draufsicht eine kreisförmige Umrandung auf, wobei die Öffnungen lateral beabstandet zueinander im Abstand A an den Gitterpunkten eines regelmäßigen Gitters angeordnet sind. Das heißt, bei den Öffnungen 22 handelt es sich um separate Bereiche, die in Draufsicht keine Verbindung miteinander aufweisen. Beispielsweise beträgt der Abstand zwischen unmittelbar benachbarten Öffnungen A wenigstens 0,5 µm und höchstens 15 µm. Die Abmessungen B und E der Öffnungen in lateralen Richtungen können beispielsweise zwischen wenigstens 0,3 µm und höchstens 2 µm betragen.
  • In den schematischen Draufsichten der 2B und 2C sind weitere mögliche Formen für die Umrandung der Öffnungen 22 in der Draufsicht dargestellt. Beispielsweise können die Umrandungen oval oder elliptisch (vergleiche dazu 2B) oder in Form eines regelmäßigen Vielecks, beispielsweise eines regelmäßigen Sechsecks, ausgeführt sein (vergleiche dazu 3C).
  • Die Ausgestaltung der Öffnungen, ihre Positionierung und ihr Abstand voneinander sind dabei im Rahmen der Herstellungstoleranz zu verstehen. Das heißt, aufgrund des Herstellungsverfahrens können Abweichungen von den in den Figuren idealisiert dargestellten Formen auftreten.
  • Anhand der 3A bis 3C sind unterschiedliche Anordnungsmöglichkeiten für die Öffnungen 22 näher erläutert. Beispielsweise können die Öffnungen an Gitterpunkten eines hexagonalen Gitters (vergleiche dazu 3A) oder eines kubischen Gitters (vergleiche dazu 4B) angeordnet sein. Ferner können die Öffnungen in ihrer Anordnung einem beliebigen anderen regelmäßigen Muster folgen, wobei die Gitter durch Translationen entlang der lateralen Ausdehnungsrichtungen R1, R2 aufgespannt sind.
  • In Verbindung mit den schematischen Schnittdarstellungen der 4A bis 4C ist ein Anwachsen von Halbleitermaterial 30 in den Öffnungen 22 der Maskenschicht 21 näher erläutert. Am Boden 23 der Öffnungen 22 ist die Saphir-Aufwachsfläche 1a des Aufwachssubstrats 1 freigelegt. Das Material der Maskenschicht 21, also das Maskenmaterial 2, ist derart gewählt, dass ein Aufwachsen des Halbleitermaterials 30 zur Bildung der Halbleiterschichtenfolge 3 bevorzugt an der Aufwachsfläche 1a im Vergleich zum Maskenmaterial 21 aufwächst.
  • Eine Bekeimung durch das Halbleitermaterial 30 erfolgt daher bevorzugt zunächst im Bereich der Öffnungen 22, an deren Bodenfläche 23 auf der Aufwachsfläche 1a. Bei Fortsetzung des Wachstums werden die Öffnungen 22 ausgehend von der Aufwachsfläche 1a mit dem Halbleitermaterial 30 gefüllt (siehe 4C). Bei weiterem Wachstum schließen sich die Lücken zwischen den einzelnen Wachstumsbereichen des Halbleitermaterials 30 und die Halbleiterbereiche koaleszieren zur Halbleiterschichtenfolge.
  • Dies ist beispielsweise in Verbindung mit den 5A und 5C näher dargestellt.
  • Dort ist gezeigt, dass die Halbleiterschichtenfolge 3 die Maskenschicht 21 vollständig überformt und oberhalb der Maskenschicht zu einer geschlossenen Halbleiterschichtenfolge zusammengewachsen ist, die einen aktiven Bereich 3a zur Erzeugung von elektromagnetischer Strahlung, insbesondere von Licht, aufweisen kann.
  • In Verbindung mit 5C ist dargestellt, dass nach dem Vereinzeln ein Aufbringen von Kontaktelementen 31 auf die Halbleiterschichtenfolge 3 erfolgen kann, die den Halbleiterchip n- und p-seitig kontaktieren. Bei dieser Ausführungsform des Halbleiterchips verbleibt das saphirhaltige Aufwachssubstrat 1 im Halbleiterchip. Der Abstand A zwischen unmittelbar benachbarten Öffnungen 22 ist klein gegen die laterale Ausdehnung L des Halbleiterchips. Mit anderen Worten befindet sich eine Vielzahl von Öffnungen 22, die mit Halbleitermaterial der Halbleiterschichtenfolge 3 befüllt sind, im Halbleiterchip. Zwischen der Halbleiterschichtenfolge 3 und dem Aufwachssubstrat ist die Maskenschicht 21 angeordnet.
  • In Verbindung mit den schematischen Schnittdarstellungen der 6A, 6B, 6C, 6D, 6E und 6F ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Bei diesem Verfahren wird zunächst wieder ein Aufwachssubstrat 1 mit einer saphirhaltigen Aufwachsfläche 1a bereitgestellt, auf das eine Maskenschicht 21 mit Öffnungen 22, die die Maskenschicht vollständig durchdringen, aufgebracht ist. In diesem Ausführungsbeispiel ist es möglich, dass die Maske 21 mit einem strahlungsundurchlässigen Metalloxid oder Halbleiteroxid, Metallnitrid oder Halbleiternitrid gebildet ist. Beispielsweise kann die Maskenschicht aus einem Siliziumoxid oder einem Siliziumnitrid bestehen.
  • Nachfolgend wird die Halbleiterschichtenfolge zunächst in den Öffnungen 22 und danach über diese hinaus erzeugt (6B).
  • In einem nächsten Verfahrensschritt kann die Halbleiterschichtenfolge mit ihrer dem Aufwachssubstrat 1 abgewandten Oberfläche auf einem Träger 4 befestigt werden, bei dem es sich beispielsweise um einen Träger handeln kann, der mit einem elektrisch leitenden Material wie Kupfer, dotiertes Germanium oder dotiertes Silizium gebildet ist. Ferner kann es sich bei dem Träger 4 um einen Anschlussträger, beispielsweise eine Leiterplatte, handeln.
  • In der 6D ist dargestellt, dass diese Kombination aus Träger 4, Halbleiterschichtenfolge 3, Maskenschicht 21 und Aufwachssubstrat 1 in ein Ätzbad 5 eingebracht ist, das mit einer Ätzflüssigkeit 51 befüllt ist. In der Ätzflüssigkeit 51 wird das Maskenmaterial 21 selektiv aufgelöst, vergleiche 6E. Da das Maskenmaterial in diesem Ausführungsbeispiel des hier beschriebenen Verfahrens nicht im fertiggestellten Halbleiterchip verbleibt, kann das Maskenmaterial hinsichtlich seiner selektiven Ätzbarkeit zum Material der Halbleiterschichtenfolge 3 sowie zum Material des Aufwachssubstrats 1 ausgewählt werden.
  • Die 6F zeigt den fertiggestellten Halbleiterchip nach der Vereinzelung. Im Bereich der Maskenschicht 21 befinden sich dort nun Ausnehmungen 6 und die Halbleiterschichtenfolge 3 weist an ihrer dem Träger 4 abgewandten Seite eine Strukturierung auf, durch die beispielsweise eine Wahrscheinlichkeit für Totalreflexion an der Außenfläche von im Halbleiterchip erzeugtem Licht reduziert ist, sodass sich die Wahrscheinlichkeit für den Lichtaustritt insgesamt erhöht. Die Form der Öffnungen 22 im Maskenmaterial 2 gibt dabei die Form der Strukturen an der Außenfläche der Halbleiterschichtenfolge 3 vor, sodass durch die Wahl der Form der Öffnungen die Formgebung für diese Strukturen der Halbleiterschichtenfolge möglich ist.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2005/0003572 A1 [0001]

Claims (13)

  1. Verfahren zur Herstellung einer Vielzahl von Halbleiterchips (10) mit den folgenden Schritten: – Bereitstellen eines Aufwachssubstrats (1), das eine Aufwachsfläche (1a) aufweist, die mit Saphir gebildet ist, – Aufbringen eines Maskenmaterials (2) auf die Aufwachsfläche (1a) des Aufwachssubstrats (1), – Strukturieren des Maskenmaterials (2) zu einer mehrfach zusammenhängenden Maskenschicht (21) durch Einbringen von Öffnungen (22) in das Maskenmaterial (2), wobei am Boden (23) zumindest mancher der Öffnungen (22) die Aufwachsfläche (1a) freigelegt wird, – Aufbringen einer Halbleiterschichtenfolge (3) auf die Maskenschicht (21) und auf die Aufwachsfläche (1a), – Vereinzeln zumindest der Halbleiterschichtenfolge (3) zu einer Vielzahl von Halbleiterchips (10), wobei jeder Halbleiterchip (10) laterale Abmessungen (L) aufweist und die lateralen Abmessungen (L) groß sind gegen einen mittleren Abstand (A) der Öffnungen (22) zur nächstliegenden Öffnung.
  2. Verfahren nach dem vorherigen Anspruch, wobei bei dem Vereinzeln die Halbleiterschichtenfolge (3), die Maskenschicht (21) und das Aufwachssubstrat (1) mehrfach durchtrennt werden.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei vor oder nach dem Vereinzeln die Maskenschicht (21) zumindest teilweise entfernt wird.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei vor oder nach dem Vereinzeln das Aufwachssubstrat (1) von der Halbleiterschichtenfolge (3) entfernt wird.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei das Maskenmaterial (2) ein Siliziumoxid enthält oder aus Siliziumoxid besteht.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei ein Abstand (A) zwischen nächstliegenden Öffnungen (22) zumindest für manche Öffnungen (22) zwischen wenigstens 0,5 µm und höchstens 15 µm beträgt.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei die Öffnungen (22) im Rahmen der Herstellungstoleranz an den Gitterpunkten eines regelmäßigen Gitters angeordnet sind.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei eine maximale laterale Abmessung für zumindest manche der Öffnungen (22) zwischen wenigstens 0,3 µm und höchstens 2,0 µm beträgt.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei eine Dicke der Maskenschicht (21) zwischen wenigstens 0,2 µm und höchstens 10 µm beträgt.
  10. Verfahren nach einem der vorherigen Ansprüche, wobei die Halbleiterschichtenfolge (3) die Maskenschicht (21) vollständig überformt.
  11. Halbleiterchip mit – einem Aufwachssubstrat (1), das eine Aufwachsfläche (1a) aufweist, die mit Saphir gebildet ist, – einer mehrfach zusammenhängenden Maskenschicht (21), die Öffnungen (22) aufweist, welche die Maskenschicht (21) vollständig durchdringen, – einer Halbleiterschichtenfolge (3), die im Bereich der Öffnungen (22) zumindest stellenweise in direktem Kontakt mit der Aufwachsfläche (1a) steht und zumindest stellenweise in direktem Kontakt mit der Maskenschicht (21) steht, wobei – die Halbleiterschichtenfolge (3) die Maskenschicht (21) vollständig überformt, – die Maskenschicht (21) mit einem lichtdurchlässigen Material gebildet ist, das für Licht einen optischen Brechungsindex aufweist, der kleiner ist als der Brechungsindex des Aufwachssubstrats (1) und der kleiner ist als der Brechungsindex der Halbleiterschichtenfolge (3).
  12. Halbleiterchip nach dem vorherigen Anspruch, bei dem die Halbleiterschichtenfolge (3) einen zur Lichterzeugung vorgesehenen aktiven Bereich (3a) umfasst.
  13. Halbleiterchip nach einem der beiden vorherigen Ansprüche, bei dem die Maskenschicht (21) vier oder mehr Öffnungen (22) umfasst.
DE102014114109.1A 2014-09-29 2014-09-29 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip Withdrawn DE102014114109A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102014114109.1A DE102014114109A1 (de) 2014-09-29 2014-09-29 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
KR1020177010040A KR102333214B1 (ko) 2014-09-29 2015-09-01 다수의 반도체 칩을 제조하기 위한 방법 및 반도체 칩
US15/510,203 US10186423B2 (en) 2014-09-29 2015-09-01 Method for producing a plurality of semiconductor chips having a mask layer with openings
JP2017517025A JP2017532784A (ja) 2014-09-29 2015-09-01 複数の半導体チップを製造するための方法および半導体チップ
PCT/EP2015/069958 WO2016050432A1 (de) 2014-09-29 2015-09-01 Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
DE112015004445.0T DE112015004445A5 (de) 2014-09-29 2015-09-01 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
US16/240,142 US10727052B2 (en) 2014-09-29 2019-01-04 Semiconductor chip having a mask layer with openings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114109.1A DE102014114109A1 (de) 2014-09-29 2014-09-29 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102014114109A1 true DE102014114109A1 (de) 2016-03-31

Family

ID=54014830

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102014114109.1A Withdrawn DE102014114109A1 (de) 2014-09-29 2014-09-29 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
DE112015004445.0T Pending DE112015004445A5 (de) 2014-09-29 2015-09-01 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112015004445.0T Pending DE112015004445A5 (de) 2014-09-29 2015-09-01 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip

Country Status (5)

Country Link
US (2) US10186423B2 (de)
JP (1) JP2017532784A (de)
KR (1) KR102333214B1 (de)
DE (2) DE102014114109A1 (de)
WO (1) WO2016050432A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022128263A3 (de) * 2020-12-15 2022-08-11 Ams-Osram International Gmbh Verfahren zur herstellung eines substrats mit einer strukturierten oberfläche und substrat mit einer strukturierten oberfläche

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
US20050003572A1 (en) 2003-04-30 2005-01-06 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor chips
DE102013200509A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69622277T2 (de) 1995-09-18 2003-03-27 Hitachi, Ltd. Halbleitermaterial, verfahren zur herstellung des halbleitermaterials und eine halbleitervorrichtung
JP4623799B2 (ja) 2000-06-23 2011-02-02 ローム株式会社 半導体発光素子の製法および半導体レーザ
US6469320B2 (en) * 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
DE10218498B4 (de) 2002-04-25 2007-02-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement
JP5045418B2 (ja) 2007-11-28 2012-10-10 三菱化学株式会社 ＧａＮ系ＬＥＤ素子、ＧａＮ系ＬＥＤ素子の製造方法およびＧａＮ系ＬＥＤ素子製造用テンプレート
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
JPWO2012093601A1 (ja) * 2011-01-07 2014-06-09 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
KR101804408B1 (ko) 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
DE102014108301A1 (de) 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
US20050003572A1 (en) 2003-04-30 2005-01-06 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor chips
DE102013200509A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022128263A3 (de) * 2020-12-15 2022-08-11 Ams-Osram International Gmbh Verfahren zur herstellung eines substrats mit einer strukturierten oberfläche und substrat mit einer strukturierten oberfläche

Also Published As

Publication number Publication date
WO2016050432A1 (de) 2016-04-07
KR102333214B1 (ko) 2021-11-29
US10727052B2 (en) 2020-07-28
DE112015004445A5 (de) 2017-07-20
JP2017532784A (ja) 2017-11-02
KR20170063713A (ko) 2017-06-08
US20170309481A1 (en) 2017-10-26
US20190139763A1 (en) 2019-05-09
US10186423B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102009025015A1 (de) Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2012116978A1 (de) Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
DE10229231B9 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
DE102013200509A1 (de) Optoelektronischer Halbleiterchip
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017129446A1 (de) Konversionselement und strahlungsemittierendes halbleiterbauelement mit einem solchen konversionselement
DE102014114109A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und Halbleiterchip
WO2021037457A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE102018107615B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112008003312T5 (de) Herstellung von Halbleiterbauelementen
WO2011072964A1 (de) Halbleiterlaser
DE102014116999A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2016055526A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl an strahlungsemittierenden halbleiterchips und optoelektronisches bauelement mit einem strahlungsemittierenden halbleiterchip
DE102017130574A1 (de) Verfahren zur Herstellung eines Konversionselements und Konversionselement
WO2017129481A1 (de) Substrat mit strukturelementen und halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102016102876A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102020200621A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102020101470A1 (de) Bauelement mit konverterschicht und verfahren zur herstellung eines bauelements

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority